專利名稱：溝道式金屬氧化物半導(dǎo)體元件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種溝道式金屬氧化物半導(dǎo)體元件及其制作方法，尤其是一種低柵極電容(Cgd)的溝道式金屬氧化物半導(dǎo)體元件及其制作方法。
背景技術(shù)：
相較于傳統(tǒng)的平面式金屬氧化物半導(dǎo)體元件，電流走向是沿著平行于基材表面的 走向，溝道式金屬氧化物半導(dǎo)體元件將柵極設(shè)置于溝道內(nèi)，改變金屬氧化物半導(dǎo)體元件的 通道位置，而使得金屬氧化物半導(dǎo)體元件的電流走向垂直于基材。因此，可以縮小元件的尺 寸，提高元件的積極度，而有利于降低制作成本。市面上常見的金屬氧化物半導(dǎo)體元件包括 金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)、絕緣柵二極晶體管(IGBT)等。金屬氧化物半導(dǎo)體元件在運(yùn)作過程中主要的能量損耗來源包括導(dǎo)通電阻造成的 導(dǎo)通損失，以及來源于柵極電荷的切換損失。隨著元件操作頻率的提高，切換損失所占的 比重也就越加重要。一般而言，可通過降低金屬氧化物半導(dǎo)體元件的柵極至漏極的電容值 (Cgd)以改善切換速度，降低切換損失。不過，為了降低金屬氧化物半導(dǎo)體元件的柵極至漏 極的電容值，往往會大幅增加金屬氧化物半導(dǎo)體元件的工藝的復(fù)雜度，而造成制作成本的 提尚。因此，尋找一個簡單的制作方法以降低金屬氧化物半導(dǎo)體元件的柵極至漏極的電 容值，是本技術(shù)領(lǐng)域一個重要的課題。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題在于提供一種溝道式金屬氧化物半導(dǎo)體元件及其制 作方法，可以降低柵極至漏極的電容值以降低切換損失，進(jìn)一步提升效率。本發(fā)明的一實(shí)施例提供一種溝道式金屬氧化物半導(dǎo)體元件的制作方法，包括下列 步驟(a)提供一基板；(b)形成一外延層于基板上；(c)制作至少一柵極溝道于外延層內(nèi)； (d)制作一柵極介電層于柵極溝道的內(nèi)壁；(e)沿著柵極溝道的內(nèi)壁，沉積一第一多晶硅 層；(f)植入第一導(dǎo)電型的摻雜物至位于柵極溝道底部的部分第一多晶硅層；(g)沉積一第 二多晶硅層覆蓋第一多晶硅層，此第二多晶硅層摻雜有第二導(dǎo)電型的摻雜物；以及(h)施 以高溫工藝，使第一多晶硅層與第二多晶硅層內(nèi)的摻雜物擴(kuò)散，形成一第一導(dǎo)電型的第一 摻雜區(qū)與一第二導(dǎo)電型的第二摻雜區(qū)，其中，第一摻雜區(qū)位于柵極溝道的底部，第二摻雜區(qū) 與第一摻雜區(qū)間形成有一 PN結(jié)電容(junction capacitor)。在本發(fā)明的一實(shí)施例中，第二摻雜區(qū)的上表面制作有一金屬硅化物層，以降低柵 極電阻。在本發(fā)明的一實(shí)施例中，在植入第一導(dǎo)電型的摻雜物在第一多晶硅層的步驟前， 先在第一多晶硅層的表面覆蓋一犧牲氧化層，以防止第一導(dǎo)電型的摻雜物植入位于柵極溝 道側(cè)壁處的第一多晶硅層。在本發(fā)明的一實(shí)施例中，直接沿著垂直基板的方向植入第一導(dǎo)電型的摻雜物至裸露的第一多晶硅層。依據(jù)前述制作方法，本發(fā)明提供一種溝道式金屬氧化物半導(dǎo)體元件。此溝道式金屬氧化物半導(dǎo)體元件包括一基板、一外延層、至少一柵極溝道、一柵極介電層與一多晶硅柵 極。其中，外延層位于基板上。柵極溝道位于外延層內(nèi)。柵極介電層位于柵極溝道的內(nèi)壁。 多晶硅柵極位于柵極溝道內(nèi)，并且具有一第一導(dǎo)電型的第一摻雜區(qū)與一第二導(dǎo)電型的第二 摻雜區(qū)。其中，第一摻雜區(qū)位于柵極溝道的底部，第二摻雜區(qū)位于第一摻雜區(qū)上，并且，第一 摻雜區(qū)與第二摻雜區(qū)之間形成一 PN結(jié)電容。本發(fā)明的實(shí)施例所提供的溝道式金屬氧化物半導(dǎo)體元件中，多晶硅柵極內(nèi)具有一 第一導(dǎo)電型的第一摻雜區(qū)與一第二導(dǎo)電型的第二摻雜區(qū)。因此，此溝道式金屬氧化物半導(dǎo) 體元件的柵極電容，除了包括由外延層、柵極介電層與第一摻雜區(qū)所構(gòu)成的電容，還包括位 于第一摻雜區(qū)與第二摻雜區(qū)間的PN結(jié)電容，并且，此二個電容是串接于柵極與漏極間。因 此，PN結(jié)電容的存在有助于降低柵極電容值(Cgd)，以降低切換損失，進(jìn)一步提升效率。以上的概述與接下來的詳細(xì)說明皆為示范性質(zhì)，是為了進(jìn)一步說明本發(fā)明的申請 專利范圍。而有關(guān)本發(fā)明的其他目的與優(yōu)點(diǎn)，將在后續(xù)的說明與附圖加以闡述。


圖IA至圖IE顯示本發(fā)明溝道式功率半導(dǎo)體元件的制作方法的第一實(shí)施例；圖2顯示本發(fā)明溝道式功率半導(dǎo)體元件的制作方法的第二實(shí)施例；以及圖3顯示本發(fā)明溝道式功率半導(dǎo)體元件的制作方法的第三實(shí)施例。其中，附圖標(biāo)記溝道式金屬氧化物半導(dǎo)體元件100基板 110外延層120光阻圖案層125柵極溝道130柵極介電層140多晶硅柵極150第一多晶硅層152離子植入?yún)^(qū)域152a，152b犧牲氧化層SAC第二多晶硅層154第一摻雜區(qū)158第二摻雜區(qū)156源極摻雜區(qū)160層間介質(zhì)層170重?fù)诫s區(qū)180金屬硅化物層190電容 Cox結(jié)電容Cc
具體實(shí)施例方式圖IA至圖IE顯示本發(fā)明溝道式金屬氧化物半導(dǎo)體元件的制作方法的第一實(shí)施 例。如圖IA所示，首先提供一基板110，并于此基板110上形成一外延層120。隨后，制作 一光阻圖案層125于此外延層120D上表面，定義出柵極溝道130的位置。接下來，通過此 光阻圖案層125蝕刻外延層120，制作至少一柵極溝道130于外延層120內(nèi)。
然后，如圖IB所示，移除光阻圖案層125，并且制作一柵極介電層140于柵極溝道 130的內(nèi)壁。柵極介電層140可以由氧化硅或是氮化硅所構(gòu)成。就制作工藝上而言，由氧化 硅構(gòu)成的柵極介電層140可以通過熱氧化的方式或是化學(xué)氣相沉積的方式形于外延層120 的裸露表面。由氮化硅構(gòu)成的柵極介電層140則可利用化學(xué)氣相沉積的方式形成于外延層 120的裸露表面。隨后，沿著外延層120的上表面以及柵極溝道130的內(nèi)壁的高低起伏，沉積一第一 多晶硅層152覆蓋柵極介電層140。就一較佳實(shí)施例而言，此第一多晶硅層152可以是一未 摻雜(imdoped)多晶硅層或是一輕摻雜多晶硅層，其摻雜類型可以是P型摻雜或是N型摻 雜。舉例來說，此第一多晶硅層152的摻雜濃度最好是小于5^7(^3。接下來，在第一多晶硅層152上形成一犧牲氧化層SAC。然后，以垂直基板110的 方向?yàn)殡x子植入方向，通過犧牲氧化層SAC植入P型摻雜物(例如硼離子)于第一多晶硅 層152內(nèi)。植入?yún)^(qū)域如圖中標(biāo)號152a所示。在本實(shí)施例中，P型摻雜物的植入方向大致垂 直于柵極溝道130底部，不過，卻是以接近90度的入射角射向柵極溝道130側(cè)壁。因此，適 當(dāng)控制離子植入的能量，即可使P型摻雜物貫穿柵極溝道130底部的犧牲氧化層SAC,同時(shí) 又不至于植入位于柵極溝道130側(cè)壁處的第一多晶硅層152，而達(dá)到選擇性植入P型摻雜物 至位于柵極溝道130底部的第一多晶硅層152的目的。接下來，如圖IC所示，移除犧牲氧化層SAC，然后，全面沉積一第二多晶硅層154 覆蓋第一多晶硅層152，并且填滿柵極溝道130。此第二多晶硅層154直接與第一多晶硅層 152的上表面相接觸，并且摻雜有N型的摻雜物。其摻雜濃度遠(yuǎn)大于施以離子植入工藝前的 第一多晶硅層152。隨后，如圖ID所示，以回蝕刻(etch back)方式去除多晶硅層152，154 中不必要的部分，留下位于柵極溝道130內(nèi)的多晶硅柵極150。如圖中所示，此多晶硅柵極 150包括鄰接于柵極介電層140的第一多晶硅層152與位于柵極溝道130中央處的第二多 晶硅層154。接下來，如圖IE所示，施以高溫工藝，使第一多晶硅層152與第二多晶硅層154內(nèi) 的摻雜物擴(kuò)散。如圖ID所示，位于柵極溝道130底部的第一多晶硅層152被植入高濃度的 P型摻雜物，這些P型摻雜物經(jīng)高溫?cái)U(kuò)散會在柵極溝道130底部的第一多晶硅層152中形成 P型的第一摻雜區(qū)158。相較之下，位于柵極溝道130側(cè)壁處的第一多晶硅層152具有的P 型摻雜物的濃度遠(yuǎn)低于相鄰第二多晶硅層154內(nèi)的N型摻雜物的濃度。此處的第一多晶硅 層152會因?yàn)閬碜杂诘诙嗑Ч鑼?54的N型摻雜物而改變其導(dǎo)電型，進(jìn)而與第二多晶硅 層154整體形成N型的第二摻雜區(qū)156于P型第一摻雜區(qū)158的上方。并且，在P型第一 摻雜區(qū)158與N型第二摻雜區(qū)156之間會形成一 PN結(jié)表面(junction surface)。此PN結(jié) 表面在金屬氧化物半導(dǎo)體元件運(yùn)作時(shí)會構(gòu)成一結(jié)電容(junction capacitor)以降低柵極 至漏極的電容值(Cgd)。
如圖IE所示，一般的金屬氧化物半導(dǎo)體元件的制作方法在形成多晶硅柵極150 后，隨即植入P型摻雜物于外延層120中，并施以高溫工藝，使植入外延層120內(nèi)的P型摻 雜物擴(kuò)散而構(gòu)成本體122。本實(shí)施例可以直接利用此高溫工藝使多晶硅柵極150內(nèi)的P型 與N型摻雜物擴(kuò)散，形成如前段所述的P型第一摻雜區(qū)158與N型第二摻雜區(qū)156。因此， 本實(shí)施例可直接套用原本的制作流程，而不需要額外的高溫工藝以形成第一摻雜區(qū)158與 第二摻雜區(qū)156在多晶硅柵極150中。隨后，如同典型金屬氧化物半導(dǎo)體元件的制作方法，形成源極摻雜區(qū)160于本體 122內(nèi)，并沉積一層間介質(zhì)層170覆蓋柵極溝道130內(nèi)的多晶硅柵極150。然后，以此層間 介質(zhì)層170為掩膜，形成一 P型重?fù)诫s區(qū)180于相鄰二源極摻雜區(qū)160之間，而完成本發(fā)明 的金屬氧化物半導(dǎo)體元件。在前述實(shí)施例中，本體122在完成多晶硅柵極150的制作后，再以離子植入方式制 作于外延層120中。不過，本發(fā)明并不限于此。另一種典型的金屬氧化物半導(dǎo)體元件的制 作方法在制作柵極溝道130前，先在外延層120上覆蓋一本體層，以省略離子植入步驟。本 發(fā)明亦可搭配此制作方法。此制作方法雖然可以省略形成本體所需要的離子植入步驟，但 是仍然無法省略形成源極摻雜區(qū)所需的離子植入步驟。因此，就本發(fā)明的一實(shí)施例而言，在 完成多晶硅柵極150的制作后，可利用形成源極摻雜區(qū)160所需搭配的高溫工藝，使多晶硅 柵極150內(nèi)的摻雜物擴(kuò)散，以形成P型第一摻雜區(qū)158與N型第二摻雜區(qū)156。在前述實(shí)施例中，第一多晶硅層152內(nèi)所植入的是P型摻雜物，第二多晶硅層154 內(nèi)則是混入N型的摻雜物。不過，本發(fā)明并不限于此。為了在第一摻雜區(qū)158與第二摻雜區(qū) 156間形成一結(jié)電容，亦可在第一多晶硅層152中植入N型摻雜物，同時(shí)選用混入P型摻雜 物的多晶硅材料制作第二多晶硅層154。此外，為了確保第一摻雜區(qū)158與第二摻雜區(qū)156 具有足夠高的摻雜濃度以避免柵極電阻過高，第一摻雜區(qū)158與第二摻雜區(qū)156的摻雜濃 度通常必須大于本體122的摻雜濃度。舉例來說，金屬氧化物半導(dǎo)體元件的本體122的摻 雜濃度約是介于IelfVcm3 le18/Cm3，本實(shí)施例的第一摻雜區(qū)158與第二摻雜區(qū)156的摻雜 濃度最好是介于Ie18Am3 le27em3。其次，在本實(shí)施例中，第一多晶硅層152是一未摻雜多晶硅層或是一輕摻雜多晶 硅層，其摻雜濃度小于Se1Vcn^不過，本發(fā)明亦不限于此。第一多晶硅層152的摻雜濃度 的高低與植入第一多晶硅層152的P型摻雜物的量具有相關(guān)性。也就是說，只要植入第一 多晶硅層152的P型摻雜物的量足以抵銷第一多晶硅層152內(nèi)原本的N型摻雜物，而可以 在第一多晶硅層152中形成P型第一摻雜區(qū)158，即可適用于本發(fā)明。圖IE同時(shí)顯示本發(fā)明所提供的溝道式金屬氧化物半導(dǎo)體元件100的一實(shí)施例。如 圖中所示，此溝道式金屬氧化物半導(dǎo)體元件100包括一基板110、一外延層120、至少一柵極 溝道130、一 P型本體122、一柵極介電層140、一多晶硅柵極150、至少一源極摻雜區(qū)160與 一層間介質(zhì)層170。其中，外延層120位于基板110上。柵極溝道130位于外延層120內(nèi)， 并由外延層120的上表面向下延伸。P型本體122位于外延層120內(nèi)，并且環(huán)繞柵極溝道130。柵極介電層140覆蓋柵 極溝道130的內(nèi)壁。多晶硅柵極150位于柵極溝道130內(nèi)。源極摻雜區(qū)160位于本體122 內(nèi)，并且鄰接于柵極溝道130。此外，在相鄰二源極摻雜區(qū)160間的本體122內(nèi)具有一 P型 重?fù)诫s區(qū)180。
此多晶硅柵極150具有一 P型的第一摻雜區(qū)158與一 N型的第二摻雜區(qū)156。其 中，第一摻雜區(qū)158位于柵極溝道130的底部，第二摻雜區(qū)156位于第一摻雜區(qū)158上方，并且，第一摻雜區(qū)158與第二摻雜區(qū)156之間形成一 PN結(jié)表面。就一較佳實(shí)施例而言，第 一摻雜區(qū)158完全覆蓋柵極溝道130的底面。
同時(shí)請參照圖1D，前述多晶硅柵極150實(shí)質(zhì)上是由鄰接于柵極介電層140且覆蓋 柵極溝道130側(cè)壁與底面的第一多晶硅層152與位于柵極溝道130中央的第二多晶硅層 154所構(gòu)成。第一摻雜區(qū)158大致是位于第一多晶硅層152內(nèi)。圖2顯示本發(fā)明溝道式金屬氧化物半導(dǎo)體元件的制作方法的第二實(shí)施例。以下僅 就本實(shí)施例與第一實(shí)施例的差異處進(jìn)行說明。相較于第一實(shí)施例的制作方法，本實(shí)施例在 完成多晶硅柵極150的制作后，在第二摻雜區(qū)156的上表面制作一金屬硅化物層190以降 低柵極電阻值。此金屬硅化物層190可以利用典型的自對準(zhǔn)金屬硅化物制作技術(shù)制作。值 得注意的是，典型的自對準(zhǔn)金屬硅化物制作技術(shù)使用高溫工藝使金屬(例如鈦)與硅反應(yīng) 生成金屬硅化物，此高溫工藝同時(shí)可以使多晶硅柵極150內(nèi)的摻雜物擴(kuò)散而在多晶硅柵極 150內(nèi)生成第一摻雜區(qū)158與第二摻雜區(qū)156。圖3顯示本發(fā)明溝道式金屬氧化物半導(dǎo)體元件的制作方法的第三實(shí)施例。以下僅 就本實(shí)施例與第一實(shí)施例的差異處進(jìn)行說明。相較于第一實(shí)施例的制作方法在第一多晶硅 層152上制作犧牲氧化層SAC以達(dá)到選擇性植入P型摻雜物至柵極溝道130底部的第一多 晶硅層152的目的，本實(shí)施例則是省略犧牲氧化層SAC，直接植入P型摻雜物至第一多晶硅 層152中。詳言之，由于柵極溝道130側(cè)壁處的第一多晶硅層152的表面大致平行于P型 摻雜物的植入方向，因此，即使沒有覆蓋犧牲氧化層SAC, P型摻雜物也不容易植入位于柵 極溝道130側(cè)壁處的第一多晶硅層152。因而可以實(shí)現(xiàn)選擇性植入P型摻雜物于柵極溝道 130底部的第一多晶硅層152 (植入?yún)^(qū)域如圖中標(biāo)號152b所示)的目的。同時(shí)，由于本實(shí)施 例省略犧牲氧化層SAC的制作，因此，在植入P型摻雜物在柵極溝道130底部的第一多晶硅 層152后，如圖IC所示，可直接沉積一第二多晶硅層154覆蓋第一多晶硅層152。請參照圖1E，本發(fā)明的溝道式金屬氧化物半導(dǎo)體元件的柵極至漏極的電容值 (Cgd)來自于由外延層120、柵極介電層140與第一摻雜區(qū)158所構(gòu)成的電容Cox，串接位于 第一摻雜區(qū)158與第二摻雜區(qū)156間的結(jié)電容Ce。此結(jié)電容Cc的存在可以使柵極至漏極 的電容值(Cgd)低于存在于柵極介電層140的電容Cox的電容值。因此，相較于傳統(tǒng)的溝 道式金屬氧化物半導(dǎo)體元件，本發(fā)明的溝道式金屬氧化物半導(dǎo)體元件100可以降低柵極電 容值(Cgd)，以降低切換損失，進(jìn)一步提升效率。當(dāng)然，本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，熟 悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明做出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變 形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
一種溝道式金屬氧化物半導(dǎo)體元件的制作方法，其特征在于包括提供一基板；形成一外延層于該基板上；制作至少一柵極溝道于該外延層內(nèi)；制作一柵極介電層于該柵極溝道的內(nèi)壁；沿著該柵極溝道的內(nèi)壁，沉積一第一多晶硅層；植入一第一導(dǎo)電型的摻雜物至位于該柵極溝道底部的部分該第一多晶硅層；沉積一第二多晶硅層覆蓋該第一多晶硅層，該第二多晶硅層摻雜有一第二導(dǎo)電型的摻雜物；以及施以高溫工藝，使該第一多晶硅層與該第二多晶硅層內(nèi)的摻雜物擴(kuò)散，形成一第一導(dǎo)電型的第一摻雜區(qū)與一第二導(dǎo)電型的第二摻雜區(qū)，該第一導(dǎo)電型的第一摻雜區(qū)位于該柵極溝道的底部，該第二導(dǎo)電型的第二摻雜區(qū)與該第一導(dǎo)電型的第一摻雜區(qū)之間形成一PN結(jié)電容。
2.根據(jù)權(quán)利要求1所述的制作方法，其特征在于在沉積該第一多晶硅層的步驟后，還 包括形成一犧牲氧化層覆蓋該第一多晶硅層，該第一導(dǎo)電型的摻雜物通過該犧牲氧化層植 入該第一多晶硅層，并且，在沉積該第二多晶硅層的步驟前，還包括移除該犧牲氧化層。
3.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，該第一多晶硅層為一未摻雜多晶硅 層或是一輕摻雜多晶硅層。
4.根據(jù)權(quán)利要求1所述的制作方法，其特征在于在形成該第一導(dǎo)電型的第一摻雜區(qū)與 該第二導(dǎo)電型的第二摻雜區(qū)的步驟后，還包括形成一金屬硅化物層于該第二導(dǎo)電型的第二 摻雜區(qū)的表面。
5.根據(jù)權(quán)利要求1所述的制作方法，其特征在于在沉積該第二多晶硅層覆蓋該第一多 晶硅層的步驟后，還包括回蝕刻該第一多晶硅層與該第二多晶硅層以形成一多晶硅柵極于 該柵極溝道內(nèi)。
6.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，該第一導(dǎo)電型的第一摻雜區(qū)的摻雜 濃度與該第二導(dǎo)電型的第二摻雜區(qū)的摻雜濃度大致相當(dāng)。
7.—種溝道式金屬氧化物半導(dǎo)體元件，其特征在于包括 一基板；一外延層，位于該基板上；至少一柵極溝道，位于該外延層內(nèi)；一柵極介電層，位于該柵極溝道的內(nèi)壁；以及一多晶硅柵極，具有一第一導(dǎo)電型的第一摻雜區(qū)與一第二導(dǎo)電型的第二摻雜區(qū)，該第 一導(dǎo)電型的第一摻雜區(qū)位于該柵極溝道的底部，該第二導(dǎo)電型的第二摻雜區(qū)位于該第一導(dǎo) 電型的第一摻雜區(qū)上，并且，該第一導(dǎo)電型的第一摻雜區(qū)與該第二導(dǎo)電型的第二摻雜區(qū)之 間形成一 PN結(jié)電容。
8.根據(jù)權(quán)利要求7所述的溝道式金屬氧化物半導(dǎo)體元件，其特征在于，該第一多晶硅 層為一未摻雜多晶硅層或是一輕摻雜多晶硅層。
9.根據(jù)權(quán)利要求7所述的溝道式金屬氧化物半導(dǎo)體元件，其特征在于，該第一導(dǎo)電型 的第一摻雜區(qū)的摻雜濃度與該第二導(dǎo)電型的第二摻雜區(qū)的摻雜濃度大致相當(dāng)。
10.根據(jù)權(quán)利要求7所述的溝道式金屬氧化物半導(dǎo)體元件，其特征在于，該多晶硅柵極 由一第一多晶硅層與一第二多晶硅層所構(gòu)成，該第一多晶硅層鄰接于該柵極介電層，該第 二多晶硅層位于該多晶硅柵極的中央，該第一導(dǎo)電型的第一摻雜區(qū)大致位于該第一多晶硅 層內(nèi)。
全文摘要
一種溝道式金屬氧化物半導(dǎo)體元件的制作方法。在柵極介電層上，沿著柵極溝道的內(nèi)壁沉積一第一多晶硅層。然后，植入第一導(dǎo)電型的摻雜物至位于柵極溝道底部的第一多晶硅層。接下來，沉積一摻雜有第二導(dǎo)電型摻雜物的第二多晶硅層覆蓋第一多晶硅層。隨后，施以高溫工藝，使第一多晶硅層與第二多晶硅層內(nèi)的摻雜物擴(kuò)散，而形成一位于柵極溝道底部的第一導(dǎo)電型的第一摻雜區(qū)與一第二導(dǎo)電型的第二摻雜區(qū)。
文檔編號H01L21/8234GK101807546SQ20091000723
公開日2010年8月18日 申請日期2009年2月13日 優(yōu)先權(quán)日2009年2月13日
發(fā)明者許修文 申請人:尼克森微電子股份有限公司