專利名稱：一種半導體淺溝槽隔離方法
一種半導體淺溝槽隔離方法
技術領域：
本發(fā)明是關于一種半導體制造方法，特別是關于一種半導體制造過程中利用淺溝 槽進行器件隔離的方法。
背景技術：
一個集成電路芯片通常包含半導體襯底、通過向半導體襯底內摻雜不同離子而形 成的各種半導體器件，以及將這些半導體器件相互電性連接以形成電學器件和電路的互連
結構等。而半導體芯片中形成的半導體器件通常又包括電阻、電容以及晶體管等不同器 件。其中一種互補金屬氧化物半導體器件(CMOS器件)通?？赡馨纬捎谙喾吹負诫s的 相鄰阱中的N溝道和P溝道金屬氧化物半導體場效應晶體管(MOSFET)，而每個場效應晶體 管通常包括被溝道分隔開的源區(qū)和漏區(qū)以及形成于溝道上方由摻雜多晶硅的柵氧化物形 成的柵電極。由于CMOS器件的各個阱以及每個場效應晶體管的摻雜源區(qū)/漏區(qū)之間會形成寄 生的雙極結構，例如P-N-P-N閘流管。這些閘流管在某些偏置條件下會導致泄露電流在 CMOS器件的兩個MOSFET之間流動，容易引起CMOS器件閉鎖。所以在相鄰的MOSFET之間的 襯底上會形成隔離結構，以防止泄露電流的流動。現(xiàn)有的隔離工藝通常包括局部氧化隔離工藝(LOCOS)以及淺溝槽隔離工藝 (STI)。其中現(xiàn)有的淺溝槽隔離工藝通常的步驟為，首先在半導體襯底表面沉積墊氧化層和 墊氮化硅層，然后蝕刻墊氧化層和墊氮化層以及襯底而形成溝槽，隨后在溝槽的內壁和底 部表面形成一層襯氧化層，然后利用高密度等離子化學氣相沉積工藝(HDP-CVD)在襯底表 面沉積氧化硅層作為隔離層；隨后進行化學機械研磨(CMP)至墊氮化硅層停止，最后采用 濕法腐蝕的方法去除墊氮化硅層并移除墊氧化層?，F(xiàn)有的這種STI隔離工藝，在進行HDP淀積時，會用等離子體對有源區(qū)邊角進行 轟擊以防止HDP過早封口而導致溝槽中心形成空洞，但等離子體的轟擊會對有源區(qū)的邊角 造成等離子損傷。而且，現(xiàn)有的HDP直接淀積在襯氧化層上，雖然襯氧化層對HDP有緩沖， 但HDP仍然會對有源區(qū)有應力的影響。另外現(xiàn)有技術的STI工藝中，有源區(qū)的硼會聚集在 HDP和有源區(qū)的交界處，甚至穿過HDP，從而導致“反窄短通道效應”(reverse narrow width effect)的產生。另外，現(xiàn)有的STI工藝中，在進行化學機械研磨之后去除墊氮化硅層和墊 氧化層的過程中，由于濕法腐蝕的各向同性，會在有源區(qū)與隔離溝槽之間產生較大的缺角， 在后續(xù)的硅化物工藝步驟中.硅化物會在缺角內部生長并形成枝狀晶體從而為載流子提 供泄漏到摻雜區(qū)之外的路徑，導致器件的失效。因此，確實需要對現(xiàn)有技術進行改進，以克服現(xiàn)有技術的前述缺陷。
發(fā)明內容本發(fā)明的目的在于提供一種能夠克服或者改善前述背景技術中現(xiàn)有技術缺陷的
3淺溝槽隔離方法。為達成前述目的，本發(fā)明一種半導體淺溝槽隔離方法，其包括如下步驟提供一硅 襯底，在硅襯底表面沉積墊氧化層和墊氮化硅層；蝕刻墊氧化層、墊氮化硅層及硅襯底，在 硅襯底上形成溝槽；在溝槽的內壁及底面形成一層襯氧化層；在溝槽內的襯氧化層表面形 成一層襯氮化硅層；利用高密度等離子化學氣相沉積工藝在硅襯底表面沉積氧化硅層；移 除墊氮化硅層及墊氧化層；對襯氮化硅進行蝕刻使有源區(qū)與高密度等離子區(qū)之間形成一個 空洞。與現(xiàn)有技術相比，本發(fā)明的淺溝槽隔離方法，在溝槽內的襯氧化層之上形成有一 層襯氮化硅，可以有效保護或者減輕等離子損傷對有源區(qū)邊角的影響。由于該襯氮化硅比較薄，在墊氮化硅腐蝕時，該襯氮化硅不會腐蝕下去，在后續(xù)墊 氧化層腐蝕時，該襯氮化硅可以對襯氧化層起到保護，使襯氧化層不會產生很大的氧化層 損耗，因此不會形成缺角。在襯氮化硅腐蝕之后，有源區(qū)與隔離物之間產生一個空洞，使得等離子體氧化層 與硅襯底不能直接接觸，從而減輕等離子體對晶格的應力，同時防止了硼聚集現(xiàn)象的出現(xiàn)。另外，溝道底部側壁的襯氮化硅會對有源區(qū)的硅襯底也會有應力作用，由于氮化 硅的應力是拉伸應力，與等離子體氧化物的壓縮應力剛好相反，因此該層襯氮化硅可以減 輕等離子體氧化物對硅襯底的應力作用。

圖1至圖11是本發(fā)明利用淺溝槽進行器件隔離的方法的剖面示意圖。
具體實施方式熟悉半導體制程領域的技術人員應當知道，一塊半導體芯片制造過程中通常會經 過很多次反復的掩膜、光刻、腐蝕以及離子注入等步驟，來形成不同的半導體器件以及器件 之間的互連結構等。本發(fā)明所涉及的方法是半導體芯片制造過程中的其中一個步驟，即利 用淺溝槽進行器件隔離的方法。因此對于半導體制造過程中形成其他元器件的步驟，本說 明書不再詳細說明。另外，關于淺溝槽隔離工藝中的各種步驟的具體詳細操作方法，例如沉積氧化層 或者氮化硅層等的具體如何操作的方法，或者蝕刻氧化硅層以及氮化硅層等的具體如何 操作的方法等內容均與現(xiàn)有的方法相同，本說明書中不再對這些方法的具體細節(jié)作過多說 明。圖1至圖11是本發(fā)明利用淺溝槽進行器件隔離的方法的剖面示意圖。請參閱圖1所示，首先提供一層硅襯底1，并在硅襯底1表面沉積一層墊氧化層2， 墊氧化硅層2可以采用熱氧化法，例如爐管氧化或者通過蒸汽產生法形成。然后在墊氧化 層2表面沉積一層墊氮化硅層3，墊氮化硅層3可以利用熱生長或化學氣相淀積(CVD)等方 法形成。請參閱圖2所示，通過在前述形成有墊氧化層2和墊氮化硅層3的硅襯底1上涂 布光刻膠，并利用掩膜板通過曝光、顯影等光刻工藝形成光刻膠圖形定義出隔離溝槽4的 位置，然后以光刻膠為掩膜刻蝕墊氧化層2和墊氮化硅層3，將硅襯底1裸露出來。再以墊氮化硅層3為掩膜，采用反應離子刻蝕或等離子刻蝕工藝在硅襯底1上形成溝槽4。請參閱圖3所示，利用熱氧化法或者蒸汽產生工藝，在溝槽4的內壁和底部表面形
成一層襯氧化層5。請參閱圖4所示，利用爐管淀積工藝在溝槽4的內壁和底部的襯氧化層5的表面 形成一層襯氮化硅6，該層襯氮化硅6的厚度大約為100A。請參閱圖5所示，在形成有襯氮化硅6的硅襯底1上利用等離子化學氣相沉積 (HDP-CVD)工藝沉積一層等離子體氧化層7。請參閱圖6所示，使用化學機械研磨(CMP)工藝，對等離子體氧化層7進行研磨， 使其表面平坦化。在研磨的時候可以利用墊氮化硅層3作為研磨停止層，化學機械研磨工 藝研磨至墊氮化硅層3時停止，由于研磨中心的位置與邊緣位置的研磨速率會有不同，因 此等離子體氧化層7的中心會形成凹陷。請參閱圖7所示，通過腐蝕工藝去除硅襯底表面的墊氮化硅層3，由于溝槽4內的 襯氮化硅6的厚度只有100A,比較薄，在腐蝕墊氮化硅層3時該襯氮化硅6并不會被腐蝕 下去。請參閱圖8所示，通過腐蝕工藝去除硅襯底1表面的墊氧化層2。請參閱圖9所示，在硅襯底1內通過離子注入形成器件的源極(未圖示)和漏極 (未圖示)，并在硅襯底1表面上形成器件的柵極8，然后再對源極和漏極進行離子注入。其 中在柵極8的兩側會形成L形氮化硅側壁9以保護該側壁9下方的區(qū)域在源漏極進一步的 離子注入時離子不注入到該區(qū)域。具體形成器件的柵極8、源極和漏極的一系列步驟與現(xiàn)有 技術的形成器件的柵極、源極和漏極的方法相同，此處不再詳細說明。請參閱圖10所示，在對源極和漏極進行離子注入后對硅襯底1表面進行氮化硅腐 蝕，如圖所示，其中柵極8兩側的氮化硅側壁9被腐蝕掉一部分，而前述溝槽4內的襯氮化 硅6上端被腐蝕掉，在等離子體氧化層7與硅襯底1的有源區(qū)之間形成一個空洞10，使得等 離子體氧化層7與硅襯底1的有源區(qū)不直接接觸。在本實施方式中之所以在源漏極離子注入之后再對溝槽4內的襯氮化硅6進行腐 蝕，是因為形成器件柵極8之后，在柵極8兩側會形成氮化硅側壁9保護源漏離子注入時， 側壁9下方的區(qū)域不注入離子。若在源漏離子注入之前進行氮化硅腐蝕，則會對柵極8兩 側的氮化硅側壁9造成腐蝕，破壞該保護層，在后續(xù)源漏離子注入時，會注入到該側壁9下 方的區(qū)域。另外，在源漏離子注入之后也需要對側壁的氮化硅進行腐蝕，因此等源漏離子注 入之后同時對溝槽4的襯氮化硅6和柵極側壁的氮化硅6進行腐蝕可節(jié)省工序。如圖11所示，在硅襯底1表面淀積一層接觸孔停止層11，由于前述等離子體氧化 層7與硅襯底1的有源區(qū)之間的空洞10間隙比較小，在淀積接觸孔停止層11時，會將該空 洞10的開口封口而在硅襯底1的有源區(qū)與等離子體氧化層7之間形成真空隔離。本發(fā)明的淺溝槽隔離方法，在溝槽4內的襯氧化層5之上形成有一層襯氮化硅6， 可以有效保護或者減輕等離子損傷對硅襯底1的有源區(qū)邊角的影響。由于該襯氮化硅6比較薄，在墊氮化硅3腐蝕時，該襯氮化硅6不會腐蝕下去，在 后續(xù)墊氧化層2腐蝕時，該襯氮化硅6可以對襯氧化層5起到保護，使襯氧化層5不會產生 很大的氧化層損耗，因此不會形成缺角。在襯氮化硅6腐蝕之后，有源區(qū)與隔離物之間產生一個空洞10，使得等離子體氧化層7與硅襯底1不能直接接觸，從而減輕等離子體對晶格的應力，同時防止了硼聚集現(xiàn)象 的出現(xiàn)。 另外，溝槽4底部側壁的襯氮化硅6會對有源區(qū)的硅襯底1也會有應力作用，由 于氮化硅的應力是拉伸應力，與等離子體氧化物的壓縮應力剛好相反，因此該層襯氮化硅6 可以減輕等離子體氧化物對硅襯底的應力作用。
權利要求
一種半導體淺溝槽隔離方法，其包括如下步驟提供一硅襯底，在硅襯底表面沉積墊氧化層和墊氮化硅層；蝕刻墊氧化層、墊氮化硅層及硅襯底，在硅襯底上形成溝槽；在溝槽的內壁及底面形成一層襯氧化層；利用高密度等離子化學氣相沉積工藝在硅襯底表面沉積氧化硅層；移除墊氮化硅層及墊氧化層；其特征在于其還包括在沉積高密度等離子體之前還包括在溝槽內的襯氧化層表面形成一層襯氮化硅層的步驟，以及在移除墊氮化硅及墊氧化層之后對襯氮化硅進行蝕刻使有源區(qū)與高密度等離子區(qū)之間形成一個空洞的步驟。
2.如權利要求1所述的半導體淺溝槽隔離方法，其特征在于前述襯氮化硅層是通過 爐管淀積工藝形成。
3.如權利要求1所述的半導體淺溝槽隔離方法，其特征在于前述襯氮化硅層的厚度為 ιοοΑ。
4.如權利要求1所述的半導體淺溝槽隔離方法，其特征在于在對襯氮化硅進行蝕刻 使有源區(qū)與高密度等離子區(qū)之間形成一個空洞的步驟之前，還包括在硅襯底表面形成半導 體器件的柵極，并且在柵極的兩側形成氮化硅側壁，然后對半導體器件的源漏進行離子注 入的步驟。
5.如權利要求1所述的半導體淺溝槽隔離方法，其特征在于對襯氮化硅進行蝕刻使 有源區(qū)與高密度等離子區(qū)之間形成一個空洞的步驟之后還包括在硅襯底表面淀積一層接 觸孔停止層的步驟，該接觸孔停止層將前述空洞的開口封口，使等離子體氧化層和有源區(qū) 之間形成真空隔離。
全文摘要
本發(fā)明揭示一種半導體制造過程中器件隔離的方法，其包括如下步驟提供一硅襯底，在硅襯底表面沉積墊氧化層和墊氮化硅層；蝕刻墊氧化層、墊氮化硅層及硅襯底，在硅襯底上形成溝槽；在溝槽的內壁及底面形成一層襯氧化層；在溝槽內的襯氧化層表面形成一層襯氮化硅層；利用高密度等離子化學氣相沉積工藝在硅襯底表面沉積氧化硅層；移除墊氮化硅層及墊氧化層；對襯氮化硅進行蝕刻使有源區(qū)與高密度等離子區(qū)之間形成一個空洞。本發(fā)明的方法由于在襯氧化層上又形成了一層襯氮化硅層，可以防止等離子體對有源區(qū)邊角的損傷，避免出現(xiàn)硼聚集現(xiàn)象，以及阻止缺角的形成，并減輕高密度等離子體對硅襯底的應力。
文檔編號H01L21/8238GK101930940SQ20091003168
公開日2010年12月29日 申請日期2009年6月23日 優(yōu)先權日2009年6月23日
發(fā)明者朱旋, 肖玉潔, 許宗能, 馬擎天 申請人:無錫華潤上華半導體有限公司;無錫華潤上華科技有限公司