專(zhuān)利名稱(chēng)：：電感器以及提高電感器的品質(zhì)因子的方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及半導(dǎo)體元器件的制造技術(shù)，尤其是指一種電感器以及提高電感器的品質(zhì)因子的方法。
背景技術(shù)：
：在現(xiàn)有的半導(dǎo)體元器件的制造技術(shù)中，平面電感器(Planarinductor)是射頻(RF)集成電路(IC)中重要的組成部分，例如，在電壓控制振蕩器(VCO，VoltageControlledOscillators)，低噪聲放大器(LNA,Low-NoiseAmplifiers)、混頻器(Mixer)等射頻集成電路中均需使用平面電感器。而在所述的平面電感器中，最常用的有差分電感器(DifferentialInductor)和3端子差分電感器(3-terminalDifferentialInductor)等電感器。電感器一般可用于阻抗轉(zhuǎn)換(ImpedanceTransformation)以及射頻集成電路之上的頻率調(diào)諧。相對(duì)于其它的組件來(lái)說(shuō)，電感器將占用較大的基片面積，而電感器所占用的較大的面積將在高頻下使得該電感器與硅基底之間的寄生電容(ParasiticCapacitance)也較大，從而導(dǎo)致了基底噪聲，與此同時(shí)，該基底噪聲也將對(duì)電感器的品質(zhì)因子(QualityFactor)造成不良影響。對(duì)于電感器來(lái)說(shuō)，品質(zhì)因子是一個(gè)很重要的參數(shù)。所述品質(zhì)因子是電感器中存儲(chǔ)的能量與損失的能量的比值，電感器的品質(zhì)因子越高，則表明該電感器的功耗越小、效率越高。由于品質(zhì)因子的大小將對(duì)相位噪聲和電路的性能產(chǎn)生較大的影響，因此越來(lái)越多的研究者開(kāi)始關(guān)注于如何盡可能地提高電感器的品質(zhì)因子。
發(fā)明內(nèi)容有鑒于此，本發(fā)明的主要目的在于提供一種電感器以及提高電感器的品質(zhì)因子的方法，從而有效地提高電感器的品質(zhì)因子。為達(dá)到上述目的，本發(fā)明中的技術(shù)方案是這樣實(shí)現(xiàn)的一種電感器，包括半導(dǎo)體襯底、至少一層金屬層和電感線(xiàn)圈，該電感器還包括用于隔絕基底噪聲的保護(hù)環(huán)；所述電感線(xiàn)圈，設(shè)置于所述電感器的頂層的金屬層中；所述保護(hù)環(huán)的側(cè)壁的底部設(shè)置于所述半導(dǎo)體襯底之上，所述保護(hù)環(huán)的側(cè)壁的頂部通過(guò)通孔與所述電感器的第一金屬層連接，且所述保護(hù)環(huán)的側(cè)壁環(huán)繞于所述電感線(xiàn)圈在所述半導(dǎo)體襯底上的垂直投影的四周。所述保護(hù)環(huán)的側(cè)壁豎直設(shè)置于所述半導(dǎo)體襯底與第一金屬層之間。所述保護(hù)環(huán)的側(cè)壁所圍成的底面為矩形。所述矩形為正方形。所述電感線(xiàn)圈與所述保護(hù)環(huán)的側(cè)壁在水平方向上的距離相等。所述電感線(xiàn)圈與所述保護(hù)環(huán)的側(cè)壁在水平方向上的距離為030微米。所述電感線(xiàn)圈與所述保護(hù)環(huán)的側(cè)壁在水平方向上的距離為30微米。所述電感器為差分電感器或3端子差分電感器。本發(fā)明中還提供了一種提高電感器的品質(zhì)因子的方法，該方法包括在所述電感器的頂層的金屬層中設(shè)置一個(gè)電感線(xiàn)圈；在所述電感器中設(shè)置一個(gè)用于隔絕基底噪聲的保護(hù)環(huán)，所述保護(hù)環(huán)的側(cè)壁的底部設(shè)置于所述電感器的襯底之上，所述保護(hù)環(huán)的側(cè)壁的頂部通過(guò)通孔與所述電感器的第一金屬層連接，且所述保護(hù)環(huán)的側(cè)壁環(huán)繞于所述電感線(xiàn)圈在半導(dǎo)體襯底上的垂直投影的四周。綜上可知，本發(fā)明中提供了一種電感器以及提高電感器的品質(zhì)因子的方法。在所述的電感器以及提高電感器的品質(zhì)因子的方法中，由于在電感器中加入了一個(gè)保護(hù)環(huán)，可以有效地隔絕基底噪聲，從而有效地提高了電感器的品質(zhì)因子。圖1為本發(fā)明中具有保護(hù)環(huán)的差分電感器的俯視圖。圖2為本發(fā)明中具有保護(hù)環(huán)的3端子差分電感器的俯視圖。圖3為本發(fā)明中提高電感器的品質(zhì)因子的方法的流程示意圖。具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)表達(dá)得更加清楚明白，下面結(jié)合附圖及具體實(shí)施例對(duì)本發(fā)明再作進(jìn)一步詳細(xì)的說(shuō)明。在本發(fā)明的技術(shù)方案中，將通過(guò)在電感器中設(shè)置一個(gè)保護(hù)環(huán)的方式，從而有效地提高電感器的品質(zhì)因子。為了敘述的方便，以下將以差分電感器和3端子差分電感器為例對(duì)本發(fā)明的技術(shù)方案進(jìn)行說(shuō)明。實(shí)施例一圖1為本發(fā)明中具有保護(hù)環(huán)的差分電感器的俯視圖。如圖1所示，所述差分電感器為線(xiàn)寬為15微米(ym)的具有3個(gè)線(xiàn)圈的差分電感器，具有2個(gè)端子(即端子102和端子103)。在本發(fā)明的技術(shù)方案中，該差分電感器的各線(xiàn)圈之間的間隔為1.5μπι，該差分電感器中的電感線(xiàn)圈100的半徑R為50μπι。該差分電感器可通過(guò)0.16μπι半導(dǎo)體工藝制成。圖1中所示的虛線(xiàn)框104為填充物阻擋層(dummyblocklayer)，用于防止在制造過(guò)程中在所述差分電感器部分加入不需要的金屬。另外，所述差分電感器的電感線(xiàn)圈100設(shè)置于半導(dǎo)體器件(即所述電感器)的頂層的金屬層中(圖1中未示出)。例如，如果某個(gè)半導(dǎo)體器件中具有3層金屬層，且所述3層金屬層按照金屬層與半導(dǎo)體襯底的距離從小到大的順序，分別為第一金屬層(Ml，Metal1)、第二金屬層(M2)和第三金屬層(M3)，則所述差分電感器的電感線(xiàn)圈100位于第三金屬層中。在本發(fā)明的技術(shù)方案中，在上述差分電感器中設(shè)置了一個(gè)保護(hù)環(huán)(Guardring)101，用于隔離基底噪聲，從而提高差分電感器的品質(zhì)因子。該保護(hù)環(huán)101由P型襯底材料(p-sub)制成，該保護(hù)環(huán)101具有設(shè)置于所述半導(dǎo)體襯底(例如，P型襯底)與第一金屬層之間的側(cè)壁，所述保護(hù)環(huán)101的側(cè)壁的底部設(shè)置于所述半導(dǎo)體襯底之上，而所述保護(hù)環(huán)101的側(cè)壁的頂部通過(guò)通孔與第一金屬層相連接(圖1中未示出)，且所述保護(hù)環(huán)101的側(cè)壁環(huán)繞于所述電感線(xiàn)圈100在半導(dǎo)體襯底上的垂直投影的四周；所述保護(hù)環(huán)101的側(cè)壁所圍成的底面為矩形或其它幾何形狀(例如，正多邊形、橢圓等中心對(duì)稱(chēng)或軸對(duì)稱(chēng)的幾何形狀)，較佳的，所述矩形為正方形。該保護(hù)環(huán)101的側(cè)壁可豎直設(shè)置于所述半導(dǎo)體襯底與第一金屬層之間，例如，該保護(hù)環(huán)101可具有四個(gè)豎直放置且相互銜接的側(cè)壁，如圖1所示。所述差分電感器的電感線(xiàn)圈100與所述保護(hù)環(huán)101的側(cè)壁在水平方向上的距離可以相等，也可以不相等，可根據(jù)實(shí)際應(yīng)用情況而預(yù)先設(shè)定。例如，如圖1所示，圖1中所示的Cl1與d2可以相等，也可以不相等。較佳的,Cl1=d2=d，且所述距離d也可根據(jù)實(shí)際應(yīng)用情況而預(yù)先設(shè)定。一般情況下，所述屯、d2或d的取值范圍為030μm，例如，所述的dpd2或d可以是0μm、10μm、20μm或30μm。此外，所述保護(hù)環(huán)的四個(gè)側(cè)壁的厚度w為1μm。在本發(fā)明的技術(shù)方案中，在設(shè)置了上述保護(hù)環(huán)后，可對(duì)上述具有保護(hù)環(huán)的差分電感器的相關(guān)參數(shù)進(jìn)行測(cè)量，并根據(jù)測(cè)量結(jié)果進(jìn)行計(jì)算后得到該差分電感器的品質(zhì)因子。具體來(lái)說(shuō)，可先使用半自動(dòng)探針臺(tái)(Cascadesemi-autoprobestation)對(duì)電感器的S參數(shù)(ScatteringParameters)Sd(所述S參數(shù)包括Sl1、S21、S12、S22)進(jìn)行測(cè)量，并通過(guò)如下所述的公式，計(jì)算得到電感Ld和品質(zhì)因子QdΓ。(511-^12-^21+522)(Λ、Sd=------(1)2DZ0D(1+^)1-&Ld(3)α=^f⑷real(Zd)其中，所述f為頻率；所述Zd為阻抗；imag(Zd)表示Zd的虛部，real(Zd)表示Zd的實(shí)部。在本發(fā)明的技術(shù)方案中，根據(jù)上述的計(jì)算公式并通過(guò)實(shí)際的試驗(yàn)測(cè)試過(guò)程可知，上述的距離Clpd2或d與所述差分電感器的品質(zhì)因子具有一定的關(guān)聯(lián)性。例如，當(dāng)Clpd2或d的數(shù)值增加時(shí)，所述差分電感器的最大品質(zhì)因子將明顯增大。以Cl1=d2=d為例，表1為實(shí)施例一中不同d值所對(duì)應(yīng)的差分電感器的最大品質(zhì)因子。<table>tableseeoriginaldocumentpage5</column></row><table>表1由上述表1可知，在所述差分電感器中設(shè)置上述的保護(hù)環(huán)之后，我們可以通過(guò)增加(11、(12或(1的數(shù)值的方式來(lái)進(jìn)一步提高差分電感器的最大品質(zhì)因子，從而有效地改善半導(dǎo)體器件的電學(xué)性能。在本發(fā)明的技術(shù)方案中，由于半導(dǎo)體制造工藝的限制，所述d的取值不可能無(wú)限大，因此d的取值有一個(gè)最大取值，該最大取值可由具體的半導(dǎo)體制造工藝所確定。例如，在本發(fā)明的技術(shù)方案中，所述d的最大取值為30μm。實(shí)施例二圖2為本發(fā)明中具有保護(hù)環(huán)的3端子差分電感器的俯視圖。如圖2所示，所述3端子差分電感器是具有與偏置信號(hào)(BiasingSignal)連接的中心抽頭(CenterTap)的差分電感器，具有三個(gè)端子(即端子202、端子203和端子204)。該電感器通常應(yīng)用于差分VCO中的諧振回路(TankCircuit)，此時(shí)中心抽頭與偏置信號(hào)連接，且所述差分VCO中的電容元件與對(duì)稱(chēng)端子(即端子202和端子203)連接。與傳統(tǒng)的具有兩個(gè)獨(dú)立電感器(twosingleinductora)的設(shè)計(jì)相比，3端差分電感器可以減少整個(gè)VCO占據(jù)的芯片面積。此外，由于3端子差分電感器具有較高的品質(zhì)因子，因此其電性能和相位噪聲也得到了提高。在本發(fā)明的技術(shù)方案中，該3端子差分電感器是線(xiàn)寬為6微米(μm)的具有6個(gè)線(xiàn)圈的3端子差分電感器，各線(xiàn)圈之間的間隔為1.5μm，該3端子差分電感器中的電感線(xiàn)圈200的半徑R為50μm。該3端子差分電感器可通過(guò)0.16μm半導(dǎo)體工藝制成。圖2中所示的虛線(xiàn)框205為填充物阻擋層，用于防止在制造過(guò)程中在所述3端子差分電感器部分加入不需要的金屬。另外，所述3端子差分電感器的電感線(xiàn)圈設(shè)置于半導(dǎo)體器件(即所述電感器)的頂層的金屬層中(圖2中未示出)。例如，如果某個(gè)半導(dǎo)體器件中具有3層金屬層，且所述3層金屬層按照金屬層與半導(dǎo)體襯底的距離從小到大的順序，分別為第一金屬層(Ml，Metal1)、第二金屬層(M2)和第三金屬層(M3)，則所述3端子差分電感器的電感線(xiàn)圈200位于第iM^^·中。在本發(fā)明的技術(shù)方案中，可在上述3端子差分電感器中設(shè)置了一個(gè)保護(hù)環(huán)201，用于隔離基底噪聲，從而提高差分電感器的品質(zhì)因子。該保護(hù)環(huán)201由P型襯底材料(p-sub)制成，該保護(hù)環(huán)201具有設(shè)置于所述半導(dǎo)體襯底(例如，P型襯底)與第一金屬層之間的側(cè)壁，所述保護(hù)環(huán)201的側(cè)壁的底部設(shè)置于所述半導(dǎo)體襯底之上，而所述保護(hù)環(huán)201的側(cè)壁的頂部通過(guò)通孔與第一金屬層相連接(圖2中未示出)，且所述保護(hù)環(huán)201的側(cè)壁環(huán)繞于所述電感線(xiàn)圈200在半導(dǎo)體襯底上的垂直投影的四周；所述保護(hù)環(huán)201的四個(gè)側(cè)壁所圍成的底面為矩形，較佳的，所述矩形為正方形。該保護(hù)環(huán)201的側(cè)壁可豎直設(shè)置于所述半導(dǎo)體襯底與第一金屬層之間，例如，該保護(hù)環(huán)201可具有四個(gè)豎直放置且相互銜接的側(cè)壁，如圖2所示。所述3端子差分電感器的電感線(xiàn)圈200與所述保護(hù)環(huán)201的側(cè)壁在水平方向上的距離可以相等，也可以不相等，可根據(jù)實(shí)際應(yīng)用情況而預(yù)先設(shè)定。例如，如圖2所示，圖2中所示的d3與d4可以相等，也可以不相等。較佳的，d3=d4=d。所述距離d也可根據(jù)實(shí)際應(yīng)用情況而預(yù)先設(shè)定。一般情況下，所述d3、d4或d的范圍為030μm，例如，所述的d3、d4或d可以是0μm、10μm、20μm或30μm。此外，所述保護(hù)環(huán)的四個(gè)側(cè)壁厚度w為1μm。在本發(fā)明的技術(shù)方案中，在設(shè)置了上述保護(hù)環(huán)201后，可對(duì)上述具有保護(hù)環(huán)的3端子差分電感器的相關(guān)參數(shù)進(jìn)行測(cè)量，并根據(jù)測(cè)量結(jié)果進(jìn)行計(jì)算后得到該3端子差分電感器的品質(zhì)因子。具體的實(shí)現(xiàn)方法與實(shí)施例一中的實(shí)現(xiàn)方法相同，在此不再贅述。與上述實(shí)施例一相同，上述的距離d3、d4或d與所述3端子差分電感器的品質(zhì)因子具有一定的關(guān)聯(lián)性。例如，當(dāng)d3、d4或d的數(shù)值增加時(shí)，所述3端子差分電感器的最大品質(zhì)因子將明顯增大。以d3=d4=d為例，表2為實(shí)施例二中不同d值所對(duì)應(yīng)的3端子差分電感器的最大品質(zhì)因子。<table>tableseeoriginaldocumentpage7</column></row><table>表2由上述表2可知，在所述3端子差分電感器中設(shè)置上述的保護(hù)環(huán)之后，我們可以通過(guò)增加d3、d4或d的數(shù)值的方式來(lái)進(jìn)一步提高3端子差分電感器的最大品質(zhì)因子，從而有效地改善半導(dǎo)體器件的電學(xué)性能。在本發(fā)明的技術(shù)方案中，由于半導(dǎo)體制造工藝的限制，所述d的取值不可能無(wú)限大，因此d的取值有一個(gè)最大取值，該最大取值可由具體的半導(dǎo)體制造工藝所確定。例如，在本發(fā)明的技術(shù)方案中，所述d的最大取值為30μm。在本發(fā)明的技術(shù)方案中，還提供了一種提高電感器的品質(zhì)因子的方法。圖3為本發(fā)明中提高電感器的品質(zhì)因子的方法的流程示意圖。如圖3所示，所述提高電感器的品質(zhì)因子的方法包括如下所述的步驟步驟301，在所述電感器的頂層的金屬層中設(shè)置一個(gè)電感線(xiàn)圈。在本步驟中，所述電感器的電感線(xiàn)圈被設(shè)置于所述電感器的頂層的金屬層中。所述設(shè)置電感線(xiàn)圈的方法可使用本領(lǐng)域中常用的設(shè)置電感線(xiàn)圈的方法，在此不再贅述。步驟302，在所述電感器中設(shè)置一個(gè)用于隔絕基底噪聲的保護(hù)環(huán)。在本步驟中，還將在所述電感器中設(shè)置一個(gè)用于隔絕基底噪聲的保護(hù)環(huán)。所述保護(hù)環(huán)的側(cè)壁的底部設(shè)置于所述電感器的襯底之上，而所述保護(hù)環(huán)的側(cè)壁的頂部通過(guò)通孔與所述電感器的第一金屬層連接，且所述保護(hù)環(huán)的側(cè)壁環(huán)繞于所述電感線(xiàn)圈在半導(dǎo)體襯底上的垂直投影的四周。上述對(duì)保護(hù)環(huán)的設(shè)置方式與上述實(shí)施例一或?qū)嵤├械膶?duì)保護(hù)環(huán)的設(shè)置方式相同，在此不再贅述。綜上可知，在本發(fā)明所提供的上述電感器和提高電感器的品質(zhì)因子的方法中，由于在電感器中加入了一個(gè)保護(hù)環(huán)，可以有效地隔絕基底噪聲，從而可有效地提高了電感器的品質(zhì)因子，改善半導(dǎo)體元器件的電學(xué)性能。以上所述，僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。權(quán)利要求一種電感器，包括半導(dǎo)體襯底、至少一層金屬層和電感線(xiàn)圈，其特征在于，該電感器還包括用于隔絕基底噪聲的保護(hù)環(huán)；所述電感線(xiàn)圈，設(shè)置于所述電感器的頂層的金屬層中；所述保護(hù)環(huán)的側(cè)壁的底部設(shè)置于所述半導(dǎo)體襯底之上，所述保護(hù)環(huán)的側(cè)壁的頂部通過(guò)通孔與所述電感器的第一金屬層連接，且所述保護(hù)環(huán)的側(cè)壁環(huán)繞于所述電感線(xiàn)圈在所述半導(dǎo)體襯底上的垂直投影的四周。2.根據(jù)權(quán)利要求1所述的電感器，其特征在于所述保護(hù)環(huán)的側(cè)壁豎直設(shè)置于所述半導(dǎo)體襯底與第一金屬層之間。3.根據(jù)權(quán)利要求1所述的電感器，其特征在于所述保護(hù)環(huán)的側(cè)壁所圍成的底面為矩形。4.根據(jù)權(quán)利要求1所述的電感器，其特征在于所述矩形為正方形。5.根據(jù)權(quán)利要求1所述的電感器，其特征在于所述電感線(xiàn)圈與所述保護(hù)環(huán)的側(cè)壁在水平方向上的距離相等。6.根據(jù)權(quán)利要求5所述的電感器，其特征在于所述電感線(xiàn)圈與所述保護(hù)環(huán)的側(cè)壁在水平方向上的距離為O30微米。7.根據(jù)權(quán)利要求5所述的電感器，其特征在于所述電感線(xiàn)圈與所述保護(hù)環(huán)的側(cè)壁在水平方向上的距離為30微米。8.根據(jù)權(quán)利要求1所述的電感器，其特征在于所述電感器為差分電感器或3端子差分電感器。9.一種提高電感器的品質(zhì)因子的方法，其特征在于，該方法包括在所述電感器的頂層的金屬層中設(shè)置一個(gè)電感線(xiàn)圈；在所述電感器中設(shè)置一個(gè)用于隔絕基底噪聲的保護(hù)環(huán)，所述保護(hù)環(huán)的側(cè)壁的底部設(shè)置于所述電感器的襯底之上，所述保護(hù)環(huán)的側(cè)壁的頂部通過(guò)通孔與所述電感器的第一金屬層連接，且所述保護(hù)環(huán)的側(cè)壁環(huán)繞于所述電感線(xiàn)圈在半導(dǎo)體襯底上的垂直投影的四周。全文摘要本發(fā)明中公開(kāi)了一種電感器，該電感器包括半導(dǎo)體襯底、至少一層金屬層、電感線(xiàn)圈和用于隔絕基底噪聲的保護(hù)環(huán)；所述電感線(xiàn)圈，設(shè)置于所述電感器的頂層的金屬層中；所述保護(hù)環(huán)的側(cè)壁的底部設(shè)置于所述半導(dǎo)體襯底之上，所述保護(hù)環(huán)的側(cè)壁的頂部通過(guò)通孔與所述電感器的第一金屬層連接，且所述保護(hù)環(huán)的側(cè)壁環(huán)繞于所述電感線(xiàn)圈在所述半導(dǎo)體襯底上的垂直投影的四周。本發(fā)明中還公開(kāi)一種提高電感器的品質(zhì)因子的方法。通過(guò)使用上述的電感器和提高電感器的品質(zhì)因子的方法，可有效地提高電感器的品質(zhì)因子，改善半導(dǎo)體元器件的電學(xué)性能。文檔編號(hào)H01F27/33GK101819863SQ20091004671公開(kāi)日2010年9月1日申請(qǐng)日期2009年2月26日優(yōu)先權(quán)日2009年2月26日發(fā)明者何丹,包自意,程仁豪申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司