專(zhuān)利名稱(chēng)：雙極晶體管及其形成方法、虛擬接地電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種雙極晶體管、雙極晶體管的形成方法 和驅(qū)動(dòng)雙極晶體管的方法以及包含雙極晶體管的虛擬接地電路和二倍硅帶隙電壓電路。
背景技術(shù)：
雙極晶體管有兩種基本結(jié)構(gòu)PNP型和NPN型，由兩個(gè)背靠背的PN結(jié)組成。在這 三層半導(dǎo)體中，中間一層叫基區(qū)(b)，左右兩層分別叫發(fā)射區(qū)(e)和集電區(qū)(C)。發(fā)射區(qū)和 基區(qū)間形成發(fā)射結(jié)，集電區(qū)和基區(qū)間形成集電結(jié)。雙極晶體管的結(jié)構(gòu)和制造方法的研究由來(lái)已久，常見(jiàn)的雙極晶體管的結(jié)構(gòu)和制造 方法可以參考中國(guó)專(zhuān)利申請(qǐng)第91104429. 9號(hào)所公開(kāi)的內(nèi)容?，F(xiàn)有技術(shù)還公開(kāi)了一種利用現(xiàn)有的nMOS晶體管結(jié)構(gòu)形成的NPN型雙極晶體管結(jié) 構(gòu)，具體請(qǐng)參照?qǐng)Dι所示，包括P型半導(dǎo)體襯底100 ；位于半導(dǎo)體襯底100中的深η型摻雜 阱101 (DNW)；位于半導(dǎo)體襯底100中的ρ型摻雜阱102 (Pff)，所述ρ型摻雜阱102被深η型 摻雜阱101包圍；位于半導(dǎo)體襯底100中的η+摻雜區(qū)，所述η+摻雜區(qū)用于形成nMOS晶體 管的源/漏極。所述深η型摻雜阱101、ρ型摻雜阱102以及η+摻雜區(qū)構(gòu)成NPN雙極晶體 管。當(dāng)然，現(xiàn)有的nMOS晶體管結(jié)構(gòu)還包括柵介質(zhì)層103和多晶硅柵極104。同樣，利用pMOS結(jié)構(gòu)還可以形成PNP型雙極晶體管。在上述NPN型雙極晶體管結(jié)構(gòu)中，深η型摻雜阱101構(gòu)成雙極晶體管的發(fā)射極、 P型摻雜阱102構(gòu)成雙極晶體管的基極、η+摻雜區(qū)構(gòu)成雙極晶體管的集電極，在使用的時(shí) 候，需要分別在發(fā)射極、基極、集電極上通過(guò)接觸孔形成電極，然后在基極上施加電流源以 使用。同時(shí)，在大量集成電路中，如數(shù)模轉(zhuǎn)換器(DAC)、模數(shù)轉(zhuǎn)換器(ADC)、線(xiàn)性穩(wěn)壓器和 開(kāi)關(guān)穩(wěn)壓器中，都需要精密而穩(wěn)定的電壓基準(zhǔn)源電路?；鶞?zhǔn)電壓源直接影響著電子系統(tǒng)的 性能和精度，因此基準(zhǔn)電壓源對(duì)于溫漂、以及與精度有關(guān)的指標(biāo)要求比較高。由于虛擬接地 電路(Virtual ground referencecircuit)能夠?qū)崿F(xiàn)高電源抑制比和低溫度系數(shù)，是目前 各種基準(zhǔn)電壓源中性能最佳的基準(zhǔn)源電路。為了實(shí)現(xiàn)高精度，通常都用硅半導(dǎo)體材料本身固有的特征電壓(硅帶隙電壓)作 為基準(zhǔn)電壓，但由于硅半導(dǎo)體材料具有一定的溫度系數(shù)，所以為解決溫漂問(wèn)題，通常選擇一 種與基準(zhǔn)電壓的溫度系數(shù)極性相反但絕對(duì)值相近的器件或電路(如AVbe電路)，使兩者結(jié) 合起來(lái)，相互溫度補(bǔ)償，使總體溫度系數(shù)近似為零。

發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種雙極晶體管、雙極晶體管的形成方法和驅(qū)動(dòng)雙極晶 體管的方法以及包含雙極晶體管的虛擬接地電路和二倍硅帶隙電壓電路。為解決上述問(wèn)題，本發(fā)明提供一種雙極晶體管，包括絕緣體上硅，所述絕緣體上 硅包括硅基底、依次位于硅基底上的埋氧層和頂層硅；基區(qū)、發(fā)射區(qū)和集電區(qū)，位于頂層硅內(nèi)，所述基區(qū)位于發(fā)射區(qū)和集電區(qū)之間，所述發(fā)射區(qū)和集電區(qū)的導(dǎo)電類(lèi)型相同，所述基區(qū)導(dǎo) 電類(lèi)型與發(fā)射區(qū)和集電區(qū)相反；基區(qū)柵介質(zhì)層，位于頂層硅上對(duì)應(yīng)于基區(qū)位置；多晶硅層， 位于基區(qū)柵介質(zhì)層上；發(fā)射極，通過(guò)第一接觸孔與發(fā)射區(qū)電學(xué)連接；集電極，通過(guò)第二接觸 孔與集電區(qū)電學(xué)連接；基區(qū)控制電極，通過(guò)第三接觸孔與多晶硅層電學(xué)連接，所述多晶硅層 的導(dǎo)電類(lèi)型與基區(qū)相同，與發(fā)射區(qū)和集電區(qū)相反。還包括所述集電區(qū)和基區(qū)之間還包括緩 沖區(qū)，所述緩沖區(qū)的摻雜類(lèi)型與集電區(qū)相同，但摻雜濃度小于集電區(qū)，所述緩沖區(qū)與集電區(qū) 之間的界面以及所述發(fā)射區(qū)與基區(qū)的界面傾斜于所述半導(dǎo)體襯底表面。一種制作如上所述的雙極晶體管的方法，包括提供絕緣體上硅，所述絕緣體上硅 包括硅基底、依次位于硅基底上的埋氧層和頂層硅；在頂層硅上形成有源區(qū)；在有源區(qū)內(nèi) 進(jìn)行第一注入；在有源區(qū)內(nèi)定義出基區(qū)區(qū)域，在頂層硅上對(duì)應(yīng)基區(qū)區(qū)域依次形成基區(qū)柵介 質(zhì)層和多晶硅層；在多晶硅層內(nèi)進(jìn)行第四注入，所述第四注入使多晶硅層導(dǎo)電類(lèi)型與基區(qū) 相同；在基區(qū)以外的有源區(qū)內(nèi)進(jìn)行第二注入，所述第二注入的離子的導(dǎo)電類(lèi)型與第一注入 的離子的導(dǎo)電類(lèi)型相反，形成發(fā)射區(qū)和集電區(qū)；在頂層硅上形成第一層間介質(zhì)層，覆蓋所述 基區(qū)柵介質(zhì)層和多晶硅層；在第一層間介質(zhì)層內(nèi)形成第一接觸孔、第二接觸孔和第三接觸 孔；在第一層間介質(zhì)層上形成導(dǎo)電層，采用導(dǎo)電層形成集電極、發(fā)射極以及基區(qū)控制電極， 所述發(fā)射極通過(guò)第一接觸孔與發(fā)射區(qū)電學(xué)連接，所述發(fā)射極通過(guò)第二接觸孔與集電區(qū)電學(xué) 連接，所述基區(qū)控制電極通過(guò)第三接觸孔與多晶硅層電學(xué)連接。還包括在基區(qū)區(qū)域內(nèi)進(jìn)行第一附加注入，所述第一附加注入的離子的導(dǎo)電類(lèi)型與 第一注入的離子的導(dǎo)電類(lèi)型相同。在進(jìn)行第二注入之后、形成第一層間介質(zhì)層之前還在基區(qū)以外的有源區(qū)內(nèi)進(jìn)行第 三注入，所述第三注入離子導(dǎo)電類(lèi)型與第二注入的離子導(dǎo)電類(lèi)型相同，形成連接所述基區(qū) 和集電區(qū)緩沖區(qū)，所述第三注入的方向傾斜于所述半導(dǎo)體襯底表面。一種驅(qū)動(dòng)上述雙極晶體管的方法，包括在基區(qū)控制電極上施加第一電壓；在集 電極上施加第二電壓；在發(fā)射極上施加第三電壓；在上述電壓所形成的電場(chǎng)的作用下集電 區(qū)表層形成少數(shù)載流子，所述少數(shù)載流子與基區(qū)的多數(shù)載流子類(lèi)型相同，并流入基區(qū)，形成 柵致漏電流，構(gòu)成柵致漏電流的載流子繼續(xù)流入至發(fā)射區(qū)，使基區(qū)與發(fā)射極之間的PN結(jié)正 向?qū)āＫ龌鶇^(qū)導(dǎo)電類(lèi)型為ρ型，集電區(qū)和發(fā)射區(qū)導(dǎo)電類(lèi)型為η型，所述基區(qū)控制電極上 的第一電壓比集電極上的第二電壓低，所述發(fā)射極上的第三電壓比第一電壓低。所述基區(qū)導(dǎo)電類(lèi)型為η型，集電區(qū)和發(fā)射區(qū)導(dǎo)電類(lèi)型為P型，所述基區(qū)控制電極上 第一電壓比集電極上第二電壓高，所述發(fā)射極上的第三電壓比第二電壓高。一種帶有上述雙極晶體管的虛擬接地電路，包括第一端和第二端，所述第一端和 第二端之間具有第一電壓差；第一電流源，一端電連接至第一端；第一雙極晶體管，發(fā)射極 電連接至第一電流源的另一端；第一負(fù)載，一端電連接至第一雙極晶體管的集電極，另一端 電連接至第二端；第三端和第四端，所述第三端和第四端之間具有第二電壓差；第二電流 源，一端電連接至第三端；第二雙極晶體管，發(fā)射極電連接至第二電流源的另一端；第二負(fù) 載，一端電連接至第二雙極晶體管的集電極，另一端電連接至第四端；所述第一雙極晶體管 的基區(qū)控制電極與第二雙極晶體管的基區(qū)控制電極相電連接，并作為所述虛擬接地電路的 輸出端，所述第一雙極晶體管和第二雙極晶體管均為PNP型；控制單元，具有第一輸入端、第二輸入端和輸出端，第一輸入端電連接至第一雙極晶體管的發(fā)射極，第二輸入端電連接 至第二雙極晶體管的發(fā)射極，輸出端電連接至所述虛擬接地電路的輸出端；所述控制單元 使第一雙極晶體管的發(fā)射極電流與第一雙極晶體管的集電極電流均為第一電流源輸出的 電流、使第二雙極晶體管的發(fā)射極電流與第二雙極晶體管的集電極電流均為第二電流源輸 出的電流；通過(guò)選擇第一電流源的輸出電流、第二電流源的輸出電流、以及第一負(fù)載和第二 負(fù)載的值使得所述虛擬接地電路的輸出端的輸出電壓的溫度漂移系數(shù)為零且使所述虛擬 接地電路的輸出電壓為零。所述第一雙極晶體管和第二雙極晶體管結(jié)構(gòu)相同；所述第一電壓差和第二電壓差 相同；所述第一負(fù)載為第一電阻和第二電阻，所述第二負(fù)載為第二電阻。所述第一端和第三端接外置電壓源；所述第二端和第四端接地。所述第一雙極晶體管的和第二雙極晶體管的多晶硅層的摻雜濃度相同。一種帶有上述雙極晶體管的二倍硅帶隙電壓電路，包括第一端和第二端，所述第 一端和第二端之間具有第一電壓差；第一電流源，一端電連接至第一端；第一雙極晶體管， 發(fā)射極電連接至第一電流源的另一端；第一負(fù)載，一端電連接至第一雙極晶體管的集電極， 另一端電連接至第二端；第三端和第四端，所述第三端和第四端之間具有第二電壓差；第 二電流源，一端電連接至第三端；第二雙極晶體管，發(fā)射極電連接至第二電流源的另一端； 第二負(fù)載，一端電連接至第二雙極晶體管的集電極，另一端電連接至第四端；所述第一雙極 晶體管的基區(qū)控制電極與第二雙極晶體管的基區(qū)控制電極相電連接，并作為所述二倍硅帶 隙電壓電路的輸出端，所述第一雙極晶體管和第二雙極晶體管均為NPN型；控制單元，具有 第一輸入端、第二輸入端和輸出端，第一輸入端電連接至第一雙極晶體管的發(fā)射極，第二輸 入端電連接至第二雙極晶體管的發(fā)射極，輸出端電連接至所述二倍硅帶隙電壓電路的輸出 端；所述控制單元使第一雙極晶體管的發(fā)射極電流與第一雙極晶體管的集電極電流均為第 一電流源輸出的電流、使第二雙極晶體管的發(fā)射極電流與第二雙極晶體管的集電極電流均 為第二電流源輸出的電流；通過(guò)選擇第一電流源的輸出電流、第二電流源的輸出電流、以及 第一負(fù)載和第二負(fù)載的值使得所述二倍硅帶隙電壓電路的輸出端的輸出電壓的溫度漂移 系數(shù)為零且使所述二倍硅帶隙電壓電路的輸出端的輸出電壓為硅帶隙的二倍。所述第一雙極晶體管和第二雙極晶體管結(jié)構(gòu)相同；所述第一電壓差和第二電壓差 相同；所述第一負(fù)載為第一電阻和第二電阻，所述第二負(fù)載為第二電阻。所述第一端和第三端接地；所述第二端和第四端接外置電壓源。所述第一雙極晶 體管的和第二雙極晶體管的多晶硅層的摻雜濃度相同。與現(xiàn)有技術(shù)相比，本技術(shù)方案具有以下優(yōu)點(diǎn)通過(guò)在基區(qū)柵電極上形成基區(qū)控制 電極可以間接對(duì)基區(qū)施加電壓，類(lèi)似于傳統(tǒng)的MOS晶體管的柵電極，無(wú)需現(xiàn)有技術(shù)中的直 接在基區(qū)上制作基區(qū)電極以對(duì)基區(qū)施加電流，這樣形成的雙極晶體管結(jié)構(gòu)與傳統(tǒng)的MOS晶 體管結(jié)構(gòu)大體相同，形成這種雙極晶體管的工藝與傳統(tǒng)的標(biāo)準(zhǔn)CMOS工藝完全兼容；而且雙 極晶體管的發(fā)射區(qū)/集電區(qū)結(jié)電容較小，通過(guò)在基區(qū)控制電極上施加電壓形成基區(qū)電流， 無(wú)需額外基區(qū)接觸孔工藝，具有較小的輸入電容。本技術(shù)方案通過(guò)在所述集電區(qū)和基區(qū)之間形成摻雜類(lèi)型與集電區(qū)相同、但摻雜濃 度小于集電區(qū)的緩沖區(qū)，可以通過(guò)控制第三注入角度和劑量來(lái)控制發(fā)射區(qū)和集電區(qū)之間的 擊穿電壓，而且通過(guò)傾斜于半導(dǎo)體襯底表面的第三注入進(jìn)行，可以減少形成緩沖區(qū)的步驟，降低成本。本技術(shù)方案通過(guò)在基區(qū)上的多晶硅層上形成基區(qū)控制電極，類(lèi)似于傳統(tǒng)的MOS晶 體管的柵電極，無(wú)需現(xiàn)有技術(shù)中的直接在基區(qū)上制作基區(qū)電極，這樣形成的雙極晶體管結(jié) 構(gòu)與傳統(tǒng)的MOS晶體管結(jié)構(gòu)大體相同，形成這種雙極晶體管的工藝與傳統(tǒng)的標(biāo)準(zhǔn)CMOS工藝 完全兼容；而且雙極晶體管的發(fā)射區(qū)/集電區(qū)結(jié)電容較小，通過(guò)在基區(qū)控制電極上施加電 壓經(jīng)過(guò)基區(qū)柵電極和基區(qū)介質(zhì)層之間的耦合，在基區(qū)內(nèi)形成柵致漏電流并通過(guò)柵致漏電流 驅(qū)動(dòng)基區(qū)與發(fā)射區(qū)之間的PN結(jié)，無(wú)需額外基區(qū)接觸孔工藝，具有較小的輸入電容；同時(shí)對(duì) 基區(qū)上的多晶硅層進(jìn)行摻雜，使其導(dǎo)電類(lèi)型與基區(qū)相同，可以改變雙極晶體管的帶隙。本技術(shù)方案通過(guò)在所述集電區(qū)和基區(qū)之間形成摻雜類(lèi)型與集電區(qū)相同、但摻雜濃 度小于集電區(qū)的緩沖區(qū)，可以通過(guò)控制第三注入的角度和劑量來(lái)控制發(fā)射區(qū)和集電區(qū)之間 的擊穿電壓，而且通過(guò)傾斜于半導(dǎo)體襯底表面的第三注入進(jìn)行，可以減少形成緩沖區(qū)的步 驟，降低成本。本技術(shù)方案形成的虛擬接地電路，由于所采用的雙極晶體管具有與MOS晶體管大 體相同的結(jié)構(gòu)，通過(guò)在基區(qū)控制電極上施加電壓通過(guò)電壓控制能夠形成基區(qū)電流，無(wú)需采 用現(xiàn)有雙極晶體管形成的帶膝基準(zhǔn)源電路中的在雙極晶體管的基區(qū)上施加電流源的步驟， 而且由于多晶硅層的導(dǎo)電類(lèi)型與基區(qū)相同，改變了雙極晶體管的帶隙，從而使采用該雙極 晶體管的虛擬接地電路能夠輸出穩(wěn)定的近似為零的電壓。


圖1是現(xiàn)有的雙極晶體管剖面結(jié)構(gòu)示意圖；圖2是本發(fā)明的第一實(shí)施例的形成雙極晶體管的方法的流程示意圖；圖3至14是本發(fā)明的第一實(shí)施例的形成雙極晶體管的方法的結(jié)構(gòu)示意圖；圖15是本發(fā)明的第三實(shí)施例的驅(qū)動(dòng)雙極晶體管的方法的流程示意圖；圖16是本發(fā)明的第三實(shí)施例的驅(qū)動(dòng)雙極晶體管的方法的結(jié)構(gòu)示意圖；圖17、圖18是本發(fā)明的雙極晶體管的標(biāo)記；圖19本發(fā)明的第五實(shí)施例的虛擬接地電路、第六實(shí)施例的二倍硅帶隙電壓電路 模塊示意圖；圖20是第五實(shí)施例的虛擬接地電路示意圖；圖21是本發(fā)明的第六實(shí)施例的基準(zhǔn)電壓源電路以及第六實(shí)施例的二倍硅帶隙電 壓電路示意圖。
具體實(shí)施例方式本發(fā)明的發(fā)明人發(fā)現(xiàn)，現(xiàn)有的雙極晶體管施加電流需要直接施加在基極上以驅(qū)動(dòng) 雙極晶體管，但是采用上述方案形成的雙極晶體管的面積較大，電流放大系數(shù)β較小。為 了提高雙極晶體管的性能，現(xiàn)有技術(shù)添加了更為復(fù)雜的結(jié)構(gòu)(比如多晶硅發(fā)射極、η+掩埋 層、外延硅、SiGe基極等)以獲得高性能的垂直雙極晶體管。然而，這些為雙極晶體管所添 加的工藝步驟和熱循環(huán)偏離了標(biāo)準(zhǔn)CMOS工藝，因此，不能使用現(xiàn)有的CMOS邏輯庫(kù)和IP庫(kù)， 故這些形成雙極晶體管的方法成本較高，因此這種高性能的BiCMOS技術(shù)應(yīng)用范圍并不廣 泛。
8
SOI (絕緣體上硅)技術(shù)被認(rèn)為是32納米節(jié)點(diǎn)及其以下技術(shù)的最具吸引力的技術(shù)， 具有全耗盡和短溝道長(zhǎng)度(即較薄的基區(qū)厚度)，寄生橫向雙極晶體管提供合適的性能，以 去除柵氧層和通過(guò)多晶硅柵極形成的基區(qū)接觸孔。制作高性能橫向雙極晶體管的主要工 藝在于制作較薄的基區(qū)形狀以及其接觸孔，以及淺摻雜的集電極(以獲得較高的BV·)，對(duì) CMOS基區(qū)工藝采用最少的工藝復(fù)雜度。一種獲得高性能橫向雙極晶體管的設(shè)計(jì)是通過(guò)對(duì)準(zhǔn) 氮化物側(cè)墻和淺參雜集電極形成的P型基區(qū)。另一種設(shè)計(jì)是具有采用多晶硅間隙壁和η型 摻雜集電極P型基區(qū)。SOI上的nMOS和pMOS晶體管的柵引入漏電流(GIDL)可以用作基區(qū)電流以開(kāi)啟寄 生的橫向npn或者pnp雙極晶體管。本發(fā)明為了區(qū)別其驅(qū)動(dòng)模式，定義為“GIDL驅(qū)動(dòng)的橫向 雙極晶體管”。本發(fā)明的發(fā)明人通過(guò)抑制溝道反型(通過(guò)形成高閾值電壓)、可以得到提高 GIDL電流和雙極晶體管性能，比如通過(guò)提高第二注入劑量、形成全耗盡基區(qū)防止反型、形成 較小的溝道長(zhǎng)度等方案，本發(fā)明中添加了 4個(gè)掩模步驟，分別為對(duì)nMOS和pMOS的基區(qū)進(jìn)行 第一附加注入和形成集電區(qū)和發(fā)射區(qū)中的第二注入。本發(fā)明的采用GIDL驅(qū)動(dòng)的橫向雙極晶體管具有較小的發(fā)射極/集電極結(jié)電容、電 壓控制基區(qū)電流，無(wú)需額外形成基區(qū)接觸孔，以及較小的輸入電容。本發(fā)明還給出一種采用 本發(fā)明的SOI上形成的CMOS的GIDL引發(fā)的雙極晶體管的虛擬接地電路。以下依據(jù)附圖詳細(xì)地描述具體實(shí)施例，上述的目的和本發(fā)明的優(yōu)點(diǎn)將更加清楚。1.第一實(shí)施例本實(shí)施例提供一種雙極晶體管的制作方法，其具體流程請(qǐng)參照?qǐng)D2所示，包括如 下步驟步驟S101，提供絕緣體上硅，所述絕緣體上硅包括硅基底、依次位于硅基底上的埋 氧層和頂層硅；步驟S102，在頂層硅上形成有源區(qū)；步驟S103，在有源區(qū)內(nèi)進(jìn)行第一注入；步驟S104，在頂層硅上依次形成基區(qū)柵介質(zhì)層和多晶硅層；步驟S105，在多晶硅層內(nèi)進(jìn)行第四注入，使多晶硅層導(dǎo)電類(lèi)型與待形成的基區(qū)導(dǎo) 電類(lèi)型相同；步驟S106，定義基區(qū)區(qū)域，去除基區(qū)區(qū)域之外的基區(qū)柵介質(zhì)層和基區(qū)柵電極。步驟S107，在基區(qū)以外的有源區(qū)內(nèi)進(jìn)行第二注入，所述第二注入的離子的導(dǎo)電類(lèi) 型與第一注入的離子的導(dǎo)電類(lèi)型相反，形成發(fā)射區(qū)和集電區(qū)；步驟S108，在頂層硅上形成第一層間介質(zhì)層，覆蓋所述基區(qū)柵介質(zhì)層和多晶硅 層；步驟S109，在第一層間介質(zhì)層內(nèi)形成第一接觸孔、第二接觸孔和第三接觸孔；步驟S110，在第一層間介質(zhì)層上形成導(dǎo)電層，采用導(dǎo)電層形成集電極、發(fā)射極以及 基區(qū)控制電極，所述發(fā)射極通過(guò)第一接觸孔與發(fā)射區(qū)電學(xué)連接，所述發(fā)射極通過(guò)第二接觸 孔與集電區(qū)電學(xué)連接，所述基區(qū)控制電極通過(guò)第三接觸孔與多晶硅層電學(xué)連接。首先參照?qǐng)D3，執(zhí)行步驟S101，提供絕緣體上硅(SOI) 100。所述絕緣體上硅100包 括硅基底101、硅基底101上的埋氧層102以及埋氧層102之上的頂層硅103。所述絕緣體上硅100的頂層硅103的導(dǎo)電類(lèi)型為ρ型。當(dāng)然，也可以為η型，此處以P型為例加以說(shuō)明。為了說(shuō)明NPN、PNP雙極晶體管的形成方法，本發(fā)明同時(shí)在本實(shí)施例 中加以說(shuō)明，在此不應(yīng)過(guò)分限制本發(fā)明的保護(hù)范圍。所述絕緣體上硅100的頂層硅103的厚度為IOnm至150nm。絕緣體上硅100通過(guò)在兩層硅基板之間封入一個(gè)絕緣的埋氧層102，從而將晶體 管元件進(jìn)行縱向隔離。上述埋氧層102的材料通常是氧化硅，厚度約為IOOnm至1 μ m，因此 又將埋氧層102稱(chēng)為埋入氧化物層(Buried Oxide,BOX)。埋氧層102能有效地使電子從一 個(gè)晶體管門(mén)電路流到另一個(gè)晶體管門(mén)電路，不讓多余的電子滲漏到下層硅基底101上。用 絕緣體上硅100形成的半導(dǎo)體器件具有寄生電容小、短溝道效應(yīng)小、速度快、集成度高、功 耗低、耐高溫以及抗輻射等優(yōu)點(diǎn)。然后執(zhí)行步驟S102，在頂層硅103上形成有源區(qū)。具體包括首先在頂層硅103上 形成淺溝槽，以對(duì)在絕緣體上硅100上形成的晶體管進(jìn)行橫向隔離。所述淺溝槽將頂層硅 103分為有源區(qū)和隔離區(qū)域，即頂層硅103上有源區(qū)之外的區(qū)域均為隔離區(qū)域。形成淺溝槽工藝如圖4所示，刻蝕絕緣體上硅100上的頂層硅103至暴露出埋氧 層102，形成淺溝槽104。接著，在淺溝槽104內(nèi)填充電介質(zhì)材料，形成如圖5所示。在淺溝槽104內(nèi)填充的 電介質(zhì)材料可以與埋氧層102的材料相同，使得在淺溝槽104內(nèi)填充的電介質(zhì)材料與埋氧 層102完全融為一體。在制造過(guò)程中，為了將淺溝槽104完全填滿(mǎn)，并獲得一個(gè)平整的表面，通常還會(huì)對(duì) 絕緣體上硅100進(jìn)行化學(xué)機(jī)械研磨的步驟。所述化學(xué)機(jī)械研磨是本領(lǐng)域技術(shù)人員的慣用手 段，在此不再贅述。經(jīng)過(guò)上述工藝，形成了有源區(qū)。接著，執(zhí)行步驟S103，在有源區(qū)內(nèi)進(jìn)行第一注入，進(jìn)行第一注入的目的為形成雙極 晶體管的基區(qū)(和MOS晶體管)作準(zhǔn)備，具體請(qǐng)參考圖6。所述第一注入的離子種類(lèi)可以根據(jù)所制造的雙極晶體管進(jìn)行選擇，例如需要制 造NPN型晶體管(或N型MOS晶體管)時(shí)，需要注入ρ型例子，比如可以為硼例子，能 量范圍為IKeV至60KeV，劑量范圍為1 X IO12CnT2至1 X IO13CnT2 ；需要制造PNP型晶體管 時(shí)，需要注入η型雜質(zhì)，比如可以為磷或砷離子，能量范圍為5KeV至300KeV，劑量范圍為 1 X IO12CnT2至1 X IO13Cm-20經(jīng)過(guò)上述注入，形成的注入?yún)^(qū)域的離子的濃度大約為1 X 1017cm_3 至 IX IO20CnT3。與形成MOS晶體管工藝相對(duì)應(yīng)，該步注入即為同時(shí)形成MOS晶體管摻的雜阱 (Well)工藝。經(jīng)過(guò)第一注入，分別形成η型的第一注入?yún)^(qū)105a和ρ型的第一注入?yún)^(qū)105b。同時(shí)，為了進(jìn)一步增加所形成的雙極晶體管的基區(qū)濃度以防止基區(qū)反型，還可以 在第一注入?yún)^(qū)105a和第一注入?yún)^(qū)105b內(nèi)進(jìn)行第一附加注入，所述第一附加注入的離子的 導(dǎo)電類(lèi)型與待形成的雙極晶體管的基區(qū)即第一注入的離子的導(dǎo)電類(lèi)型相同。即對(duì)于NPN型 雙極晶體管，需要注入P型雜質(zhì)，比如可以為硼離子，能量范圍為IKeV至60KeV，劑量范圍 為lX1012cm_2至lX1013cm_2 ；對(duì)于PNP型雙極晶體管，需要注入η型雜質(zhì)，比如可以為磷或 砷離子，能量范圍為5KeV至300KeV，劑量范圍為1 X IO12CnT2至1 X IO13CnT2。經(jīng)過(guò)所述第一 附加注入，待形成的雙極晶體管的基區(qū)區(qū)域的摻雜濃度大約為現(xiàn)有的MOS晶體管的溝道區(qū)
10的摻雜濃度的2 10倍，因此基區(qū)的表層不會(huì)被基區(qū)柵電極上的電壓反型，需要特別說(shuō)明 的是，所述第一附加注入是特別用于雙極晶體管的步驟。作為一個(gè)具體實(shí)施例，對(duì)于NPN型雙極晶體管，注入的離子為硼離子，注入的能量 為 IOKeV,劑量為 3xl012cnT2。作為另一個(gè)具體實(shí)施例，對(duì)于PNP型雙極晶體管，注入的離子為磷離子，注入的能 量為 30KeV，劑量為 2 X IO12Cm-2O進(jìn)行第一附加注入需要額外增加兩個(gè)掩模板(分別對(duì)于NPN型和PNP型雙極晶體 管)，本發(fā)明通過(guò)第一附加注入來(lái)抑制基區(qū)反型(即通過(guò)第一附加注入可以提高基區(qū)濃度， 形成全耗盡基區(qū)防止反型)、這樣可以提高GIDL電流和雙極晶體管性能。所述第一附加注入的目的是增加基區(qū)濃度，因此僅在基區(qū)進(jìn)行即可，但是由于基 區(qū)面積較小，實(shí)際工藝中，通常對(duì)整個(gè)阱區(qū)進(jìn)行第一附加注入，然后在后續(xù)形成集電區(qū)和發(fā) 射區(qū)的工藝中增大劑量，以對(duì)該步注入的離子進(jìn)行中和。然后執(zhí)行步驟S104，在頂層硅上對(duì)應(yīng)基區(qū)區(qū)域位置依次形成基區(qū)柵介質(zhì)層和基區(qū) 柵電極，同時(shí)也形成MOS晶體管的柵電極。參照?qǐng)D7，在絕緣體上硅100上依次形成基區(qū)柵介質(zhì)層116和基區(qū)柵電極117。所 述基區(qū)柵介質(zhì)層116可以為氧化硅、氮化硅、氮氧化硅，還可以為高介電常數(shù)材料，比如氧 化鉿、氧化鋁等。所述基區(qū)柵電極117可以為多晶硅或者金屬或者金屬氮化物，比如可以為 鎢、氮化鎢、鋁、銀、鉻、鉬、鎳、鈀、鉬、鈦、氮化鈦、鉭、氮化鉭等中的一種或其任意組合。接著，執(zhí)行步驟S105，在多晶硅層內(nèi)進(jìn)行第四注入，使多晶硅層導(dǎo)電類(lèi)型與待形成 的基區(qū)導(dǎo)電類(lèi)型相同；具體請(qǐng)參考圖8，所述第四注入的離子的導(dǎo)電類(lèi)型與基區(qū)相同，與后 續(xù)形成的發(fā)射區(qū)和集電區(qū)的相反。若雙極晶體管為PNP型，所述第四注入離子為η型離子，比如為磷或砷離子。若雙極晶體管為NPN型，所述第四注入離子為ρ型離子，比如為硼或氟化硼離子。 第四注入的注入能量范圍與劑量范圍與MOS晶體管之重?fù)诫s源/漏極注入相同，因此第四 注入可以與MOS晶體管的重?fù)诫s源/漏極同時(shí)實(shí)施。接著參考圖9，執(zhí)行步驟S106，定義基區(qū)區(qū)域，去除基區(qū)區(qū)域之外的基區(qū)柵介質(zhì)層 116和基區(qū)柵電極117。具體工藝包括在基區(qū)柵電極117上形成光刻膠層；利用帶有基區(qū)(同時(shí)也帶有 MOS晶體管的柵電極)形狀的掩模板，對(duì)光刻膠層進(jìn)行曝光，將掩模板上的基區(qū)形狀轉(zhuǎn)移至 光刻膠層；進(jìn)行顯影，去除基區(qū)區(qū)域之外的光刻膠層；最后以光刻膠層為掩模依次以等離 子體刻蝕技術(shù)去除基區(qū)以外的基區(qū)柵電極117和基區(qū)柵介質(zhì)層116部分。所述等離子體刻 蝕技術(shù)是本領(lǐng)域技術(shù)人員的慣用手段，在此不再贅述。經(jīng)過(guò)上述刻蝕，則基區(qū)柵電極117和 基區(qū)柵介質(zhì)層116覆蓋的第一注入?yún)^(qū)105a和第一注入?yún)^(qū)105b的部分形成基區(qū)區(qū)域。上述定義基區(qū)區(qū)域以及在基區(qū)區(qū)域上形成所述基區(qū)柵介質(zhì)層116和基區(qū)柵電極 117的工藝與現(xiàn)有的CMOS工藝中的形成柵介質(zhì)層和柵電極的工藝相同。本實(shí)施例中，還可以在刻蝕后的基區(qū)柵介質(zhì)層116和基區(qū)柵電極117的側(cè)壁上形 成隔離層118，如圖10所示。所述隔離層118可以采用氧化硅、氮化硅、氮氧化硅中一種或 者其組合。然后執(zhí)行步驟S107，具體請(qǐng)參照?qǐng)D11，在基區(qū)以外的有源區(qū)內(nèi)進(jìn)行第二注入，分
11別形成低摻雜的P型發(fā)射區(qū)112a、η型發(fā)射區(qū)112b、ρ型集電區(qū)113a和η型集電區(qū)113b。 同時(shí)，由于基區(qū)柵介質(zhì)層116和基區(qū)柵電極117以及隔離層118的掩膜作用，在對(duì)應(yīng)的部分 第一注入?yún)^(qū)105a和第一注入?yún)^(qū)105b內(nèi)未進(jìn)行第二注入，即在基區(qū)區(qū)域未進(jìn)行第二注入，則 該基區(qū)區(qū)域分別形成基區(qū)Illa和111b。所述第二注入的離子的導(dǎo)電類(lèi)型與第一注入的離子的導(dǎo)電類(lèi)型相反，例如，在第 一注入中注入的是P型離子，則在該步驟中注入的是η型離子；而如果在第一注入中注入的 是η型離子，則在該步驟中注入的是P型離子。而且，該步驟注入的離子濃度要足夠大，因 為首先要對(duì)第一注入的離子進(jìn)行中和。所述第二注入的劑量在14次方數(shù)量級(jí)，注入能量隨著離子的種類(lèi)不同而不同，若 所述第二注入的離子為η型，則注入離子可以為磷離子或者砷離子，能量范圍為IKev至 IOOKeV0所述第二注入的劑量在14次方數(shù)量級(jí)，注入能量隨著離子的種類(lèi)不同而不同，作 為另一個(gè)具體實(shí)施例，若所述第二注入的離子為P型，則注入離子為硼或者氟化硼離子，則 能量范圍為IKeV至lOOKeV。上述第二注入的工藝比與CMOS工藝中的低摻雜漏(LDD)注入的工藝相類(lèi)似但 不適合共用，主要因?yàn)樽⑷攵咦⑷氲哪芰炕騽┝坎煌詢(xún)?yōu)化集電區(qū)和基區(qū)之間緩沖區(qū) (如下所述)以便達(dá)到所需的擊穿電壓。但是需要特別說(shuō)明的是，即使不增加該第二注入步 驟，形成的雙極晶體管仍然可以工作，只是其擊穿電壓較低而已，在此特地說(shuō)明，不應(yīng)過(guò)分 限制本發(fā)明的保護(hù)范圍。然后進(jìn)行第三注入，對(duì)部分集電區(qū)和整個(gè)發(fā)射區(qū)進(jìn)一步摻雜，以形成重?fù)诫s發(fā)射 區(qū)和集電區(qū)。則未被進(jìn)一步摻雜的集電區(qū)則形成緩沖區(qū)，所述第三注入離子導(dǎo)電類(lèi)型與第 二注入的離子導(dǎo)電類(lèi)型相同。本實(shí)施例中，所述第三注入的方向傾斜于所述頂層硅103表面，具體請(qǐng)參照?qǐng)D12， 形成與基區(qū)11 Ia和Illb連接的重?fù)诫s的發(fā)射區(qū)120a、120b和輕摻雜的緩沖區(qū)114a、114b， 以及分別與緩沖區(qū)114a、114b連接的重?fù)诫s的集電區(qū)119a、119b。所述第三注入的角度范圍為30°至60°，優(yōu)選40°至50°范圍。所述第三注入 的離子的劑量范圍為15次方數(shù)量級(jí)。若采用本發(fā)明的傾斜的第三注入，相當(dāng)于對(duì)集電區(qū)和發(fā)射區(qū)進(jìn)行了兩步注入，為 了優(yōu)化器件性能，可以根據(jù)第三注入的條件對(duì)第二注入條件進(jìn)行優(yōu)化，比如適當(dāng)降低第二 注入的劑量，使緩沖區(qū)的摻雜降低，提升集電區(qū)和基區(qū)之間緩沖區(qū)的擊穿電壓。至于對(duì)第二 注入劑量的調(diào)整，本技術(shù)領(lǐng)域人員可以根據(jù)第三注入的劑量進(jìn)行簡(jiǎn)單變換，在此不應(yīng)過(guò)分 限制本發(fā)明的保護(hù)范圍。執(zhí)行步驟S108，在頂層硅上形成第一層間介質(zhì)層121，覆蓋所述基區(qū)柵介質(zhì)層116 和基區(qū)柵電極117。具體請(qǐng)參照?qǐng)D13，所述第一層間介質(zhì)層121可以為氧化硅、氮化硅、氮 氧化硅、摻雜的硅酸鹽玻璃或者低介電常數(shù)材料，所述低介電常數(shù)材料可以為摻雜的碳化 硅等等。形成所述第一層間介質(zhì)層121的目的為對(duì)各個(gè)器件層之間進(jìn)行隔離。執(zhí)行步驟S109和步驟S110，具體請(qǐng)參照?qǐng)D14，包括在第一層間介質(zhì)層121內(nèi)分 別形成第一接觸孔122a和122b、第二接觸孔123a和123b、以及第三接觸孔124a和124b ； 接著在第一層間介質(zhì)層121上形成導(dǎo)電層，采用導(dǎo)電層分別形成發(fā)射極125a和125b、集電極126a和126b、以及基區(qū)控制電極127a和127b，所述發(fā)射極125a和125b分別通過(guò)第一 接觸孔122a和122b與發(fā)射區(qū)120a和120b電學(xué)連接；所述集電極126a和126b分別通過(guò) 第二接觸孔123a和123b與集電區(qū)119a和119b電學(xué)連接；所述基區(qū)控制電極127a和127b 分別通過(guò)第三接觸孔124a和124b與基區(qū)柵電極117電學(xué)連接。本實(shí)施例通過(guò)在基區(qū)上的基區(qū)柵電極117上形成基區(qū)控制電極124a和124b，類(lèi)似 于傳統(tǒng)的MOS晶體管的柵電極，無(wú)需現(xiàn)有技術(shù)中的直接在基區(qū)上制作基區(qū)電極，這樣形成 的雙極晶體管結(jié)構(gòu)與傳統(tǒng)的MOS晶體管結(jié)構(gòu)大體相同，形成這種雙極晶體管的工藝與傳統(tǒng) 的標(biāo)準(zhǔn)CMOS工藝完全兼容；而且雙極晶體管的發(fā)射區(qū)/集電區(qū)結(jié)電容較小，通過(guò)在基區(qū)控 制電極上施加電壓形成基區(qū)電流，無(wú)需額外基區(qū)接觸孔工藝，具有較簡(jiǎn)單的工藝。而且上述形成雙極晶體管的方法中完全和現(xiàn)有的CMOS工藝兼容，即在制備雙極 晶體管的同時(shí)也可以在同樣的晶圓上形成MOS晶體管。上述只是特別敘述了形成雙極晶體 管的步驟，在此特別說(shuō)明。2.第二實(shí)施例基于上述第一實(shí)施例的工藝形成了本發(fā)明的第二實(shí)施例的雙極晶體管，具體請(qǐng)參 考圖14，包括絕緣體上硅100，所述絕緣體上硅包括硅基底101、依次位于硅基底101上的 埋氧層102和頂層硅103 ；基區(qū)Illa或111b、發(fā)射區(qū)120a或120b和集電區(qū)119a或119b， 位于頂層硅103內(nèi)，所述基區(qū)Illa位于發(fā)射區(qū)120a和集電區(qū)119a之間，所述基區(qū)Illb位 于發(fā)射區(qū)120b和集電區(qū)119b之間，所述發(fā)射區(qū)120a或120b和集電區(qū)119a或119b的導(dǎo) 電類(lèi)型相同，所述基區(qū)Illa或Illb導(dǎo)電類(lèi)型與發(fā)射區(qū)120a或120b和集電區(qū)119a或119b 相反；基區(qū)柵介質(zhì)層116，位于頂層硅103上對(duì)應(yīng)于基區(qū)Illa或Illb位置；多晶硅層117， 位于基區(qū)柵介質(zhì)層116上；發(fā)射極125a通過(guò)第一接觸孔122a與發(fā)射區(qū)120a電學(xué)連接，發(fā)射 極125b通過(guò)第一接觸孔122b與發(fā)射區(qū)120b電學(xué)連接；集電極126a通過(guò)第二接觸孔123a 與集電區(qū)119a電學(xué)連接，集電極126b，通過(guò)第二接觸孔123b與集電區(qū)119b電學(xué)連接；所 述雙極晶體管還包括基區(qū)控制電極127a或127b，通過(guò)第三接觸孔124a或124b與多晶硅 層Ii7電學(xué)連接與電學(xué)連接，所述多晶硅層117的導(dǎo)電類(lèi)型與基區(qū)相同，與發(fā)射區(qū)120a或 120b和集電區(qū)119a或119b相反，這一點(diǎn)與傳統(tǒng)的MOS晶體管的相反，傳統(tǒng)的MOS晶體管的 多晶硅層(柵電極)的導(dǎo)電類(lèi)型與溝道區(qū)(相當(dāng)于本申請(qǐng)的基區(qū))相反。所述集電區(qū)119a和基區(qū)Illa之間還包括緩沖區(qū)114a，所述集電區(qū)119b和基區(qū) Illb之間還包括緩沖區(qū)114b，所述緩沖區(qū)114a或114b的摻雜類(lèi)型與集電區(qū)119a或119b 相同，但摻雜濃度小于集電區(qū)119a或119b。所述緩沖區(qū)114a與集電區(qū)119a之間，緩沖區(qū)114b與集電區(qū)119b之間的界面以 及所述發(fā)射區(qū)120a與基區(qū)11 la、發(fā)射區(qū)120b與基區(qū)Illb的界面傾斜于所述頂層硅103表本實(shí)施例中形成的雙極晶體管基區(qū)控制電極的多晶硅層進(jìn)行了摻雜，其導(dǎo)電類(lèi)型 與基區(qū)相同，與傳統(tǒng)的技術(shù)方案不同，傳統(tǒng)的MOS晶體管柵極的多晶硅層的導(dǎo)電類(lèi)型與溝 道區(qū)導(dǎo)電類(lèi)型相反，本發(fā)明通過(guò)使多晶硅層的導(dǎo)電類(lèi)型與基區(qū)相同，可以改變本發(fā)明之雙 極晶體管的導(dǎo)通電壓(基區(qū)控制電極上所需施加之第一電壓)和使帶隙基準(zhǔn)源電路之輸出 電壓Vref移動(dòng)一個(gè)帶隙值(如下文第三和第四和第五實(shí)施例所述)。3.第三實(shí)施例
本實(shí)施例還提供一種驅(qū)動(dòng)第二實(shí)施例中的多晶硅層的導(dǎo)電類(lèi)型與基區(qū)相同的雙 極晶體管的方法，請(qǐng)參照?qǐng)D15，給出驅(qū)動(dòng)上述雙極晶體管的具體流程示意圖，包括步驟S201，在基區(qū)控制電極上施加第一電壓；步驟S202，在集電極上施加第二電壓；步驟S203，在發(fā)射極上施加第三電壓；在上述電壓所形成的電場(chǎng)的作用下集電區(qū) 表層形成少數(shù)載流子(Minority Carriers)，所述少數(shù)載流子與基區(qū)之多數(shù)載流子類(lèi)型相 同，并流入基區(qū)，形成柵致漏電流，構(gòu)成柵致漏電流的載流子繼續(xù)流入至發(fā)射區(qū)，使基區(qū)與 發(fā)射極之間的PN結(jié)正向?qū)?。下面針?duì)NPN型雙極晶體管給出驅(qū)動(dòng)方法以及原理，請(qǐng)參照?qǐng)D16。圖16中各個(gè)標(biāo) 號(hào)所代表的層與上述相同，在此不再一一加以介紹。在所述NPN型雙極晶體管的基區(qū)控制電極127b上施加第一電壓Vb ；在集電極 126b上施加第二電壓Vc ；在發(fā)射極125b上施加第三電壓Ve，所述基區(qū)控制電極127b上的 第一電壓Vb比集電極126b上的第二電壓Vc低，所述發(fā)射極125b上的第三電壓Ve比第一 電壓Vb低。在上述電壓所形成的電場(chǎng)的作用下集電區(qū)119b的表層形成少數(shù)載流子，在此實(shí) 施例中即為空穴，所述少數(shù)載流子與P型的基區(qū)Illb內(nèi)的多數(shù)載流子類(lèi)型相同，由于基區(qū) 控制電極127b上的第一電壓Vb為低，所述空穴將受到該電壓所形成的電場(chǎng)的吸引，向基區(qū) 11 Ib移動(dòng)并流入基區(qū)111b，形成柵致漏電流；由于所述發(fā)射極上的第三電壓Ve比集電極上 的第二電壓Vc低，即所述基區(qū)Illb的電勢(shì)被抬高，使得基區(qū)Illb與發(fā)射區(qū)120b之間的PN 結(jié)形成正向偏壓，從而NPN雙極晶體管被正向?qū)?，從發(fā)射區(qū)120b中射出電子，反向流入集 電區(qū)119b中，為基區(qū)電流的β倍，從而實(shí)現(xiàn)采用基區(qū)控制電壓Vb所形成的柵致漏電流開(kāi) 啟NPN雙極晶體管，與現(xiàn)有技術(shù)的直接將基區(qū)11 Ib上形成電極，并接入電流源相比，具有較 小的雙極晶體管開(kāi)啟電流。作為一個(gè)實(shí)施例，所述第一電壓Vb約為小于或等于0. 5Vdd，所述第二電壓Vc為 Vdd，所述第三電壓為0V，所述絕緣體上硅的硅基底電壓為0V。若驅(qū)動(dòng)PNP型雙極晶體管，也可以采用類(lèi)似的方法，比如基區(qū)控制電極上的施加 第一電壓Vb ；在集電極上施加第二電壓Vc ；在發(fā)射極上施加第三電壓Ve，所述基區(qū)控制電 極上第一電壓Vb比集電極上第二電壓Vc高，所述發(fā)射極上的第三電壓Ve比第二電壓Vc 高。在實(shí)際使用中，所述發(fā)射極上的第三電壓Ve —定高于集電極上的第二電壓Vc，因此P 型發(fā)射區(qū)與N型基區(qū)之間的PN結(jié)已經(jīng)稍微正向偏置，但N型基區(qū)與P型集電區(qū)PN結(jié)是反 向偏置，不導(dǎo)通。在瞬間(比如在后續(xù)的基準(zhǔn)電壓源電路、虛擬接地電路、二倍硅帶隙電壓 電路中的放大器進(jìn)行動(dòng)態(tài)調(diào)整過(guò)程中)情況下，第一電壓Vb有可能同時(shí)高于第二電壓Vc 和第三電壓Ve，同時(shí)使P型集電區(qū)和發(fā)射區(qū)表層反型(電子聚集)，但只有集電區(qū)表層的反 型電子流入N型基區(qū)(使發(fā)射區(qū)與N型基區(qū)之間的PN結(jié)更加正向?qū)òl(fā)射空穴)，而發(fā)射 區(qū)表層反型電子不會(huì)流入N型基區(qū)(因N型基區(qū)的電位較低)而排斥電子從發(fā)射區(qū)表層流 入)，所以P型集電區(qū)與N型基區(qū)之間的PN結(jié)不會(huì)被導(dǎo)通。通常情況下，第一電壓Vb介于 第三電壓Ve和第二電壓Vc之間。作為一個(gè)實(shí)施例，所述第一電壓Vb約為大于或等于0. 5Vdd，所述第二電壓Vc為 0V，所述第三電壓Ve為Vdd，所述絕緣體上硅的硅基底電壓為Vdd。
上述Vdd為外置電壓源的電壓，比如可以為3. 8V、2. 5V、1. 8V、1. OV等。但由于基區(qū)控制電極之多晶硅層摻雜與傳統(tǒng)MOS晶體管的多晶硅層相反(傳統(tǒng) MOS晶體管的多晶硅層的導(dǎo)電類(lèi)型與溝道區(qū)(相當(dāng)于本申請(qǐng)的基區(qū))的導(dǎo)電類(lèi)型相反，本申 請(qǐng)的基區(qū)控制電極之多晶硅層摻雜基區(qū)相同，使內(nèi)部基區(qū)控制電極到集電區(qū)能帶差一個(gè)帶 隙值)，而基區(qū)控制電極上所需要加之第一電壓比多晶硅層摻雜與傳統(tǒng)MOS晶體管的多晶 硅層相同的雙極晶體管的基區(qū)控制電極上所需要加之第一電壓正好差一個(gè)帶隙值。即對(duì)于PNP雙極晶體管來(lái)說(shuō)，由于基區(qū)控制電極之N型多晶硅層能帶已經(jīng)使P 型集電區(qū)表層能帶彎曲并趨向反型(即P型集電區(qū)表層能帶彎曲約一個(gè)能帶帶隙(band gap)，使電子聚集在集電區(qū)表層)，則基區(qū)控制電極上所需的開(kāi)啟形成GIDL電流的電壓(即 基區(qū)控制電極之電位高于集電極上電位的值)要比與傳統(tǒng)MOS晶體管的多晶硅層相同的雙 極晶體管的開(kāi)啟形成GIDL電流的電壓小一個(gè)帶隙(即基區(qū)控制電極之電壓更接近于集電 極電壓)。若對(duì)于NPN雙極晶體管來(lái)說(shuō)，由于基區(qū)控制電極之P型多晶硅層能帶已經(jīng)使N型 集電區(qū)表層能帶彎曲趨向反型(即N-型集電區(qū)表層能帶彎曲約一個(gè)能帶帶隙(band gap) 使空穴聚集在集電區(qū)表層)，則基區(qū)控制電極上所需的開(kāi)啟形成GIDL電流的電壓(即基區(qū) 控制電極之電位低于集電極電位的值)要比與傳統(tǒng)MOS晶體管的多晶硅層相同的雙極晶 體管的開(kāi)啟形成GIDL電流的電壓大一個(gè)帶隙(即基區(qū)控制電極之電壓更接近于集電極電 壓)。4.第四實(shí)施例為了方便且形象對(duì)雙極晶體管進(jìn)行標(biāo)記，本申請(qǐng)的發(fā)明人提出如下標(biāo)記，如圖17 和18所示。圖17給出PNP型雙極晶體管Pl的標(biāo)記，圖18給出NPN型雙極晶體管附的標(biāo)記， 所述雙極晶體管Pl和m均有三個(gè)引出電極，分別表示發(fā)射極e、集電極c和基區(qū)控制電極 b ；對(duì)于PNP型雙極晶體管Pl，所述發(fā)射極e在上且箭頭頭向內(nèi)，對(duì)于NPN型雙極晶體管m 的發(fā)射極e在下且箭頭向外所述雙極晶體管Pl和m的基區(qū)控制電極b均有半箭頭，對(duì)于 PNP型雙極晶體管P1，所述半箭頭從集電極c指向發(fā)射極e，與電子流方向相同，流向較高電 壓，對(duì)于NPN型雙極晶體管W，所述半箭頭從集電極c指向發(fā)射極e，與空穴流方向相同，流 向較低電壓。下面電路圖中采用上述標(biāo)記進(jìn)行表示。本發(fā)明還提供一種帶有第二實(shí)施例的雙極晶體管的虛擬接地電路，圖19給出本 實(shí)施例提供的帶有上述雙極晶體管的電路模塊示意圖，包括第一端和第二端，所述第一 端和第二端之間具有第一電壓差；第一電流源II，一端電連接至第一端；第一雙極晶體管 BP1，所述第一雙極晶體管BPl具有發(fā)射極、集電極和基區(qū)控制電極，所述發(fā)射極電連接至 第一電流源的另一端；第一負(fù)載rl，一端電連接至第一雙極晶體管BPl的集電極，另一端電 連接至第二端。所述電路還包括第三端和第四端，所述第三端和第四端之間具有第二電壓差； 第二電流源12，一端電連接至第三端；第二雙極晶體管BP2，所述第二雙極晶體管BP2具有 發(fā)射極、集電極和基區(qū)控制電極，所述發(fā)射極電連接至第二電流源12的另一端；第二負(fù)載 r2，一端電連接至第二雙極晶體管BP2的集電極，另一端電連接至第四端；所述第一雙極晶 體管BPl的基區(qū)控制電極與第二雙極晶體管BP2的基區(qū)控制電極相電連接，并作為所述虛擬接地電路的輸出端，所述第一雙極晶體管BPl和第二雙極晶體管BP2均為PNP型。所述電路還包括控制單元10，具有第一輸入端、第二輸入端和輸出端，所述第一 輸入端電連接至第一雙極晶體管BPl的發(fā)射極，第二輸入端電連接至第二雙極晶體管BP2 的發(fā)射極，輸出端電連接至所述帶隙基準(zhǔn)源電路的輸出端；所述控制單元10使第一雙極晶 體管BPl的發(fā)射極電流與第一雙極晶體管BPl的集電極電流均為第一電流源Il輸出的電 流、使第二雙極晶體管BP2的發(fā)射極電流與第二雙極晶體管BP2的集電極電流均為第二電 流源12輸出的電流；通過(guò)選擇第一電壓差和第二電壓差、第一電流源的輸出電流、第二電 流源的輸出電流、以及第一負(fù)載和第二負(fù)載的值使得所述帶隙基準(zhǔn)源電路的輸出端的輸出 電壓的溫度漂移系數(shù)為零。需要特別指出的是，但此處的PNP雙極晶體管的基區(qū)柵電極是N型多晶硅層(與 集電區(qū)導(dǎo)電類(lèi)型相反)。根據(jù)圖19的電路，其輸出的基準(zhǔn)電壓Vref為Vref = Vgd2+Vr2 = Vgd2+Ir2 · r2 ；其中，Vgd2為第二雙極晶體管BP2的基區(qū)柵電極與集電區(qū)之間電壓，Vrt為第二負(fù)載 r2上的電壓，Ir2為第二負(fù)載r2上的電流；控制單元10使第一雙極晶體管BPl和第二雙極晶體管BP2的基區(qū)控制電極上電 壓相同，因此Ir2 = I2 = (Vgd2-Vgdl-Iiri)Zr2 = AVgd/r2 ；由于第二電流源輸出電流和第一電流源輸出的電流總是設(shè)計(jì)成一定關(guān)系，此處假 設(shè) I2 = IiI1 ；則Vref = Vgd2+ Δ Vgd · η · r2/ (πΓ2+Γι)；因此，δ(Vref/ δ Τ) = δ (Vgd2) / δ Τ+η · r2/ (πΓ2+Γι) · δ ( Δ Vgd) / δ T從實(shí)驗(yàn)數(shù)據(jù)δ (Vgd2)/δ T < 0，且 δ (AVgd)/δ T > 0 ;并且通過(guò)調(diào)整n*r2/(nr2+ri)，可以使δ (Vref/ δ τ)近似為零，獲得穩(wěn)定的輸出電 壓Vref，即通過(guò)選擇第一電壓差和第二電壓差、第一電流源Il的輸出電流、第二電流源12 的輸出電流、第一負(fù)載rl和第二負(fù)載r2的值，以及Vgd和Δ Vgd的實(shí)驗(yàn)溫度系數(shù)值，能夠使 得所述帶隙基準(zhǔn)源電路的輸出端的輸出電壓的溫度漂移系數(shù)為零。本實(shí)施例中，所述第一雙極晶體管BPl和第二雙極晶體管ΒΡ2的大小和結(jié)構(gòu)相同。為了進(jìn)一步減小調(diào)節(jié)的復(fù)雜性，可以進(jìn)行進(jìn)一步優(yōu)化，比如可以選取第一電壓差 和第二電壓差相同；選取第一負(fù)載為第一電阻和第二電阻，選取第二負(fù)載為第二電阻。下面以PNP型雙極晶體管為例，加以說(shuō)明所述虛擬接地電路工作原理。5.第五實(shí)施例本發(fā)明還提供一種帶有第二實(shí)施例的雙極晶體管的虛擬接地電路，具體請(qǐng)參照?qǐng)D 20，包括第一電流源II，輸入端電連接至第一外置電壓源；第二電流源12，輸入端電連接 至第二外置電壓源；串聯(lián)的第一電阻Rl和第二電阻R2，一端接地；放大器K，兩個(gè)輸入端分 別連接至第一電流源Il和第二電流源12的輸出端；所述帶隙基準(zhǔn)源電路還包括第一雙 極晶體管Ρ1，發(fā)射極電連接至第一電流源Il輸出端，集電極電連接至串聯(lián)的第一電阻Rl和 第二電阻R2的另一端，即非接地端；第二雙極晶 管Ρ2，發(fā)射極電連接至第二電流源12的 輸出端，集電極電連接至串聯(lián)的第一電阻Rl和第二電阻R2之間；所述第一雙極晶體管Pl的基區(qū)控制電極和第二雙極晶體管P2的基區(qū)控制電極連接至放大器K的輸出端，所述輸出 端作為虛擬接地電路的輸出端，輸出基準(zhǔn)電壓Vref ；所述第一雙極晶體管Pl的和第二雙極 晶體管P2為PNP型晶體管，所述第一雙極晶體管Pl的和第二雙極晶體管P2的多晶硅層的 導(dǎo)電類(lèi)型與基區(qū)相反。所述第二外置電壓源電壓與第一外置電壓源電壓相同，均為Vdd。前述控制單元采用所述運(yùn)算放大器K，所述運(yùn)算放大器K作用為本領(lǐng)域技術(shù)人員 所習(xí)知，在此僅簡(jiǎn)短敘述.運(yùn)算放大器K能根據(jù)其兩個(gè)輸入端的電壓動(dòng)態(tài)調(diào)整其輸出電壓， 即使其輸入端(+)比輸入端(_)稍微高一點(diǎn)點(diǎn)，輸出電壓將很高，直至輸入端(+)輸入的電 壓與輸入端㈠的電壓相同；反之亦然，即使輸入端㈠的輸入電壓比輸入端⑴的電壓稍 微低一點(diǎn)點(diǎn)，輸出電壓將很高，直至輸入端(+)輸入的電壓與輸入端(_)的電壓相同。根據(jù) 上述作用原理，可以將第一雙極晶體管BPl的發(fā)射極電流與第一雙極晶體管BPl的集電極 電流均輸出第一電流源Il輸出的電流、使第二雙極晶體管BP2的發(fā)射極電流與第二雙極晶 體管BP2的集電極電流均輸出為第二電流源12輸出的電流，并最終輸出獲得溫度系數(shù)幾乎 為零的硅帶隙電壓。圖20中的輸出基準(zhǔn)電壓VMf為Vref = Vgd2+VE1 = Vgd2+IE1 · Rl = Vgd2+(n+1) · I1 · R1 ；其中，Vgd2為雙極晶體管P2的柵極與漏極之間電壓，Vei為第一電阻Rl上的電壓， Iri = (n+1) · I1 ；Ie2 = I1 = (Vgd2-Vgdl)/R2 = AVgd/R2 ；Vref = Vgd2+(n+1) · AVgd- (R1ZR2) ；(1)為了使δνΜ /δΤ 0，δ (Vref/ δ Τ) = δ (Vgd2)/δ T+(n+1) · (R1A2) · δ (AVgd)/δ T由于δ (Vgd2)/5T < 0，且 δ (AVgd)/5T > 0 ；因此，通過(guò)調(diào)整(n+1) · (R1A2)，可以使δ (Vref/ δ τ)近似為零，獲得溫度系數(shù)幾乎 為零的輸出電壓Vref。對(duì)于PNP型雙極晶體管，上述δ (Vgd2) / δ T < 0基于下述推理獲得Ig皿=A · Es · exp (_B/ES)；其中，A是一個(gè)常數(shù)正比于集電區(qū)面積；ES為集電區(qū)表面電場(chǎng)；B為常數(shù)山皿為第 一雙極晶體管Pl的柵致漏電流；Es= (Vdg-Eg)/3T0X ；其中，&為硅帶隙電壓值(約1.2V) ；Vdg為集電區(qū)與基區(qū)柵電極之間的電壓差；Τ。χ 為基區(qū)柵介質(zhì)層為氧化硅時(shí)的厚度；Eg = 1. 12-2. 4 · 1(Γ4 · (Τ—300)上式由實(shí)驗(yàn)數(shù)值得出；其中，T為溫度；δ (Igidl)/δ T = Igidl ( δ Es/ δ Τ) · (1/ES) · (1+B/ES)，由于 Igidl 代表電流源 Il 或12的輸出的電流，而電流源Il或12的輸出電流比較穩(wěn)定，與溫度無(wú)關(guān)，因此可以設(shè)定 δ (Ihdl)/δ T 近似為 +0 ；因此可以得出δ Es/ δ T 0 = (δ Vgd/ δ Τ+2. 4 · 1(Γ4)/3Τ。Χ ；因此，SVgd/ST=-2. 4 · 1(Γ4 < 0 ；
17
上述δ ( Δ Vgd) / δ τ > 0基于下述推理獲得Δ Igidl = IGIDL「IGIDL2 = Igidl · (AES/ES) (1+B/ES)；其中，Igidl2為第二雙極晶體管P2的柵致漏電流
AEs= A Vgd/3T0X ； Δ Vgd = 3Τ。Χ · AEs ；δ (Igidl)/δ T = Igidl (δ AEs/ δ Τ) (1/ES) · (1+B/ES)+Ig皿(Δ Es/Es2) (- δ Es/ δ Τ) (1+B/Es)+IGIDL(AEs/Es) · (-B/Es2) · ( δ Es/δ Τ) = 0;因此δ (AVgd)/5T = 3Τ。Χ · (δ ΔΕ3/δΤ) + ΔΕ3 · 3 ( δ Tox/ δ Τ)= 3Τ。Χ · (Es/ (1+B/ES)) · (( Δ Es/Es2) ( δ Es/ δ Τ) (1+B/ES) + ( Δ Es/Es) · B/Es2) ·( δ Es/ δ Τ) + Δ Es · 3 ( δ Tox/ δ Τ)= 3Τ。Χ · ( Δ Es/Es) · ( δ Es/ δ Τ) · (1+ (B/Es) / (1+B/ES) +3 · Δ Es · ( δ Tox/ δ Τ)由于δΕ3/δΤ 0，(δ Tox/δ Τ) >0，則 δ (AVgd)/5T > 0ο此處VMf = Es ·3Τ。Χ，且Vgd Eg，所述Vgd用于彎曲表面能帶，以使Es足夠大，以 吸引少數(shù)載流子并形成GIDL電流。參照?qǐng)D20，結(jié)合上述第三實(shí)施例中有關(guān)驅(qū)動(dòng)PNP雙極晶體管的原理的描述，本領(lǐng) 域技術(shù)人員可以知曉，本實(shí)施例中，基區(qū)柵電極的摻雜類(lèi)型與集電區(qū)的相反，輸出電壓Vref 向集電區(qū)的電位靠攏，即下降一個(gè)帶隙，即輸出電壓Vref近似為零。但是該輸出電壓與真 正的“地”不同，為穩(wěn)定的零電壓，因此不會(huì)與“地”相短路，不會(huì)受到噪聲的影響。6.第六實(shí)施例本實(shí)施例還提供一種帶有本發(fā)明的NPN型雙極晶體管的二倍硅帶隙電壓電路，所 述二倍硅帶隙電壓電路的結(jié)構(gòu)與上述虛擬接地電路結(jié)構(gòu)相類(lèi)似，只是其中的雙極晶體管為 NPN型，因此所述二倍硅帶隙電壓電路的結(jié)構(gòu)請(qǐng)參照?qǐng)D19及第四實(shí)施例中的相關(guān)描述，在 此不加詳述。作為本發(fā)明的一個(gè)實(shí)施例，本發(fā)明提供一種具體的二倍硅帶隙電壓電路，具體請(qǐng) 參照?qǐng)D21，包括串聯(lián)的第一電阻Rl和第二電阻R2，一端電連接至外置電壓源；第一電流源 II，一端接地；第二電流源12，一端接地；放大器K，兩個(gè)輸入端分別連接至第一電流源Il 和第二電流源12的另一端；所述帶隙基準(zhǔn)電壓源電路還包括第一雙極晶體管Ni，發(fā)射極 電連接至第一電流源Il的另一端，集電極電連接至串聯(lián)的第一電阻Rl和第二電阻R2的另 一端；第二雙極晶體管N2，發(fā)射極電連接至第二電流源12的另一端，集電極電連接至串聯(lián) 的第一電阻Rl和第二電阻R2之間；所述第一雙極晶體管m的基區(qū)控制電極和第二雙極晶 體管N2的基區(qū)控制電極電連接至放大器K的輸出端，并作為所述二倍硅帶隙電壓電路的輸 出端，輸出基準(zhǔn)電壓Vref。所述第一雙極晶體管和第二雙極晶體管均為NPN型控制單元采用所述運(yùn)算放大器K，控制單元，具有第一輸入端、第二輸入端和輸出 端，第一輸入端電連接至第一雙極晶體管的發(fā)射極，第二輸入端電連接至第二雙極晶體管 的發(fā)射極，輸出端電連接至所述二倍硅帶隙電壓電路的輸出端；所述控制單元使第一雙極 晶體管的發(fā)射極電流與第一雙極晶體管的集電極電流均為第一電流源輸出的電流、使第二 雙極晶體管的發(fā)射極電流與第二雙極晶體管的集電極電流均為第二電流源輸出的電流；通 過(guò)選擇第一電流源的輸出電流、第二電流源的輸出電流、以及第一負(fù)載和第二負(fù)載的值使 得所述二倍硅帶隙電壓電路的輸出端的輸出電壓的溫度漂移系數(shù)為零且使所述二倍硅帶 隙電壓電路的輸出端的輸出電壓為硅帶隙的二倍。
所述第一雙極晶體管和第二雙極晶體管結(jié)構(gòu)相同；所述第一電壓差和第二電壓差 相同；所述第一負(fù)載為第一電阻和第二電阻，所述第二負(fù)載為第二電阻。所述第一端和第三 端接地；所述第二端和第四端接外置電壓源。所述第一雙極晶體管的和第二雙極晶體管的 多晶硅層的摻雜濃度相同。所述二倍硅帶隙電壓電路，如圖21所示，但此處的NPN雙極晶體管的基區(qū)柵電極 是P型多晶硅層(與集電區(qū)導(dǎo)電類(lèi)型相反)。參照?qǐng)D21，結(jié)合上述第三實(shí)施例中有關(guān)驅(qū)動(dòng)NPN雙極晶體管的原理的描述，本領(lǐng) 域技術(shù)人員可以知曉，本實(shí)施例中改變基區(qū)柵電極的摻雜類(lèi)型與集電區(qū)的相反，則輸出電 壓Vref向集電區(qū)的電位靠攏，即增加一個(gè)帶隙，即輸出電壓Vref為硅帶隙電壓的二倍，即 近似為2. 5V，該輸出電壓可以取代現(xiàn)有的2. 5V的外接電壓源，且該電壓的溫度系數(shù)基本為 零，比較穩(wěn)定，同時(shí)該電壓不會(huì)受到噪聲的影響。本發(fā)明的雙極晶體管不但可以用于上述的虛擬接地電路和二倍硅帶隙電壓電路， 還可以應(yīng)用于其他數(shù)字電路，例如反相器(inverter)、邏輯柵(Iogicgates)、靜態(tài)隨機(jī)存 儲(chǔ)器(SRAM)等。本發(fā)明雖然以較佳實(shí)施例公開(kāi)如上，但其并不是用來(lái)限定權(quán)利要求，任何本領(lǐng)域 技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動(dòng)和修改，因此本發(fā)明的 保護(hù)范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
一種雙極晶體管，包括絕緣體上硅，所述絕緣體上硅包括硅基底、依次位于硅基底上的埋氧層和頂層硅；基區(qū)、發(fā)射區(qū)和集電區(qū)，位于頂層硅內(nèi)，所述基區(qū)位于發(fā)射區(qū)和集電區(qū)之間，所述發(fā)射區(qū)和集電區(qū)的導(dǎo)電類(lèi)型相同，所述基區(qū)導(dǎo)電類(lèi)型與發(fā)射區(qū)和集電區(qū)相反；基區(qū)柵介質(zhì)層，位于頂層硅上對(duì)應(yīng)于基區(qū)位置；多晶硅層，位于基區(qū)柵介質(zhì)層上；發(fā)射極，通過(guò)第一接觸孔與發(fā)射區(qū)電學(xué)連接；集電極，通過(guò)第二接觸孔與集電區(qū)電學(xué)連接；其特征在于，還包括基區(qū)控制電極，通過(guò)第三接觸孔與多晶硅層電學(xué)連接，所述多晶硅層的導(dǎo)電類(lèi)型與基區(qū)相同，與發(fā)射區(qū)和集電區(qū)相反。
2.如權(quán)利要求1所述的雙極晶體管，其特征在于，所述集電區(qū)和基區(qū)之間還包括緩沖 區(qū)，所述緩沖區(qū)的摻雜類(lèi)型與集電區(qū)相同，但摻雜濃度小于集電區(qū)，所述緩沖區(qū)與集電區(qū)之 間的界面以及所述發(fā)射區(qū)與基區(qū)的界面傾斜于所述半導(dǎo)體襯底表面。
3.如權(quán)利要求1或2所述的雙極晶體管，所述多晶硅層的摻雜濃度范圍為IO19CnT3至-ι r\22 _310 cm ο
4.一種制作如權(quán)利要求1所述的雙極晶體管的方法，包括提供絕緣體上硅，所述絕緣體上硅包括硅基底、依次位于硅基底上的埋氧層和頂層娃；在頂層硅上形成有源區(qū)； 在有源區(qū)內(nèi)進(jìn)行第一注入；在有源區(qū)內(nèi)定義出基區(qū)區(qū)域，在頂層硅上對(duì)應(yīng)基區(qū)區(qū)域依次形成基區(qū)柵介質(zhì)層和多晶 硅層；在多晶硅層內(nèi)進(jìn)行第四注入，所述第四注入使多晶硅層導(dǎo)電類(lèi)型與基區(qū)相同；在基區(qū) 以外的有源區(qū)內(nèi)進(jìn)行第二注入，所述第二注入的離子的導(dǎo)電類(lèi)型與第一注入的離子的導(dǎo)電 類(lèi)型相反，形成發(fā)射區(qū)和集電區(qū)；在頂層硅上形成第一層間介質(zhì)層，覆蓋所述基區(qū)柵介質(zhì)層和多晶硅層； 在第一層間介質(zhì)層內(nèi)形成第一接觸孔、第二接觸孔和第三接觸孔； 在第一層間介質(zhì)層上形成導(dǎo)電層，采用導(dǎo)電層形成集電極、發(fā)射極以及基區(qū)控制電極， 所述發(fā)射極通過(guò)第一接觸孔與發(fā)射區(qū)電學(xué)連接，所述發(fā)射極通過(guò)第二接觸孔與集電區(qū)電學(xué) 連接，所述基區(qū)控制電極通過(guò)第三接觸孔與多晶硅層電學(xué)連接。
5.如權(quán)利要求4所述的制作雙極晶體管的方法，還包括在基區(qū)區(qū)域內(nèi)進(jìn)行第一附加注 入，所述第一附加注入的離子的導(dǎo)電類(lèi)型與第一注入的離子的導(dǎo)電類(lèi)型相同。
6.如權(quán)利要求4或5所述的制作雙極晶體管的方法，在進(jìn)行第二注入之后、形成第一層 間介質(zhì)層之前還在基區(qū)以外的有源區(qū)內(nèi)進(jìn)行第三注入，所述第三注入離子導(dǎo)電類(lèi)型與第二 注入的離子導(dǎo)電類(lèi)型相同，形成連接所述基區(qū)和集電區(qū)緩沖區(qū)，所述第三注入的方向傾斜 于所述半導(dǎo)體襯底表面。
7.—種驅(qū)動(dòng)如權(quán)利要求1所述的雙極晶體管的方法，包括 在基區(qū)控制電極上施加第一電壓；在集電極上施加第二電壓； 在發(fā)射極上施加第三電壓；在上述電壓所形成的電場(chǎng)的作用下集電區(qū)表層形成少數(shù)載流子，所述少數(shù)載流子與基 區(qū)的多數(shù)載流子類(lèi)型相同，并流入基區(qū)，形成柵致漏電流，構(gòu)成柵致漏電流的載流子繼續(xù)流 入至發(fā)射區(qū)，使基區(qū)與發(fā)射極之間的PN結(jié)正向?qū)ā?br> 8.如權(quán)利要求7所述的驅(qū)動(dòng)雙極晶體管的方法，所述基區(qū)導(dǎo)電類(lèi)型為ρ型，集電區(qū)和發(fā) 射區(qū)導(dǎo)電類(lèi)型為η型，所述基區(qū)控制電極上的第一電壓比集電極上的第二電壓低，所述發(fā) 射極上的第三電壓比第一電壓低。
9.如權(quán)利要求7所述的驅(qū)動(dòng)雙極晶體管的方法，所述基區(qū)導(dǎo)電類(lèi)型為η型，集電區(qū)和發(fā) 射區(qū)導(dǎo)電類(lèi)型為P型，所述基區(qū)控制電極上第一電壓比集電極上第二電壓高，所述發(fā)射極 上的第三電壓比第二電壓高。
10.一種帶有權(quán)利要求1所述的雙極晶體管的虛擬接地電路，包括 第一端和第二端，所述第一端和第二端之間具有第一電壓差； 第一電流源，一端電連接至第一端；第一雙極晶體管，發(fā)射極電連接至第一電流源的另一端； 第一負(fù)載，一端電連接至第一雙極晶體管的集電極，另一端電連接至第二端； 第三端和第四端，所述第三端和第四端之間具有第二電壓差； 第二電流源，一端電連接至第三端； 第二雙極晶體管，發(fā)射極電連接至第二電流源的另一端； 第二負(fù)載，一端電連接至第二雙極晶體管的集電極，另一端電連接至第四端； 所述第一雙極晶體管的基區(qū)控制電極與第二雙極晶體管的基區(qū)控制電極相電連接，并 作為所述虛擬接地電路的輸出端，所述第一雙極晶體管和第二雙極晶體管均為PNP型；控制單元，具有第一輸入端、第二輸入端和輸出端，第一輸入端電連接至第一雙極晶體 管的發(fā)射極，第二輸入端電連接至第二雙極晶體管的發(fā)射極，輸出端電連接至所述虛擬接 地電路的輸出端；所述控制單元使第一雙極晶體管的發(fā)射極電流與第一雙極晶體管的集電極電流均為 第一電流源輸出的電流、使第二雙極晶體管的發(fā)射極電流與第二雙極晶體管的集電極電流 均為第二電流源輸出的電流；通過(guò)選擇第一電流源的輸出電流、第二電流源的輸出電流、以及第一負(fù)載和第二負(fù)載 的值使得所述虛擬接地電路的輸出端的輸出電壓的溫度漂移系數(shù)為零且使所述虛擬接地 電路的輸出電壓為零。
11.如權(quán)利要求10所述的虛擬接地電路，其特征在于，所述第一雙極晶體管和第二雙 極晶體管結(jié)構(gòu)相同；所述第一電壓差和第二電壓差相同；所述第一負(fù)載為第一電阻和第二 電阻，所述第二負(fù)載為第二電阻。
12.如權(quán)利要求11所述的虛擬接地電路，其特征在于，所述第一端和第三端接外置電 壓源；所述第二端和第四端接地。
13.如權(quán)利要求11所述的虛擬接地電路，所述第一雙極晶體管的和第二雙極晶體管的 多晶硅層的摻雜濃度相同。
14.一種帶有權(quán)利要求1所述的雙極晶體管的二倍硅帶隙電壓電路，包括第一端和第二端，所述第一端和第二端之間具有第一電壓差； 第一電流源，一端電連接至第一端； 第一雙極晶體管，發(fā)射極電連接至第一電流源的另一端； 第一負(fù)載，一端電連接至第一雙極晶體管的集電極，另一端電連接至第二端； 第三端和第四端，所述第三端和第四端之間具有第二電壓差； 第二電流源，一端電連接至第三端； 第二雙極晶體管，發(fā)射極電連接至第二電流源的另一端； 第二負(fù)載，一端電連接至第二雙極晶體管的集電極，另一端電連接至第四端； 所述第一雙極晶體管的基區(qū)控制電極與第二雙極晶體管的基區(qū)控制電極相電連接，并 作為所述二倍硅帶隙電壓電路的輸出端，所述第一雙極晶體管和第二雙極晶體管均為NPN 型； 控制單元，具有第一輸入端、第二輸入端和輸出端，第一輸入端電連接至第一雙極晶體 管的發(fā)射極，第二輸入端電連接至第二雙極晶體管的發(fā)射極，輸出端電連接至所述二倍硅 帶隙電壓電路的輸出端； 所述控制單元使第一雙極晶體管的發(fā)射極電流與第一雙極晶體管的集電極電流均為 第一電流源輸出的電流、使第二雙極晶體管的發(fā)射極電流與第二雙極晶體管的集電極電流 均為第二電流源輸出的電流；通過(guò)選擇第一電流源的輸出電流、第二電流源的輸出電流、以及第一負(fù)載和第二負(fù)載 的值使得所述二倍硅帶隙電壓電路的輸出端的輸出電壓的溫度漂移系數(shù)為零且使所述二 倍硅帶隙電壓電路的輸出端的輸出電壓為硅帶隙的二倍。
15.如權(quán)利要求14所述的二倍硅帶隙電壓電路，其特征在于，所述第一雙極晶體管和 第二雙極晶體管結(jié)構(gòu)相同；所述第一電壓差和第二電壓差相同；所述第一負(fù)載為第一電阻 和第二電阻，所述第二負(fù)載為第二電阻。
16.如權(quán)利要求15所述的二倍硅帶隙電壓電路，其特征在于，所述第一端和第三端接 地；所述第二端和第四端接外置電壓源。
17.如權(quán)利要求15所述的二倍硅帶隙電壓電路，所述第一雙極晶體管的和第二雙極晶 體管的多晶硅層的摻雜濃度相同。
全文摘要
一種雙極晶體管、雙極晶體管的形成方法以及包含雙極晶體管的虛擬接地電路，和二倍帶隙基準(zhǔn)電路，其中，所述雙極晶體管包括絕緣體上硅，基區(qū)、發(fā)射區(qū)和集電區(qū)，基區(qū)柵介質(zhì)層，位于頂層硅上對(duì)應(yīng)于基區(qū)位置；多晶硅層，位于基區(qū)柵介質(zhì)層上；發(fā)射極，通過(guò)第一接觸孔與發(fā)射區(qū)電學(xué)連接；集電極，通過(guò)第二接觸孔與集電區(qū)電學(xué)連接；基區(qū)控制電極，通過(guò)第三接觸孔與多晶硅層電學(xué)連接，所述多晶硅層的導(dǎo)電類(lèi)型與基區(qū)相同，與發(fā)射區(qū)和集電區(qū)相反。形成這種雙極晶體管的工藝與傳統(tǒng)的標(biāo)準(zhǔn)CMOS工藝完全兼容；而且雙極晶體管的發(fā)射區(qū)/集電區(qū)結(jié)電容較小，通過(guò)在基區(qū)控制電極上施加電壓形成基區(qū)電流，無(wú)需額外基區(qū)接觸孔工藝，具有較小的輸入電容。
文檔編號(hào)H01L29/36GK101964359SQ200910055408
公開(kāi)日2011年2月2日 申請(qǐng)日期2009年7月24日 優(yōu)先權(quán)日2009年7月24日
發(fā)明者季明華, 秦立瑛, 肖德元 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司