專利名稱：控制互連線之間介質(zhì)層中空洞高度的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別涉及一種控制互連線之間介質(zhì)層中空 洞高度的方法。
背景技術(shù)：
在深亞微米時(shí)代，集成電路的尺寸越來(lái)越小，當(dāng)特征工藝尺寸低于0. 18微米，金 屬互連線之間的延遲將越來(lái)越明顯。特別是在高頻率的SiGe (鍺硅)BiCMOS (雙極型互補(bǔ) 金屬氧化物半導(dǎo)體)電路中，金屬互連線之間的延遲時(shí)間將成為影響電路速度的不可忽視 的因素。金屬互連線延遲時(shí)間隨金屬互連線電阻、金屬互連線之間的電容增大而增大，所以 降低金屬互連線電阻和降低金屬互連線之間的電容都可以減小金屬互連線延遲時(shí)間。為了減小金屬互連線延遲時(shí)間，現(xiàn)有技術(shù)通常采用低介電常數(shù)的材料如氟硅玻 璃，其介電常數(shù)為3. 3左右比普通SIO2(介電常數(shù)為4. 0)低，用于金屬層間介質(zhì)可以減小 金屬互連線之間的電容。還有一種減小金屬互連線延遲時(shí)間的工藝是在淀積金屬層間介質(zhì) 層時(shí)，在金屬互連線之間形成空洞?？斩唇殡姵?shù)近似為1.0，可以很好的減小金屬互連線 之間的電容。但金屬互連線之間的間距不一樣導(dǎo)致金屬互連線之間的空洞高度不一致，在間距 較大的互連線空洞高度較高。間距較小(如90-200納米)的互連線，互連線之間的電容比 較大，使用低介電常數(shù)的介質(zhì)材料或在介質(zhì)層中形成空洞用于減小互連線之間的電容對(duì)于 降低互連線的延遲時(shí)間比較重要。間距較大(如> 300納米)的互連線，由于間距較大，互 連線之間電容較小，對(duì)于互連線的延遲時(shí)間影響不大，可以不使用低介電常數(shù)介質(zhì)材料和 空洞。在設(shè)計(jì)規(guī)則中將定義互連線的最小間距，大于該最小值的間距將會(huì)在設(shè)計(jì)的版圖中 出現(xiàn)。因此，如圖2所示，互連線之間的距離不完全相等。如圖3所示，淀積層間介質(zhì)在互 連線之間形成空洞，互連線間距越大，空洞的高度越高。如圖4所示，在后續(xù)CMP (化學(xué)機(jī)械 研磨)工藝之后將可能磨到空洞頂部導(dǎo)致空洞露出來(lái)，從而導(dǎo)致電路失效或可靠性問(wèn)題。

發(fā)明內(nèi)容
本方面所要解決的技術(shù)問(wèn)題是提供一種控制互連線之間介質(zhì)層中空洞高度的方 法，能夠解決CMP之后研磨到空洞頂部致使空洞露出來(lái)的問(wèn)題，提高電路的可靠性。為解決上述技術(shù)問(wèn)題，本發(fā)明控制互連線之間介質(zhì)層中空洞高度的方法的技術(shù)方 案是，包括以下步驟1)采用PECVD淀積SiO2,使得一部分互連線之間形成閉合空洞，另一部分互連線 之間形成未閉合的空洞；2)采用HDPCVD淀積SiO2，填充步驟1)中未閉合的空洞，使所有空洞頂部高度不 超過(guò)較小間距互連線之間最高空洞頂部高度。作為本發(fā)明的進(jìn)一步改進(jìn)是，步驟2)中將未閉合的空洞填充滿，或者在原未閉合 的空洞底部留下部分空洞，或者是上述兩種情況的結(jié)合。
作為本發(fā)明另一種進(jìn)一步改進(jìn)是，步驟2)中采用HDPCVD淀積SiO2，填充在步驟 1)中未閉合的空洞，并在原未閉合的空洞底部留下部分空洞時(shí)，控制在原未閉合的空洞底 部留下部分空洞高度在預(yù)先設(shè)定的范圍。本發(fā)明在互連線之間形成包含空洞的低介電系數(shù)介質(zhì)層的制作方法，在第二步采 用HDPCVD方法，能夠邊生長(zhǎng)邊刻蝕，將尚未閉合的空洞填滿或在原空洞底部留下很小的空 洞，使所有空洞高度不會(huì)超過(guò)較小間距互連線之間最高空洞高度，CMP之后不再出現(xiàn)空洞被 磨到露出來(lái)的現(xiàn)象。


下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明圖1為本發(fā)明互連線結(jié)構(gòu)剖面圖；圖2為互連線刻蝕完成后剖面示意圖；圖3為現(xiàn)有工藝淀積完成后空洞位置示意圖；圖4為現(xiàn)有工藝CMP后空洞位置示意圖；圖5本發(fā)明第一步PECVD TE0S/02 SiO2淀積完成后示意圖；圖6為本發(fā)明第二步HDPCVD SiO2淀積完成后示意圖。
具體實(shí)施例方式在本發(fā)明中，互連線可以是金屬或金屬合金互連線如鋁、鋁硅、銅、鎢等，也可以是 金屬化合物如氮化鈦，鎢硅等，還可以是多晶硅、非晶硅互連線。為了控制互連線中空洞的位置，本發(fā)明方法分為兩個(gè)步驟首先，采用PECVD (等離子體增強(qiáng)化學(xué)氣相淀積)淀積SiO2,使得一部分互連線之 間形成閉合空洞，另一部分互連線之間形成未閉合的空洞。因?yàn)榛ミB線之間距離小的會(huì)在 比較低的高度形成空洞，而互連線之間距離較大的會(huì)在較高的高度形成空洞，因此實(shí)際情 況是，當(dāng)距離較小的互連線之間形成的空洞已經(jīng)閉合時(shí)，距離較大的互連線之間形成的空 洞還沒(méi)有閉合。這一步的淀積要控制使得一部分互連線之間形成閉合空洞，而另一部分之 間形成未閉合的空洞。因此要避免兩種極端的情況，一種是無(wú)論距離較小還是距離較大的 互連線之間都沒(méi)有形成空洞，這樣起不到減小互連線之間電容的效果，已有技術(shù)中也有此 要求；另外一種情況是，距離較大的互連線之間也形成了閉合的空洞，這樣就無(wú)法在下一步 填充高度較高的空洞。因此采用PECVD淀積SiO2時(shí)控制閉合空洞的高度符合預(yù)先設(shè)定的范 圍。該高度也可以通過(guò)另一種方式控制，即淀積使得互連線之間間距為90-200納米的，在 互連線之間形成閉合空洞；其連線之間間距> 300納米的，在互連線之間形成未閉合的空 洞?；蛘撸矸e使得閉合空洞頂部距離介質(zhì)層表面高度為10-1000埃，所形成的結(jié)構(gòu)如圖5 所示。并且PECVD工藝可以采用TEOS (正硅酸四乙酯)工藝，或者使用SiH4(硅烷)工藝。其次，采用HDPCVD (高密度等離子體增強(qiáng)化學(xué)氣相淀積)淀積SiO2，填充步驟1) 中未閉合的空洞，使所有空洞頂部高度不超過(guò)較小間距互連線之間最高空洞頂部高度。也 就是這一步的淀積要將未閉合的空洞填充滿，或者在原未閉合的空洞底部留下部分空洞， 或者是上述兩種情況的結(jié)合，即一部分空洞填充滿，一部分空洞在底部留下小的空洞，并且 控制在原未閉合的空洞底部留下部分空洞高度在預(yù)先設(shè)定的范圍，使原先未閉合的空洞填充后留下的底部小空洞的頂部高度不超過(guò)較小間距互連線之間最高空洞頂部高度。如圖6 所示，第二步的填充將較大間距互連線之間的空洞全部填滿。采用本發(fā)明方法的兩步淀積之后，再進(jìn)行CMP (化學(xué)機(jī)械拋光)，如圖1所示，空洞 不會(huì)被研磨露出來(lái)。本發(fā)明采用兩步淀積工藝，第一步采用PECVD SiO2淀積，在間距較小(如90-300 納米，或者90-200納米，具體的數(shù)值范圍可以根據(jù)不同工藝需求來(lái)定義)的互連線之間形 成空洞并閉合，此時(shí)間距較大的互連線之間的空洞尚未閉合。第二步采用HDPCVD淀積SiO2, HDPCVD邊生長(zhǎng)邊刻蝕，具有很強(qiáng)的填孔能力，將尚未閉合的空洞填滿或在原空洞底部留下 很小的空洞，而間距較小的互連線之間的空洞已閉合不受影響。采用上述兩步淀積工藝，調(diào) 節(jié)HDPCVD淀積SiO2時(shí)的淀積與刻蝕的比例，可以使所有空洞高度不會(huì)超過(guò)較小間距互連 線之間最高空洞高度，CMP之后不再出現(xiàn)空洞被磨到露出來(lái)的現(xiàn)象。
權(quán)利要求
一種控制互連線之間介質(zhì)層中空洞高度的方法，其特征在于，在形成互連線之后，包括以下步驟1)采用PECVD淀積SiO2，使得一部分互連線之間形成閉合空洞，另一部分互連線之間形成未閉合的空洞；2)采用HDPCVD淀積SiO2，填充步驟1)中未閉合的空洞，使所有空洞頂部高度不超過(guò)較小間距互連線之間最高空洞頂部高度。
2.根據(jù)權(quán)利要求1所述的控制互連線之間介質(zhì)層中空洞高度的方法，其特征在于，步 驟2)中將未閉合的空洞填充滿，或者在原未閉合的空洞底部留下部分空洞，或者是上述兩 種情況的結(jié)合。
3.根據(jù)權(quán)利要求1所述的控制互連線之間介質(zhì)層中空洞高度的方法，其特征在于，步 驟1)為采用PECVD淀積SiO2,使得一部分互連線之間形成閉合空洞，另一部分互連線之間 形成未閉合的空洞，并控制閉合空洞的高度符合預(yù)先設(shè)定的范圍。
4.根據(jù)權(quán)利要求2所述的控制互連線之間介質(zhì)層中空洞高度的方法，其特征在于，步 驟2)中采用HDPCVD淀積SiO2，填充在步驟1)中未閉合的空洞，并在原未閉合的空洞底部 留下部分空洞時(shí)，控制在原未閉合的空洞底部留下部分空洞高度在預(yù)先設(shè)定的范圍。
5.根據(jù)權(quán)利要求1或2所述的控制互連線之間介質(zhì)層中空洞高度的方法，其特征在于， 所述的互連線為金屬或金屬合金互連線，如鋁、鋁硅、銅、鎢，或者是金屬化合物互連線，如 氮化鈦，鎢化硅，或者是多晶硅、非晶硅互連線。
6.根據(jù)權(quán)利要求1或2所述的控制互連線之間介質(zhì)層中空洞高度的方法，其特征在于， 步驟1)中采用PECVD淀積Si02，采用TEOS工藝，或者使用SiH4工藝。
7.根據(jù)權(quán)利要求1所述的控制互連線之間介質(zhì)層中空洞高度的方法，其特征在于，步 驟1)完成后，在一部分互連線之間形成閉合空洞，其連線之間間距為90-300納米，在另一 部分互連線之間形成未閉合的空洞，其連線之間間距大于300納米。
8.根據(jù)權(quán)利要求3所述的控制互連線之間介質(zhì)層中空洞高度的方法，其特征在于，閉 合空洞頂部距離介質(zhì)層表面高度為10-1000埃。
全文摘要
本發(fā)明公開(kāi)了一種控制互連線之間介質(zhì)層中空洞高度的方法，其特征在于，1)在形成互連線之后，采用PECVD淀積SiO2，使得一部分互連線之間形成閉合空洞，另一部分互連線之間形成未閉合的空洞；2)采用HDPCVD淀積SiO2，填充步驟1)中未閉合的空洞，使所有空洞頂部高度不超過(guò)較小間距互連線之間最高空洞頂部高度。本發(fā)明方法使得CMP之后不再出現(xiàn)互連線之間的空洞被磨到露出來(lái)的現(xiàn)象。
文檔編號(hào)H01L21/768GK101924060SQ20091005740
公開(kāi)日2010年12月22日 申請(qǐng)日期2009年6月11日 優(yōu)先權(quán)日2009年6月11日
發(fā)明者彭仕敏, 彭虎, 程曉華, 謝烜 申請(qǐng)人:上海華虹Nec電子有限公司