專利名稱：具有低導通電阻的溝槽dmos器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及的是一種電器元件，具體地說是一種MOSFET晶體管，特別是一種具有溝槽結(jié)構(gòu)的DMOS晶體管。
背景技術(shù)：
功率DMOS (雙擴散金屬-氧化物-場效應晶體管)是采用大規(guī)模集成電路精細工藝制造的分立器件。由于DMOS比雙極型功率器件具有許多優(yōu)良性能如高輸入阻抗，低驅(qū)動電流，開關(guān)速度快，具有負的電流溫度系數(shù)，并有良好的電流自調(diào)節(jié)能力，熱穩(wěn)定性好，沒有二次擊穿等，目前已廣泛應用于各種電子設備中，在高壓大電流的電路應用中逐步取代了許多原來為雙極型功率器件所占據(jù)的領(lǐng)域。
一種特定的DMOS品體管稱為溝槽DMOS晶體管，其中的溝道是垂直形成的，而柵極形成于在源和漏之間延伸的溝槽中。內(nèi)襯氧化層并填充多晶硅的溝槽結(jié)構(gòu)相比普通DMOS晶體管結(jié)構(gòu)，對電流的限制更少，從而提供了較低的導通電阻值。溝槽DMOS晶體管的例子在美國專利5,541，425和5,072,266中公開。
傳統(tǒng)的溝槽DMOS器件如圖l所示，柵電極3—般采用多晶硅材料。器件導通時，靠近溝槽的體區(qū)部分形成導電溝道，使源極和漏極導通，形成通路。溝槽DMOS器件在低壓應用領(lǐng)i或，可以獲的較理想的開關(guān)特性，此時的導通電阻主要由溝道和外延層電阻構(gòu)成，但是隨著耐壓的升高，外延層電阻開始占據(jù)主導地位，因此如何最大限度地降低外延層電阻一直是溝槽DMOS器件發(fā)展的一個方向。
文獻Tsengyou Syau， Prasad Venkatraman， and B. Jayant Baliga， Comparison ofUltralow Specific On-Resistance UMOSFET Stmct廳:The ACCUFET, EXTFET,INVFET, and Conventional UMOSFET's, 0018-9383/94$04.00, 1994 IEEE提供了一種稱為EXTFET的溝槽DMOS器件，如圖2所示，和圖l傳統(tǒng)溝槽DMOS結(jié)構(gòu)不同的是，溝槽延伸進入了N+襯底中。當器件反偏時，P-base/N-drift承擔反偏電壓；當器件開啟導通時，N-外延層靠近溝槽處形成積累層，有利于載流子的流動，從而降低了導通電阻。但是此種結(jié)構(gòu)的器件在反偏時，由于溝槽距離漏極較近，溝槽底部的電場比較高，為了防止柵氧發(fā)生擊穿，溝槽底部的氧化層一般比較厚，這就增加了工藝難度，同時對柵氧化層的質(zhì)量要求也比較高。
文獻Hidefumi Takaya, Kyosuke Miyagi， Kimimori Hamada, Yasushi Okura,Norihito Tokura, Akira Kuroyanagi, Floating island and thick bottom oxide trenchgate MOSFET(FITMOS)-A 60V ultra low on-resistance novel MOSFET withsuperior internal body diode, 0-7803-8889-5/05/$20.00, 2005 IEEE又提供了一種具有浮島結(jié)構(gòu)的溝槽DMOS器件，其結(jié)構(gòu)如圖3所示，和圖l傳統(tǒng)溝槽DMOS結(jié)構(gòu)不同的是，外延層中增加了一個稱為浮島結(jié)構(gòu)的P型埋層。對于傳統(tǒng)溝槽DMOS器件，電場的峰值出5見在與N-外延層接觸的P型體區(qū)的底部或者溝槽底部拐角處，引入浮島后，同樣的電場尖峰被分成兩部分，另一個尖峰出現(xiàn)在P型浮島表面，這樣，漂移區(qū)的最大電場被分成兩部分，從而在同樣的外延層慘雜濃度下，擊穿電壓可以有所上升；或者說，在保持原有的擊穿電壓下，N-外延層的摻雜濃度可以適當提高。但是這種結(jié)構(gòu)器件相鄰的浮島會形成JFET效應，當器件工作在高頻開關(guān)的交流狀態(tài)時，通態(tài)壓降會增大，因此限制了其應用范圍。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種具有低導通電阻的溝槽DMOS器件，具體結(jié)構(gòu)如圖5所示。
本發(fā)明的目的是這樣實現(xiàn)的該溝槽DMOS晶體管單元包括第一導電類型的襯底46、第一導電類型的外延層45和位于其上的體區(qū)42，體區(qū)42具有第二導電類型；至少一個溝槽48貫穿體區(qū)并延伸進入外延層；溝槽內(nèi)壁襯有隔離介質(zhì)層38，導電電極40位于溝槽中覆蓋隔離介質(zhì)層；第一導電類型的源區(qū)39位于鄰近溝槽的體區(qū)上部；它還具有位于緊鄰溝槽48下端的第二導電類型摻雜區(qū)43，并且所述第二導電類型摻雜區(qū)43被第一導電類型摻雜區(qū)44包圍，第一導電類型摻雜區(qū)44的摻雜濃度高于外延層45。
所述第二導電類型摻雜區(qū)43的形狀是規(guī)則矩形、非規(guī)則矩形、規(guī)則圓形或非規(guī)則圓形。
所述第二導電類型摻雜區(qū)43的，其橫向?qū)挾取⒖v向深度以及摻雜濃度可以根據(jù)器件具體導通特性、擊穿特性的要求來具體設定。第一導電類型摻雜區(qū)44的摻雜濃度及其在第一導電類型外延層45中的擴散距離也可以根據(jù)器件具體導通特
4性、擊穿特性的要求來具體設定。 本發(fā)明的工作原理本發(fā)明提供的一種溝槽DMOS器件，其工作原理和傳統(tǒng)溝槽DMOS器件結(jié)構(gòu) 類似，現(xiàn)以N溝道為例說明，其結(jié)構(gòu)如圖4所示，當器件開啟導通時，來自N+源 區(qū)28的載流子經(jīng)溝道進入外延區(qū)，由于N+摻雜區(qū)33的濃度比外延區(qū)高出很多， 因此電子主要沿著摻雜區(qū)33的側(cè)壁流動，使得外延區(qū)的導通電阻大大降低。當器 件反偏時，由于P+摻雜區(qū)32和N+摻雜區(qū)33之間的相互耗盡作用，器件耐壓并沒 有因為N+摻雜區(qū)33的存在而降低，因此和傳統(tǒng)結(jié)構(gòu)相比，本發(fā)明可以在相同的 耐壓下，獲的更低的導通電阻，同時由于摻雜區(qū)33的—雜質(zhì)濃度較高，抑制了浮島 結(jié)構(gòu)中的JFET效應，降低了高頻開關(guān)工作狀態(tài)時的導通電阻。


圖1是傳統(tǒng)溝槽DM0S結(jié)構(gòu)示意圖。其中，l是隔離介質(zhì)、2是N+源極、3是柵極、4是源電極、5是P型體區(qū)、6是 N-外延、7是N+襯底、8是漏電極、9是溝槽。 圖2是EXTFET結(jié)構(gòu)示意圖。其中，IO是隔離介質(zhì)、11是N+源極、12是柵極、13是源電極、14是P型體區(qū)、 15是N-外延、16是N+襯底、17是漏電極。圖3是具有浮島結(jié)構(gòu)的溝槽DM0S結(jié)構(gòu)示意圖。其中，18是隔離介質(zhì)、19是N+源極、20是柵極、21是源電極、22是P型體區(qū)、 23是P+浮島、24是N-外延、25是N+襯底、26是漏電極。 圖4是本發(fā)明提供的一種N溝道溝槽M0S結(jié)構(gòu)示意圖。其中，27是隔離介質(zhì)、28是N+源極、29是柵極、30是源電極、31是P型體區(qū)、 32是P+摻雜區(qū)、33是N+摻雜區(qū)、34是N-外延層、35是N+襯底、36是漏電極、37 是溝槽。圖5是本發(fā)明提供的一種溝槽DM0S結(jié)構(gòu)示意圖。其中，38是隔離介質(zhì)、39是第一導電類型源極、40是柵極、41是源電極、42 是第二導電類型體區(qū)、43是第二導電類型摻雜區(qū)、44是第一導電類型摻雜區(qū)、45 是第一導電類型外延、46是第一導電類型襯底、47是漏電極、48是溝槽。圖6 (a)是對傳統(tǒng)溝槽DMOS器件進行的仿真。圖中所示為外延區(qū)在導通狀態(tài)時的電流線軌跡。 圖6 (b)是對本發(fā)明的一個具體實施例進行的仿真。 圖中所示為外延區(qū)在導通狀態(tài)時的電流線軌跡。
具體實施方式
下面以本發(fā)明提供的N溝道溝槽DMOS器件為例，進一步說明本發(fā)明的具體實 施方式。采用本發(fā)明的在溝槽下面引入P型和N型埋層結(jié)構(gòu)，可以獲得較低的導通 電阻，減少器件的導通功率損耗。引入P型和N型埋層結(jié)構(gòu)，如圖4所示，包括隔離介質(zhì)27、 N+源極28、多晶硅 柵極29、源電極30、 P型體區(qū)31、 P+摻雜區(qū)32、 N+摻雜區(qū)33、 N-外延層34、 N+襯 底35、漏電極36、溝槽37。在具體實施過程中，可以根據(jù)具體情況，在不脫離本發(fā)明的實質(zhì)和范圍內(nèi)， 可做些許的調(diào)整和優(yōu)化，制作器件時還可以用砷化鎵、硅鍺等半導體材料代替 + 埋層材料等，本發(fā)明的保護范圍以權(quán)利要求為準。對傳統(tǒng)溝槽DMOS器件和本發(fā)明提出的新結(jié)構(gòu)進行了仿真比較。其中傳統(tǒng)結(jié) 構(gòu)的擊穿電壓為80.8 V，比導通電阻為91.0mQ'mm、新結(jié)構(gòu)的擊穿電壓為82.0V， 比導通電阻為72.8mdmm2，和傳統(tǒng)結(jié)構(gòu)相比，新結(jié)構(gòu)的比導通電阻減小了20%。 圖6 (a)是對傳統(tǒng)結(jié)構(gòu)進行的仿真，圖6 (b)是對新結(jié)構(gòu)進行的仿真，圖中所示 為外延區(qū)在導通狀態(tài)時的電流線軌跡，經(jīng)對比可見，新結(jié)構(gòu)的載流子從溝道進入 外延區(qū)后，相當大一部分是沿著N+摻雜區(qū)7的側(cè)壁流動的，由于摻雜區(qū)7電阻率 很低，因而器件整體的導通電阻也因此下降。
權(quán)利要求
1、一種具有低導通電阻的溝槽DMOS器件，該溝槽DMOS晶體管單元包括第一導電類型的襯底(46)、第一導電類型的外延層(45)和位于其上的體區(qū)(42)，體區(qū)(42)具有第二導電類型；至少一個溝槽(48)貫穿體區(qū)并延伸進入外延層；溝槽內(nèi)壁襯有隔離介質(zhì)層(38)，導電電極(40)位于溝槽中覆蓋隔離介質(zhì)層；第一導電類型的源區(qū)(39)位于鄰近溝槽的體區(qū)上部；其特征是它還具有位于緊鄰溝槽(48)下端的第二導電類型摻雜區(qū)(43)，并且所述第二導電類型摻雜區(qū)(43)被第一導電類型摻雜區(qū)(44)包圍，第一導電類型摻雜區(qū)(44)的摻雜濃度高于外延層(45)。
2、 根據(jù)權(quán)利要求l所述的具有低導通電阻的溝槽DMOS器件，其特征是所 述第二導電類型摻雜區(qū)(43)的形狀是規(guī)則矩形、非規(guī)則矩形、規(guī)則圓形或非規(guī) 則圓形。
全文摘要
本發(fā)明提供的是一種具有低導通電阻的溝槽DMOS器件，該溝槽DMOS晶體管單元包括第一導電類型的襯底、第一導電類型的外延層和位于其上的體區(qū)，體區(qū)具有第二導電類型；至少一個溝槽貫穿體區(qū)并延伸進入外延層；溝槽內(nèi)壁襯有隔離介質(zhì)層，導電電極位于溝槽中覆蓋隔離介質(zhì)層；第一導電類型的源區(qū)位于鄰近溝槽的體區(qū)上部；它還具有位于緊鄰溝槽下端的第二導電類型摻雜區(qū)，并且所述第二導電類型摻雜區(qū)被第一導電類型摻雜區(qū)包圍，第一導電類型摻雜區(qū)的摻雜濃度高于外延層。本發(fā)明提供的溝槽DMOS器件相比傳統(tǒng)溝槽DMOS器件具有更低的導通電阻，更易滿足功率電子系統(tǒng)的應用要求。
文檔編號H01L29/66GK101656269SQ200910072919
公開日2010年2月24日 申請日期2009年9月18日 優(yōu)先權(quán)日2009年9月18日
發(fā)明者菲 曹, 楊曉冬, 穎 王, 超 程 申請人:哈爾濱工程大學