專利名稱：Tft-lcd陣列基板及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種薄膜晶體管液晶顯示器結(jié)構(gòu)及其制造方法，尤其是一種TFT-IXD 陣列基板及其制造方法。
背景技術(shù)：
薄膜晶體管液晶顯示器(ThinFilm Transistor Liquid Crystal Display，簡稱 TFT-LCD)具有體積小、功耗低、無輻射等特點，近年來得到了迅速地發(fā)展，在當(dāng)前的平板顯 示器市場中占據(jù)了主導(dǎo)地位。TFT-LCD的主體結(jié)構(gòu)包括對盒的陣列基板和彩膜基板，其中陣 列基板上形成有柵線、數(shù)據(jù)線以及以矩陣方式排列的薄膜晶體管和像素電極。圖32為現(xiàn)有技術(shù)TFT-LCD陣列基板的結(jié)構(gòu)示意圖，為典型背溝道的底柵結(jié)構(gòu)。如 圖32所示，柵電極2形成在基板1上，并與柵線連接；柵絕緣層3形成在柵電極2上并覆蓋 整個基板1，有源層(半導(dǎo)體層4和摻雜半導(dǎo)體層5)形成在柵絕緣層3上并位于柵電極2 的上方；源電極6的一端形成在有源層上，另一端與數(shù)據(jù)線連接，漏電極7的一端形成在有 源層上，另一端通過鈍化層8上開設(shè)的鈍化層過孔與像素電極13連接，源電極6與漏電極 7之間形成TFT溝道區(qū)域，TFT溝道區(qū)域的摻雜半導(dǎo)體層5被完全刻蝕掉，暴露出半導(dǎo)體層 4 ；鈍化層8形成在數(shù)據(jù)線、源電極6和漏電極7上并覆蓋整個基板1，在漏電極7位置開設(shè) 有鈍化層過孔9。像素電極13形成在鈍化層8上，通過鈍化層過孔9與漏電極7連接。該 結(jié)構(gòu)形式的TFT-IXD陣列基板通常采用五次構(gòu)圖工藝(5-Mask)制備，主要工藝包括形成 柵電極和柵線圖形；形成柵絕緣層和有源層圖形；形成數(shù)據(jù)線、源電極、漏電極和TFT溝道 區(qū)域圖形；形成鈍化層和鈍化層過孔圖形；形成像素電極圖形。工作時，向柵電極通入開啟 電壓，半導(dǎo)體層形成導(dǎo)電通道使源電極和漏電極導(dǎo)通，將數(shù)據(jù)線上的數(shù)據(jù)電壓施加在像素 電極上。實際使用表明，現(xiàn)有技術(shù)這種采用各層縱向疊加的結(jié)構(gòu)導(dǎo)致內(nèi)部段差較大，容易 使后續(xù)沉積的薄膜產(chǎn)生斷裂。此外，這種縱向疊加的結(jié)構(gòu)增加了盒厚，不僅容易引起其它不 良，而且降低了液晶的響應(yīng)速度。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種TFT-LCD陣列基板及其制造方法，不僅有效降低內(nèi)部段 差，而且減小盒厚，提高液晶的響應(yīng)速度。為了實現(xiàn)上述目的，本發(fā)明提供了一種TFT-IXD陣列基板，包括形成在基板上的 柵線和數(shù)據(jù)線，所述柵線和數(shù)據(jù)線限定的像素區(qū)域內(nèi)形成像素電極和薄膜晶體管，所述薄 膜晶體管包括柵電極，形成在基板上，與柵線連接；柵絕緣層，形成在柵電極上并覆蓋整個基板；源電極，形成在柵絕緣層上，一端位于柵電極的上方，另一端與數(shù)據(jù)線連接；漏電極，形成在柵絕緣層上，一端位于柵電極的上方，另一端與像素電極連接；
4
摻雜半導(dǎo)體層和半導(dǎo)體層，以橫向排布方式形成在源電極與漏電極之間；鈍化層，形成在上述結(jié)構(gòu)圖形上，并覆蓋整個基板。所述像素電極可以形成在柵絕緣層上，并與漏電極直接連接。進一步地，所述像素 電極與數(shù)據(jù)線在同一次構(gòu)圖工藝中形成。所述像素電極也可以形成在鈍化層上，并通過鈍化層上開設(shè)的鈍化層過孔與漏電 極連接。在上述技術(shù)方案基礎(chǔ)上，摻雜半導(dǎo)體層形成在源電極與漏電極之間溝道區(qū)域的內(nèi) 壁上，外表面與源電極和漏電極的端部接觸，半導(dǎo)體層與摻雜半導(dǎo)體層的內(nèi)表面接觸。為了實現(xiàn)上述目的，本發(fā)明還提供了一種TFT-IXD陣列基板制造方法，包括步驟11、在基板上沉積柵金屬薄膜，通過構(gòu)圖工藝形成包括柵線和柵電極的圖 形；步驟12、在完成步驟11的基板上沉積柵絕緣層、透明導(dǎo)電薄膜和源漏金屬薄膜， 通過構(gòu)圖工藝形成包括數(shù)據(jù)線、源電極、漏電極和像素電極的圖形，所述漏電極與像素電極 直接連接；步驟13、在完成步驟12的基板上沉積摻雜半導(dǎo)體薄膜，通過構(gòu)圖工藝在源電極和 漏電極之間形成橫向設(shè)置的摻雜半導(dǎo)體層圖形；步驟14、在完成步驟13的基板上沉積半導(dǎo)體薄膜，通過構(gòu)圖工藝在源電極和漏電 極之間形成橫向設(shè)置的半導(dǎo)體層圖形；步驟15、在完成步驟14的基板上沉積鈍化層，通過構(gòu)圖工藝形成包括柵線接口過 孔和數(shù)據(jù)線接口過孔的圖形。所述步驟12可以包括在完成步驟11的基板上，采用等離子體增強化學(xué)氣相沉積方法沉積柵絕緣層；在完成前述步驟的基板上，采用磁控濺射或熱蒸發(fā)的方法，依次沉積透明導(dǎo)電薄 膜和源漏金屬薄膜；在源漏金屬薄膜上涂敷一層光刻膠；采用半色調(diào)或灰色調(diào)掩模板對光刻膠進行曝光，使光刻膠形成光刻膠完全保留區(qū) 域、光刻膠完全去除區(qū)域和光刻膠半保留區(qū)域；其中光刻膠完全保留區(qū)域?qū)?yīng)于數(shù)據(jù)線、源 電極和漏電極圖形所在區(qū)域，光刻膠半保留區(qū)域?qū)?yīng)于像素電極圖形所在區(qū)域，光刻膠完 全去除區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；顯影處理后，光刻膠完全保留區(qū)域的光刻膠厚度 沒有變化，光刻膠完全去除區(qū)域的光刻膠被完全去除，光刻膠半保留區(qū)域的光刻膠厚度變 薄；通過第一次刻蝕工藝完全刻蝕掉光刻膠完全去除區(qū)域的源漏金屬薄膜和透明導(dǎo) 電薄膜，形成包括數(shù)據(jù)線和源電極的圖形，源電極與數(shù)據(jù)線連接；通過灰化工藝完全去除光刻膠半保留區(qū)域的光刻膠，暴露出該區(qū)域的源漏金屬薄 膜；通過第二次刻蝕工藝完全刻蝕掉光刻膠半保留區(qū)域的源漏金屬薄膜，形成包括漏 電極和像素電極的圖形，漏電極與像素電極直接連接；剝離剩余的光刻膠。所述步驟12也可以包括
在完成步驟11的基板上，采用等離子體增強化學(xué)氣相沉積方法沉積柵絕緣層；在完成前述步驟的基板上，采用磁控濺射或熱蒸發(fā)的方法，沉積透明導(dǎo)電薄膜；采用普通掩模板通過構(gòu)圖工藝形成包括像素電極的圖形；在完成前述步驟的基板上，采用磁控濺射或熱蒸發(fā)的方法，沉積源漏金屬薄膜；采用普通掩模板通過構(gòu)圖工藝形成包括數(shù)據(jù)線、源電極和漏電極的圖形，漏電極 與像素電極直接連接。為了實現(xiàn)上述目的，本發(fā)明還提供了另一種TFT-IXD陣列基板制造方法，包括步驟21、在基板上沉積柵金屬薄膜，通過構(gòu)圖工藝形成包括柵線和柵電極的圖 形；步驟22、在完成步驟21的基板上沉積柵絕緣層和源漏金屬薄膜，通過構(gòu)圖工藝形 成包括數(shù)據(jù)線、源電極和漏電極的圖形；步驟23、在完成步驟22的基板上沉積摻雜半導(dǎo)體薄膜，通過構(gòu)圖工藝在源電極與 漏電極之間形成橫向設(shè)置的摻雜半導(dǎo)體層圖形；步驟24、在完成步驟23的基板上沉積半導(dǎo)體薄膜，通過構(gòu)圖工藝在源電極與漏電 極之間形成橫向設(shè)置的半導(dǎo)體層圖形；步驟25、在完成步驟24的基板上沉積鈍化層，通過構(gòu)圖工藝在漏電極位置形成包 括鈍化層過孔的圖形；步驟26、在完成步驟25的基板上沉積透明導(dǎo)電薄膜，通過構(gòu)圖工藝形成包括像素 電極的圖形，像素電極通過鈍化層過孔與漏電極連接。本發(fā)明提供了一種TFT-LCD陣列基板及其制造方法，將摻雜半導(dǎo)體層和半導(dǎo)體層 以橫向排布方式設(shè)置在源電極與漏電極之間，與使用各層縱向疊加結(jié)構(gòu)的現(xiàn)有技術(shù)相比， 本發(fā)明不僅有效降低了內(nèi)部段差，避免了后續(xù)沉積的薄膜產(chǎn)生斷裂，而且減小了結(jié)構(gòu)圖形 的厚度，減小了盒厚，提高了液晶的響應(yīng)速度。


圖1為本發(fā)明TFT-IXD陣列基板第一實施例的平面圖；圖2為圖1中A1-A1向的剖面圖；圖3為本發(fā)明TFT-IXD陣列基板第一實施例第一次構(gòu)圖工藝后的平面圖；圖4為圖3中A2-A2向的剖面圖；圖5為本發(fā)明TFT-IXD陣列基板第一實施例第二次構(gòu)圖工藝后的平面圖；圖6為圖5中A3-A3向的剖面圖；圖7為本發(fā)明TFT-LCD陣列基板第一實施例第二次構(gòu)圖工藝中沉積各層薄膜后 A3-A3向的剖面圖；圖8為本發(fā)明TFT-IXD陣列基板第一實施例第二次構(gòu)圖工藝中光刻膠曝光顯影后 A3-A3向的剖面圖；圖9為本發(fā)明TFT-IXD陣列基板第一實施例第二次構(gòu)圖工藝中第一次刻蝕后 A3-A3向的剖面圖；圖10為本發(fā)明TFT-IXD陣列基板第一實施例第二次構(gòu)圖工藝中灰化工藝后A3-A3 向的剖面圖11為本發(fā)明TFT-IXD陣列基板第一實施例第二次構(gòu)圖工藝中第二次刻蝕后 A3-A3向的剖面圖；圖12為本發(fā)明TFT-IXD陣列基板第一實施例第三次構(gòu)圖工藝后的平面圖；圖13為圖12中A4-A4向的剖面圖；圖14為本發(fā)明TFT-IXD陣列基板第一實施例第四次構(gòu)圖工藝后的平面圖；圖15為圖14中A5-A5向的剖面圖；圖16為本發(fā)明TFT-IXD陣列基板第二實施例的平面圖；圖17為圖16中B1-B1向的剖面圖；圖18為本發(fā)明TFT-IXD陣列基板第二實施例第一次構(gòu)圖工藝后的平面圖；圖19為圖18中B2-B2向的剖面圖；圖20為本發(fā)明TFT-IXD陣列基板第二實施例第二次構(gòu)圖工藝后的平面圖；圖21為圖20中B3-B3向的剖面圖；圖22為本發(fā)明TFT-IXD陣列基板第二實施例第三次構(gòu)圖工藝后的平面圖；圖23為圖22中B4-B4向的剖面圖；圖24為本發(fā)明TFT-IXD陣列基板第二實施例第四次構(gòu)圖工藝后的平面圖；圖25為圖24中B5-B5向的剖面圖；圖26為本發(fā)明TFT-IXD陣列基板第二實施例第五次構(gòu)圖工藝后的平面圖；圖27為圖26中B6-B6向的剖面圖；圖28為本發(fā)明TFT-IXD陣列基板制造方法第一實施例的流程圖；圖29為本發(fā)明TFT-IXD陣列基板制造方法第一實施例形成數(shù)據(jù)線、源電極、漏電 極和像素電極圖形的流程圖；圖30為本發(fā)明TFT-LCD陣列基板制造方法第一實施例另一種形成數(shù)據(jù)線、源電 極、漏電極和像素電極圖形的流程圖；圖31為本發(fā)明TFT-IXD陣列基板制造方法第二實施例的流程
圖32為現(xiàn)有技術(shù)TFT-LCD陣列基板的結(jié)構(gòu)示意圖。
附圖標(biāo)記說明
1-基板；2_柵電極；3-柵絕緣層；
4-半導(dǎo)體層；5-摻雜半導(dǎo)體層；6_源電極；
7_漏電極；8-鈍化層；9-鈍化層過孔
11-柵線；12-數(shù)據(jù)線；13-像素電極；
14-公共電極線。
具體實施例方式下面通過附圖和實施例，對本發(fā)明的技術(shù)方案做進一步的詳細(xì)描述。圖1為本發(fā)明TFT-IXD陣列基板第一實施例的平面圖，所反映的是一個像素單元 的結(jié)構(gòu)，圖2為圖1中A1-A1向的剖面圖。如圖1和圖2所示，本實施例TFT-IXD陣列基板 的主體結(jié)構(gòu)包括形成在基板1上的柵線11、數(shù)據(jù)線12、像素電極13和薄膜晶體管，相互垂 直的柵線11和數(shù)據(jù)線12定義了像素區(qū)域，薄膜晶體管和像素電極13形成在像素區(qū)域內(nèi)， 柵線11用于向薄膜晶體管提供開啟信號，數(shù)據(jù)線12用于向像素電極13提供數(shù)據(jù)信號。具
7體地，本實施例TFT-IXD陣列基板包括形成在基板1上的柵線11和柵電極2，柵電極2與 柵線11連接；柵絕緣層3形成在柵電極2和柵線11上并覆蓋整個基板1 ；像素電極13形 成在柵絕緣層3上并位于像素區(qū)域內(nèi)；源電極6和漏電極7形成在柵絕緣層3上，源電極6 的一端位于柵電極2的上方，另一端與數(shù)據(jù)線12連接，漏電極7的一端位于柵電極2的上 方，另一端與像素電極13直接連接；源電極6和漏電極7之間形成有橫向排布的摻雜半導(dǎo) 體層5和半導(dǎo)體層4 ；鈍化層8形成在上述結(jié)構(gòu)圖形上，并覆蓋整個基板1。本實施例上述技術(shù)方案中，通過將摻雜半導(dǎo)體層和半導(dǎo)體層以橫向排布方式設(shè)置 在源電極和漏電極之間，有效降低了內(nèi)部段差，減小了結(jié)構(gòu)圖形的厚度，不僅避免了后續(xù)沉 積的薄膜產(chǎn)生斷裂，而且減小了盒厚，提高了液晶的響應(yīng)速度。上述技術(shù)方案中還可以包括 公共電極線14圖形，公共電極線14形成在像素區(qū)域內(nèi)，并位于兩條柵線11之間，用于與像 素電極13 —起構(gòu)成存儲電容。圖3 圖15為本發(fā)明TFT-IXD陣列基板第一實施例制造過程的示意圖，可以進 一步說明本實施例的技術(shù)方案，在以下說明中，本發(fā)明所稱的構(gòu)圖工藝包括光刻膠涂覆、掩 模、曝光、刻蝕、光刻膠剝離等工藝，光刻膠以正性光刻膠為例。圖3為本發(fā)明TFT-IXD陣列基板第一實施例第一次構(gòu)圖工藝后的平面圖，所反映 的是一個像素單元的結(jié)構(gòu)，圖4為圖3中A2-A2向的剖面圖。首先采用磁控濺射或熱蒸發(fā) 的方法，在基板1(如玻璃基板或石英基板)上沉積一層?xùn)沤饘俦∧?，柵金屬薄膜可以采?鋁、鉻、鎢、鉭、鈦、鉬或鋁鎳的單層薄膜，也可以采用由上述單層薄膜構(gòu)成的多層復(fù)合薄膜。 采用普通掩模板對柵金屬薄膜進行構(gòu)圖，在基板1上形成包括柵電極2和柵線11的圖形， 如圖3和圖4所示。實際應(yīng)用中，本發(fā)明第一次構(gòu)圖工藝中也可以同時形成公共電極線14 圖形，形成存儲電容在公共電極線上(Cs on Common)的結(jié)構(gòu)。圖5為本發(fā)明TFT-IXD陣列基板第一實施例第二次構(gòu)圖工藝后的平面圖，所反映 的是一個像素單元的結(jié)構(gòu)，圖6為圖5中A3-A3向的剖面圖。在完成上述結(jié)構(gòu)圖形的基板 上，首先采用等離子體增強化學(xué)氣相沉積(簡稱PECVD)方法，沉積柵絕緣層3，然后采用磁 控濺射或熱蒸發(fā)的方法，依次沉積透明導(dǎo)電薄膜和源漏金屬薄膜。采用半色調(diào)或灰色調(diào)掩 模板通過構(gòu)圖工藝形成包括數(shù)據(jù)線12、源電極6、漏電極7和像素電極13的圖形，如圖5和 圖6所示。本發(fā)明第二次構(gòu)圖工藝是一種采用多步刻蝕方法的構(gòu)圖工藝，通過一次構(gòu)圖工 藝形成數(shù)據(jù)線12、源電極6、漏電極7和像素電極13的圖形，具體過程說明如下。圖7為本發(fā)明TFT-LCD陣列基板第一實施例第二次構(gòu)圖工藝中沉積各層薄膜后 A3-A3向的剖面圖。在完成上述圖形的基板上，首先采用PECVD或其它成膜方法，沉積一層 柵絕緣層3，然后采用磁控濺射、熱蒸發(fā)或其它成膜方法，依次沉積透明導(dǎo)電薄膜21和源漏 金屬薄膜22，如圖7所示。柵絕緣層3可以采用氮化硅、二氧化硅或氧化鋁，源漏金屬薄膜 可以采用鋁、鉻、鎢、鉭、鈦、鉬或鋁鎳的單層薄膜，也可以采用由上述單層薄膜構(gòu)成的多層 復(fù)合薄膜；透明導(dǎo)電薄膜21可以采用氧化銦錫(IT0)、氧化銦鋅(IZ0)或氧化鋁鋅等材料， 也可以采用其它金屬及金屬氧化物。圖8為本發(fā)明TFT-IXD陣列基板第一實施例第二次構(gòu)圖工藝中光刻膠曝光顯影后 A3-A3向的剖面圖。在源漏金屬薄膜22上涂敷一層光刻膠30，采用半色調(diào)或灰色調(diào)掩模板 對光刻膠進行曝光，使光刻膠形成完全曝光區(qū)域A、未曝光區(qū)域B和半曝光區(qū)域C，其中未曝 光區(qū)域B對應(yīng)于數(shù)據(jù)線、源電極和漏電極圖形所在區(qū)域，半曝光區(qū)域C對應(yīng)于像素電極圖形所在區(qū)域，完全曝光區(qū)域A對應(yīng)于上述圖形以外的區(qū)域。顯影處理后，未曝光區(qū)域B的光刻 膠厚度沒有變化，形成光刻膠完全保留區(qū)域，完全曝光區(qū)域A的光刻膠被完全去除，形成光 刻膠完全去除區(qū)域，半曝光區(qū)域C的光刻膠厚度變薄，形成光刻膠半保留區(qū)域，如圖8所示。圖9為本發(fā)明TFT-IXD陣列基板第一實施例第二次構(gòu)圖工藝中第一次刻蝕后 A3-A3向的剖面圖。通過第一次刻蝕工藝完全刻蝕掉完全曝光區(qū)域A的源漏金屬薄膜22和 透明導(dǎo)電薄膜21，形成包括數(shù)據(jù)線和源電極的圖形，如圖9所示。圖10為本發(fā)明TFT-IXD陣列基板第一實施例第二次構(gòu)圖工藝中灰化工藝后A3-A3 向的剖面圖。通過灰化工藝，減少光刻膠30的厚度，完全去除半曝光區(qū)域C的光刻膠，暴露 出該區(qū)域的源漏金屬薄膜22，如圖10所示。由于未曝光區(qū)域B光刻膠的厚度大于半曝光區(qū) 域C光刻膠的厚度，因此本次工藝后，未曝光區(qū)域B還覆蓋有部分厚度的光刻膠。圖11為本發(fā)明TFT-IXD陣列基板第一實施例第二次構(gòu)圖工藝中第二次刻蝕后 A3-A3向的剖面圖。通過第二次刻蝕工藝對半曝光區(qū)域C的源漏金屬薄膜22進行刻蝕，完 全刻蝕掉該區(qū)域的源漏金屬薄膜22，暴露出透明導(dǎo)電薄膜，形成包括漏電極7和像素電極 13的圖形，如圖11所示。最后，剝離剩余的光刻膠，完成本實施例TFT-LCD陣列基板第二次構(gòu)圖工藝，如圖 5和圖6所示。本實施例第二次構(gòu)圖工藝后，源電極6和漏電極7形成在柵絕緣層3上，源 電極6的一端位于柵電極2的上方，另一端與數(shù)據(jù)線12連接，漏電極7的一端位于柵電極2 的上方，另一端與形成在像素區(qū)域內(nèi)的像素電極13直接連接，源電極6與漏電極7之間形 成溝道區(qū)域，溝道區(qū)域暴露出柵絕緣層3。圖12為本發(fā)明TFT-IXD陣列基板第一實施例第三次構(gòu)圖工藝后的平面圖，所反映 的是一個像素單元的結(jié)構(gòu)，圖13為圖12中A4-A4向的剖面圖。在完成上述結(jié)構(gòu)圖形的基 板上，采用PECVD方法或其它成膜方法，沉積摻雜半導(dǎo)體薄膜，采用普通掩模板對摻雜半導(dǎo) 體薄膜進行構(gòu)圖，形成橫向設(shè)置的摻雜半導(dǎo)體層5，摻雜半導(dǎo)體層5形成在源電極6和漏電 極7之間溝道區(qū)域的內(nèi)壁上，外表面與源電極6和漏電極7的端部接觸，如圖12和圖13所示。圖14為本發(fā)明TFT-IXD陣列基板第一實施例第四次構(gòu)圖工藝后的平面圖，所反映 的是一個像素單元的結(jié)構(gòu)，圖15為圖14中A5-A5向的剖面圖。在完成上述結(jié)構(gòu)圖形的基 板上，采用PECVD方法或其它成膜方法，沉積半導(dǎo)體薄膜，采用普通掩模板對半導(dǎo)體薄膜進 行構(gòu)圖，在溝道區(qū)域內(nèi)部形成半導(dǎo)體層4，半導(dǎo)體層4與摻雜半導(dǎo)體層5的內(nèi)表面接觸，在源 電極6和漏電極7之間形成橫向排布的摻雜半導(dǎo)體層5和半導(dǎo)體層4，如圖14和圖15所示。最后，在完成上述圖形的基板上，采用PECVD方法或其它成膜方法，沉積一層鈍化 層8，鈍化層8可以選用氧化物、氮化物或氧氮化合物。采用普通掩模板對鈍化層進行構(gòu)圖， 形成柵線接口區(qū)域(柵線PAD)的柵線接口過孔和數(shù)據(jù)線接口區(qū)域(數(shù)據(jù)線PAD)的數(shù)據(jù)線 接口過孔等圖形(未示出)，如圖1和圖2所示。柵線接口過孔和數(shù)據(jù)線接口過孔等圖形的 結(jié)構(gòu)與現(xiàn)有技術(shù)結(jié)構(gòu)相同，這里不再贅述。以上所說明的四次構(gòu)圖工藝僅僅是制備本實施例TFT-IXD陣列基板的一種實現(xiàn) 方法，實際使用中還可以通過增加或減少構(gòu)圖工藝次數(shù)、選擇不同的材料或材料組合來實 現(xiàn)本發(fā)明。例如，本實施例TFT-IXD陣列基板第二次構(gòu)圖工藝可以由二個采用普通掩模板的構(gòu)圖工藝完成，即通過一次采用普通掩模板的構(gòu)圖工藝形成像素電極圖形，通過另一次 采用普通掩模板的構(gòu)圖工藝形成數(shù)據(jù)線、源電極和漏電極圖形，這里不再贅述。本實施例提供了一種TFT-IXD陣列基板，首先通過第一次構(gòu)圖工藝形成柵線和柵 電極圖形，然后使用半色調(diào)或灰色調(diào)掩模板通過第二次構(gòu)圖工藝形成數(shù)據(jù)線、源電極、漏電 極和像素電極圖形，之后通過第三次、第四次構(gòu)圖工藝形成橫向排布的摻雜半導(dǎo)體層和半 導(dǎo)體層圖形，最后通過第五次構(gòu)圖工藝形成柵線接口過孔和數(shù)據(jù)線接口過孔圖形。本實施 例TFT-LCD陣列基板工作時，當(dāng)向柵電極施加開啟電壓時，半導(dǎo)體層形成導(dǎo)電通道使源電 極和漏電極導(dǎo)通，將數(shù)據(jù)線上的數(shù)據(jù)電壓施加在像素電極上，實現(xiàn)顯示。由于本實施例將摻 雜半導(dǎo)體層和半導(dǎo)體層以橫向排布方式設(shè)置在源電極和漏電極之間，與使用各層縱向疊加 結(jié)構(gòu)的現(xiàn)有技術(shù)相比，本實施例不僅有效降低了內(nèi)部段差，避免了后續(xù)沉積的薄膜產(chǎn)生斷 裂，而且減小了結(jié)構(gòu)圖形的厚度，減小了盒厚，提高了液晶的響應(yīng)速度。此外，本實施例漏電 極與像素電極直接連接，提高了漏電極與像素電極之間電連接的可靠性。圖16為本發(fā)明TFT-IXD陣列基板第二實施例的平面圖，所反映的是一個像素單元 的結(jié)構(gòu)，圖17為圖16中B1-B1向的剖面圖。如圖16和圖17所示，本實施例TFT-IXD陣列 基板的主體結(jié)構(gòu)包括形成在基板1上的柵線11、數(shù)據(jù)線12、像素電極13和薄膜晶體管，相 互垂直的柵線11和數(shù)據(jù)線12定義了像素區(qū)域，薄膜晶體管和像素電極13形成在像素區(qū)域 內(nèi)，柵線11用于向薄膜晶體管提供開啟信號，數(shù)據(jù)線12用于向像素電極13提供數(shù)據(jù)信號。 具體地，本實施例TFT-IXD陣列基板包括形成在基板1上的柵線11和柵電極2，柵電極2與 柵線11連接；柵絕緣層3形成在柵電極2和柵線11上并覆蓋整個基板1 ；源電極6和漏電 極7形成在柵絕緣層3上，源電極6的一端位于柵電極2的上方，另一端與數(shù)據(jù)線12連接， 漏電極7的一端位于柵電極2的上方，另一端通過鈍化層8上開設(shè)的鈍化層過孔9與像素 電極13連接；源電極6和漏電極7之間形成有橫向排布的摻雜半導(dǎo)體層5和半導(dǎo)體層4 ； 鈍化層8形成在上述結(jié)構(gòu)圖形上，并覆蓋整個基板1，在漏電極7位置開設(shè)有鈍化層過孔9， 像素電極13形成在鈍化層8上，并通過鈍化層過孔9與漏電極7連接。 本實施例上述技術(shù)方案中，通過將摻雜半導(dǎo)體層和半導(dǎo)體層以橫向排布方式設(shè)置 在源電極和漏電極之間，有效降低了內(nèi)部段差，減小了結(jié)構(gòu)圖形的厚度，不僅避免了后續(xù)沉 積的薄膜產(chǎn)生斷裂，而且減小了盒厚，提高了液晶的響應(yīng)速度。上述技術(shù)方案中還可以包括 公共電極線14圖形，公共電極線14形成在像素區(qū)域內(nèi)，并位于兩條柵線11之間，用于與像 素電極13 —起構(gòu)成存儲電容。圖18 圖27為本發(fā)明TFT-IXD陣列基板第二實施例制造過程的示意圖，可以進 一步說明本實施例的技術(shù)方案，在以下說明中，本實施例各層材料和工藝與前述第一實施 例相同，不再贅述。圖18為本發(fā)明TFT-IXD陣列基板第二實施例第一次構(gòu)圖工藝后的平面圖，所反映 的是一個像素單元的結(jié)構(gòu)，圖19為圖18中B2-B2向的剖面圖。首先采用磁控濺射或熱蒸 發(fā)的方法，在基板1上沉積一層?xùn)沤饘俦∧?。采用普通掩模板對柵金屬薄膜進行構(gòu)圖，在基 板1上形成包括柵電極2和柵線11的圖形，如圖18和圖19所示。實際應(yīng)用中，本發(fā)明第 一次構(gòu)圖工藝中也可以同時形成公共電極線14圖形，形成存儲電容在公共電極線上(Cs on Common)的結(jié)構(gòu)。圖20為本發(fā)明TFT-IXD陣列基板第二實施例第二次構(gòu)圖工藝后的平面圖，所反映
10的是一個像素單元的結(jié)構(gòu)，圖21為圖20中B3-B3向的剖面圖。在完成上述結(jié)構(gòu)圖形的基 板上，采用PECVD方法沉積柵絕緣層3，然后采用磁控濺射或熱蒸發(fā)的方法沉積源漏金屬薄 膜。采用普通掩模板通過構(gòu)圖工藝形成包括數(shù)據(jù)線12、源電極6和漏電極7的圖形，如圖 20和圖21所示。圖22為本發(fā)明TFT-IXD陣列基板第二實施例第三次構(gòu)圖工藝后的平面圖，所反映 的是一個像素單元的結(jié)構(gòu)，圖23為圖22中B4-B4向的剖面圖。在完成上述結(jié)構(gòu)圖形的基 板上，采用PECVD方法或其它成膜方法，沉積摻雜半導(dǎo)體薄膜，采用普通掩模板對摻雜半導(dǎo) 體薄膜進行構(gòu)圖，形成橫向設(shè)置的摻雜半導(dǎo)體層5，摻雜半導(dǎo)體層5形成在源電極6和漏電 極7之間溝道區(qū)域的內(nèi)壁上，外表面與源電極6和漏電極7的端部接觸，如圖22和圖23所
7J\ o圖24為本發(fā)明TFT-IXD陣列基板第二實施例第四次構(gòu)圖工藝后的平面圖，所反映 的是一個像素單元的結(jié)構(gòu)，圖25為圖24中B5-B5向的剖面圖。在完成上述結(jié)構(gòu)圖形的基 板上，采用PECVD方法或其它成膜方法，沉積半導(dǎo)體薄膜，采用普通掩模板對半導(dǎo)體薄膜進 行構(gòu)圖，在溝道區(qū)域內(nèi)部形成半導(dǎo)體層4，半導(dǎo)體層4與摻雜半導(dǎo)體層5的內(nèi)表面接觸，在源 電極6和漏電極7之間形成橫向排布的摻雜半導(dǎo)體層5和半導(dǎo)體層4，如圖24和圖25所
7J\ o圖26為本發(fā)明TFT-IXD陣列基板第二實施例第五次構(gòu)圖工藝后的平面圖，所反映 的是一個像素單元的結(jié)構(gòu)，圖27為圖26中B6-B6向的剖面圖。在完成上述圖形的基板上， 采用PECVD方法或其它成膜方法，沉積一層鈍化層8，采用普通掩模板對鈍化層進行構(gòu)圖， 在漏電極7位置形成包括鈍化層過孔9的圖形，如圖26和圖27所示。本次構(gòu)圖工藝中，還 同時形成有柵線接口過孔和數(shù)據(jù)線接口過孔等圖形。最后，在完成上述圖形的基板上，采用磁控濺射、熱蒸發(fā)或其它成膜方法沉積透明 導(dǎo)電薄膜，采用普通掩模板對透明導(dǎo)電薄膜進行構(gòu)圖，在像素區(qū)域內(nèi)形成包括像素電極13 的圖形，像素電極13通過鈍化層過孔9與漏電極7連接，如圖16和圖17所示。本實施例提供了一種TFT-IXD陣列基板，首先通過第一次構(gòu)圖工藝形成柵線和柵 電極圖形，通過第二次構(gòu)圖工藝形成數(shù)據(jù)線、源電極和漏電極圖形，之后通過第三次、第四 次構(gòu)圖工藝形成橫向排布的摻雜半導(dǎo)體層和半導(dǎo)體層圖形，通過第五次構(gòu)圖工藝形成鈍化 層過孔圖形，通過第六次構(gòu)圖工藝形成像素電極圖形。由于本實施例將摻雜半導(dǎo)體層和半 導(dǎo)體層以橫向排布方式設(shè)置在源電極和漏電極之間，與使用各層縱向疊加結(jié)構(gòu)的現(xiàn)有技術(shù) 相比，本實施例不僅有效降低了內(nèi)部段差，避免了后續(xù)沉積的薄膜產(chǎn)生斷裂，而且減小了結(jié) 構(gòu)圖形的厚度，減小了盒厚，提高了液晶的響應(yīng)速度。圖28為本發(fā)明TFT-IXD陣列基板制造方法第一實施例的流程圖，包括步驟11、在基板上沉積柵金屬薄膜，通過構(gòu)圖工藝形成包括柵線和柵電極的圖 形；步驟12、在完成步驟11的基板上沉積柵絕緣層、透明導(dǎo)電薄膜和源漏金屬薄膜， 通過構(gòu)圖工藝形成包括數(shù)據(jù)線、源電極、漏電極和像素電極的圖形，所述漏電極與像素電極 直接連接；步驟13、在完成步驟12的基板上沉積摻雜半導(dǎo)體薄膜，通過構(gòu)圖工藝在源電極和 漏電極之間形成橫向設(shè)置的摻雜半導(dǎo)體層圖形；
11
步驟14、在完成步驟13的基板上沉積半導(dǎo)體薄膜，通過構(gòu)圖工藝在源電極和漏電 極之間形成橫向設(shè)置的半導(dǎo)體層圖形；步驟15、在完成步驟14的基板上沉積鈍化層，通過構(gòu)圖工藝形成包括柵線接口過 孔和數(shù)據(jù)線接口過孔的圖形。本實施例步驟11中，采用磁控濺射或熱蒸發(fā)的方法，在基板(如玻璃基板或石英 基板)上沉積一層?xùn)沤饘俦∧?，柵金屬薄膜可以采用鋁、鉻、鎢、鉭、鈦、鉬或鋁鎳的單層薄 膜，也可以采用由上述單層薄膜構(gòu)成的多層復(fù)合薄膜。采用普通掩模板對柵金屬薄膜進行 構(gòu)圖，在基板上形成包括柵電極和柵線的圖形。實際應(yīng)用中，本發(fā)明步驟1中也可以同時形 成公共電極線圖形，形成存儲電容在公共電極線上(Cs on Common)的結(jié)構(gòu)。圖29為本發(fā)明TFT-IXD陣列基板制造方法第一實施例形成數(shù)據(jù)線、源電極、漏電 極和像素電極圖形的流程圖，包括步驟211、在完成步驟11的基板上，采用等離子體增強化學(xué)氣相沉積方法沉積柵 絕緣層；步驟212、在完成步驟211的基板上，采用磁控濺射或熱蒸發(fā)的方法，依次沉積透 明導(dǎo)電薄膜和源漏金屬薄膜；步驟213、在源漏金屬薄膜上涂敷一層光刻膠；步驟214、采用半色調(diào)或灰色調(diào)掩模板對光刻膠進行曝光，使光刻膠形成光刻膠完 全保留區(qū)域、光刻膠完全去除區(qū)域和光刻膠半保留區(qū)域；其中光刻膠完全保留區(qū)域?qū)?yīng)于 數(shù)據(jù)線、源電極和漏電極圖形所在區(qū)域，光刻膠半保留區(qū)域?qū)?yīng)于像素電極圖形所在區(qū)域， 光刻膠完全去除區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；顯影處理后，光刻膠完全保留區(qū)域的光 刻膠厚度沒有變化，光刻膠完全去除區(qū)域的光刻膠被完全去除，光刻膠半保留區(qū)域的光刻 膠厚度變?。徊襟E215、通過第一次刻蝕工藝完全刻蝕掉光刻膠完全去除區(qū)域的源漏金屬薄膜 和透明導(dǎo)電薄膜，形成包括數(shù)據(jù)線和源電極的圖形，源電極與數(shù)據(jù)線連接；步驟216、通過灰化工藝完全去除光刻膠半保留區(qū)域的光刻膠，暴露出該區(qū)域的源 漏金屬薄膜；步驟217、通過第二次刻蝕工藝完全刻蝕掉光刻膠半保留區(qū)域的源漏金屬薄膜，形 成包括漏電極和像素電極的圖形，漏電極與像素電極直接連接；步驟218、剝離剩余的光刻膠。本實施例是一種通過多步刻蝕方法通過一次構(gòu)圖工藝同時形成數(shù)據(jù)線、源電極、 漏電極和像素電極圖形的技術(shù)方案，其制備過程已在前述圖5 圖11所示技術(shù)方案中詳細(xì) 介紹，這里不再贅述。圖30為本發(fā)明TFT-IXD陣列基板制造方法第一實施例另一種形成數(shù)據(jù)線、源電 極、漏電極和像素電極圖形的流程圖，包括步驟221、在完成步驟11的基板上，采用等離子體增強化學(xué)氣相沉積方法沉積柵 絕緣層；步驟222、在完成步驟221的基板上，采用磁控濺射或熱蒸發(fā)的方法，沉積透明導(dǎo) 電薄膜；步驟223、采用普通掩模板通過構(gòu)圖工藝形成包括像素電極的圖形；
12
步驟224、在完成步驟223的基板上，采用磁控濺射或熱蒸發(fā)的方法，沉積源漏金
屬薄膜；步驟225、采用普通掩模板通過構(gòu)圖工藝形成包括數(shù)據(jù)線、源電極和漏電極的圖 形，漏電極與像素電極直接連接。本實施例是一種采用普通掩模板的二次構(gòu)圖工藝分別形成像素電極和數(shù)據(jù)線、源 電極、漏電極圖形的技術(shù)方案，即通過一次采用普通掩模板的構(gòu)圖工藝形成像素電極圖形， 通過另一次采用普通掩模板的構(gòu)圖工藝形成數(shù)據(jù)線、源電極和漏電極圖形。本實施例步驟13中，在完成上述結(jié)構(gòu)圖形的基板上，采用PECVD方法或其它成膜 方法，沉積摻雜半導(dǎo)體薄膜，采用普通掩模板對摻雜半導(dǎo)體薄膜進行構(gòu)圖，形成橫向設(shè)置的 摻雜半導(dǎo)體層圖形，摻雜半導(dǎo)體層圖形形成在源電極和漏電極之間溝道區(qū)域的內(nèi)壁上，與 源電極和漏電極的端部接觸。本發(fā)明步驟14中，在完成上述結(jié)構(gòu)圖形的基板上，采用PECVD方法或其它成膜方 法，沉積半導(dǎo)體薄膜，采用普通掩模板對半導(dǎo)體薄膜進行構(gòu)圖，在溝道區(qū)域內(nèi)部形成橫向設(shè) 置的半導(dǎo)體層圖形，半導(dǎo)體層與摻雜半導(dǎo)體層的內(nèi)表面接觸，在源電極和漏電極之間形成 橫向排布的摻雜半導(dǎo)體層和半導(dǎo)體層。本發(fā)明步驟15中，在完成上述結(jié)構(gòu)圖形的基板上，沉積一層鈍化層，鈍化層可以 選用氧化物、氮化物或氧氮化合物。采用普通掩模板對鈍化層進行構(gòu)圖，形成柵線接口過孔 和數(shù)據(jù)線接口過孔等圖形。圖31為本發(fā)明TFT-IXD陣列基板制造方法第二實施例的流程圖，包括步驟21、在基板上沉積柵金屬薄膜，通過構(gòu)圖工藝形成包括柵線和柵電極的圖 形；步驟22、在完成步驟21的基板上沉積柵絕緣層和源漏金屬薄膜，通過構(gòu)圖工藝形 成包括數(shù)據(jù)線、源電極和漏電極的圖形；步驟23、在完成步驟22的基板上沉積摻雜半導(dǎo)體薄膜，通過構(gòu)圖工藝在源電極與 漏電極之間形成橫向設(shè)置的摻雜半導(dǎo)體層圖形；步驟24、在完成步驟23的基板上沉積半導(dǎo)體薄膜，通過構(gòu)圖工藝在源電極與漏電 極之間形成橫向設(shè)置的半導(dǎo)體層圖形；步驟25、在完成步驟24的基板上沉積鈍化層，通過構(gòu)圖工藝在漏電極位置形成包 括鈍化層過孔的圖形；步驟26、在完成步驟25的基板上沉積透明導(dǎo)電薄膜，通過構(gòu)圖工藝形成包括像素 電極的圖形，像素電極通過鈍化層過孔與漏電極連接。本實施例是一種像素電極通過鈍化層過孔與漏電極連接的技術(shù)方案，其制備過程 已在前述圖16 圖27所示技術(shù)方案中詳細(xì)介紹，這里不再贅述。本發(fā)明提供了一種TFT-IXD陣列基板制造方法，通過將摻雜半導(dǎo)體層和半導(dǎo)體層 以橫向排布方式設(shè)置在源電極和漏電極之間，不僅有效降低了內(nèi)部段差，避免了后續(xù)沉積 的薄膜產(chǎn)生斷裂，而且減小了結(jié)構(gòu)圖形的厚度，減小了盒厚，提高了液晶的響應(yīng)速度。最后應(yīng)說明的是以上實施例僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管參照 較佳實施例對本發(fā)明進行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對本發(fā)明的 技術(shù)方案進行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍。
1權(quán)利要求
一種TFT-LCD陣列基板，包括形成在基板上的柵線和數(shù)據(jù)線，所述柵線和數(shù)據(jù)線限定的像素區(qū)域內(nèi)形成像素電極和薄膜晶體管，其特征在于，所述薄膜晶體管包括柵電極，形成在基板上，與柵線連接；柵絕緣層，形成在柵電極上并覆蓋整個基板；源電極，形成在柵絕緣層上，一端位于柵電極的上方，另一端與數(shù)據(jù)線連接；漏電極，形成在柵絕緣層上，一端位于柵電極的上方，另一端與像素電極連接；摻雜半導(dǎo)體層和半導(dǎo)體層，以橫向排布方式形成在源電極與漏電極之間；鈍化層，形成在上述結(jié)構(gòu)圖形上，并覆蓋整個基板。
2.根據(jù)權(quán)利要求1所述的TFT-LCD陣列基板，其特征在于，所述像素電極形成在柵絕緣 層上，并與漏電極直接連接。
3.根據(jù)權(quán)利要求2所述的TFT-LCD陣列基板，其特征在于，所述像素電極與數(shù)據(jù)線在同 一次構(gòu)圖工藝中形成。
4.根據(jù)權(quán)利要求1所述的TFT-LCD陣列基板，其特征在于，所述像素電極形成在鈍化層 上，并通過鈍化層上開設(shè)的鈍化層過孔與漏電極連接。
5.根據(jù)權(quán)利要求1 4中任一權(quán)利要求所述的TFT-LCD陣列基板，其特征在于，摻雜半 導(dǎo)體層形成在源電極與漏電極之間溝道區(qū)域的內(nèi)壁上，外表面與源電極和漏電極的端部接 觸，半導(dǎo)體層與摻雜半導(dǎo)體層的內(nèi)表面接觸。
6.一種TFT-IXD陣列基板制造方法，其特征在于，包括步驟11、在基板上沉積柵金屬薄膜，通過構(gòu)圖工藝形成包括柵線和柵電極的圖形； 步驟12、在完成步驟11的基板上沉積柵絕緣層、透明導(dǎo)電薄膜和源漏金屬薄膜，通過 構(gòu)圖工藝形成包括數(shù)據(jù)線、源電極、漏電極和像素電極的圖形，所述漏電極與像素電極直接 連接；步驟13、在完成步驟12的基板上沉積摻雜半導(dǎo)體薄膜，通過構(gòu)圖工藝在源電極和漏電 極之間形成橫向設(shè)置的摻雜半導(dǎo)體層圖形；步驟14、在完成步驟13的基板上沉積半導(dǎo)體薄膜，通過構(gòu)圖工藝在源電極和漏電極之 間形成橫向設(shè)置的半導(dǎo)體層圖形；步驟15、在完成步驟14的基板上沉積鈍化層，通過構(gòu)圖工藝形成包括柵線接口過孔和 數(shù)據(jù)線接口過孔的圖形。
7.根據(jù)權(quán)利要求6所述的TFT-IXD陣列基板制造方法，其特征在于，所述步驟12包括 在完成步驟11的基板上，采用等離子體增強化學(xué)氣相沉積方法沉積柵絕緣層；在完成前述步驟的基板上，采用磁控濺射或熱蒸發(fā)的方法，依次沉積透明導(dǎo)電薄膜和 源漏金屬薄膜；在源漏金屬薄膜上涂敷一層光刻膠；采用半色調(diào)或灰色調(diào)掩模板對光刻膠進行曝光，使光刻膠形成光刻膠完全保留區(qū)域、 光刻膠完全去除區(qū)域和光刻膠半保留區(qū)域；其中光刻膠完全保留區(qū)域?qū)?yīng)于數(shù)據(jù)線、源電 極和漏電極圖形所在區(qū)域，光刻膠半保留區(qū)域?qū)?yīng)于像素電極圖形所在區(qū)域，光刻膠完全 去除區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；顯影處理后，光刻膠完全保留區(qū)域的光刻膠厚度 沒有變化，光刻膠完全去除區(qū)域的光刻膠被完全去除，光刻膠半保留區(qū)域的光刻膠厚度變 薄；通過第一次刻蝕工藝完全刻蝕掉光刻膠完全去除區(qū)域的源漏金屬薄膜和透明導(dǎo)電薄 膜，形成包括數(shù)據(jù)線和源電極的圖形，源電極與數(shù)據(jù)線連接；通過灰化工藝完全去除光刻膠半保留區(qū)域的光刻膠，暴露出該區(qū)域的源漏金屬薄膜； 通過第二次刻蝕工藝完全刻蝕掉光刻膠半保留區(qū)域的源漏金屬薄膜，形成包括漏電極 和像素電極的圖形，漏電極與像素電極直接連接； 剝離剩余的光刻膠。
8.根據(jù)權(quán)利要求6所述的TFT-IXD陣列基板制造方法，其特征在于，所述步驟12包括 在完成步驟11的基板上，采用等離子體增強化學(xué)氣相沉積方法沉積柵絕緣層；在完成前述步驟的基板上，采用磁控濺射或熱蒸發(fā)的方法，沉積透明導(dǎo)電薄膜； 采用普通掩模板通過構(gòu)圖工藝形成包括像素電極的圖形； 在完成前述步驟的基板上，采用磁控濺射或熱蒸發(fā)的方法，沉積源漏金屬薄膜； 采用普通掩模板通過構(gòu)圖工藝形成包括數(shù)據(jù)線、源電極和漏電極的圖形，漏電極與像 素電極直接連接。
9.一種TFT-IXD陣列基板制造方法，其特征在于，包括步驟21、在基板上沉積柵金屬薄膜，通過構(gòu)圖工藝形成包括柵線和柵電極的圖形； 步驟22、在完成步驟21的基板上沉積柵絕緣層和源漏金屬薄膜，通過構(gòu)圖工藝形成包 括數(shù)據(jù)線、源電極和漏電極的圖形；步驟23、在完成步驟22的基板上沉積摻雜半導(dǎo)體薄膜，通過構(gòu)圖工藝在源電極與漏電 極之間形成橫向設(shè)置的摻雜半導(dǎo)體層圖形；步驟24、在完成步驟23的基板上沉積半導(dǎo)體薄膜，通過構(gòu)圖工藝在源電極與漏電極之 間形成橫向設(shè)置的半導(dǎo)體層圖形；步驟25、在完成步驟24的基板上沉積鈍化層，通過構(gòu)圖工藝在漏電極位置形成包括鈍 化層過孔的圖形；步驟26、在完成步驟25的基板上沉積透明導(dǎo)電薄膜，通過構(gòu)圖工藝形成包括像素電極 的圖形，像素電極通過鈍化層過孔與漏電極連接。
全文摘要
本發(fā)明涉及一種TFT-LCD陣列基板及其制造方法。陣列基板包括形成在基板上的柵線和數(shù)據(jù)線，所述柵線和數(shù)據(jù)線限定的像素區(qū)域內(nèi)形成像素電極和薄膜晶體管，所述薄膜晶體管包括形成在基板上的柵電極、形成在柵電極上并覆蓋整個基板的柵絕緣層、形成在柵絕緣層上的源電極和漏電極、以橫向排布方式形成在源電極與漏電極之間的摻雜半導(dǎo)體層和半導(dǎo)體層、形成在上述結(jié)構(gòu)圖形上的鈍化層。本發(fā)明將摻雜半導(dǎo)體層和半導(dǎo)體層以橫向排布方式設(shè)置在源電極與漏電極之間，不僅有效降低了內(nèi)部段差，避免了后續(xù)沉積的薄膜產(chǎn)生斷裂，而且減小了結(jié)構(gòu)圖形的厚度，減小了盒厚，提高了液晶的響應(yīng)速度。
文檔編號H01L29/786GK101826532SQ200910079290
公開日2010年9月8日 申請日期2009年3月6日 優(yōu)先權(quán)日2009年3月6日
發(fā)明者張彌 申請人:北京京東方光電科技有限公司