專利名稱：構(gòu)造晶片淺溝道隔離槽的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路設(shè)計(jì)與制造技術(shù)領(lǐng)域，特別涉及一種構(gòu)造晶片淺溝道 隔離槽的方法。
背景技術(shù)：
在半導(dǎo)體集成電路制造過程中，常常需要在晶片上通過蝕刻的方式生成淺溝道隔 離槽(STI)結(jié)構(gòu)。如圖1所示，硅基底101由單晶硅構(gòu)成，單晶硅又稱作活動區(qū)域(Active Area,AA) 0硅基底101的上表面中央的凹陷部分為蝕刻形成的淺溝道隔離槽。在淺溝道隔 離槽兩個側(cè)壁與硅基底101形成邊角102，即圖1中虛線圓圈中的部分。圖2示出了現(xiàn)有技術(shù)中的淺溝道隔離槽蝕刻過程。淺溝道隔離槽蝕刻前的晶片橫 截面如圖4所示，晶片的硅基底101上表面通過在先的圖樣轉(zhuǎn)印過程處理后，按照預(yù)先確定 的圖樣覆蓋襯墊氧化物層103，在襯墊氧化物103之上是氮化硅層104。該流程具體包括如 下步驟步驟201 將所述晶片置于反應(yīng)室內(nèi)，對晶片進(jìn)行單晶硅蝕刻，蝕刻反應(yīng)發(fā)生在沒 有被襯墊氧化物層103以及氮化硅層104覆蓋的硅基底區(qū)域，構(gòu)造出淺溝道隔離槽的結(jié)構(gòu)， 蝕刻后的橫截面如圖5所示。襯墊氧化物層103由氧化硅構(gòu)成，典型厚度為1150埃；氮化 硅層104的典型厚度是110埃。圖5中僅示出一個淺溝道隔離槽結(jié)構(gòu)，實(shí)際上硅基底101 的上表面可能按照一定的間隔分布多個淺溝道隔離槽結(jié)構(gòu)，下同。步驟202 對氮化硅層104進(jìn)行各向同性蝕刻，使得氮化硅層104在水平方向上退 后一定距離，從而暴露出淺溝道隔離槽側(cè)壁的邊角。步驟203 對晶片的淺溝道隔離槽內(nèi)壁進(jìn)行表面氧化處理。具體做法就是向反應(yīng) 室內(nèi)通入氧氣，氧氣會與暴露出來的硅基底101表面上的單晶硅發(fā)生反應(yīng)，生成氧化硅層。通過對比實(shí)驗(yàn)可以發(fā)現(xiàn)，該邊角的曲率半徑對于最終制成的半導(dǎo)體集成電路的性 能具有明顯的關(guān)聯(lián)，并且曲率半徑較大的情況下，最終制成的半導(dǎo)體集成電路具有較好的 性能。這是因?yàn)?、邊角曲率半徑較大時，可以抑制電壓的場強(qiáng)在邊角處聚集，從而抑制邊 角處的寄生晶體管效應(yīng)(ParasticTransistor Effect)。2、邊角曲率半徑較大時，在邊角處 覆蓋的柵極氧化物的厚度要明顯大于邊角曲率半徑較小時的情況，從而也可以抑制邊角處 的寄生晶體管效應(yīng)。3、較大的邊角曲率半徑可以增加晶片上相鄰淺溝道隔離槽之間的單晶 硅側(cè)壁的有效厚度，這樣可以增加半導(dǎo)體器件的驅(qū)動電流。隨著半導(dǎo)體集成電路關(guān)鍵尺寸(Critical Dimensions，CD)越來越小，淺溝道隔離 槽的邊角區(qū)域在整個單晶硅側(cè)壁寬度占得比重也越來越大。這表明對于淺溝道隔離槽的邊 角的處理也越發(fā)顯得重要?，F(xiàn)有的晶片加工過程中缺乏對淺溝道隔離槽邊角區(qū)域的處理， 因此其邊角區(qū)域的曲率半徑往往小于理想取值。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于，提出一種構(gòu)造晶片淺溝道隔離槽的方法，能夠有效地增加淺溝道隔離槽邊角的曲率半徑，從而提高最終制成的半導(dǎo)體集成電路的性能。所述晶片包括單晶硅構(gòu)成的硅基底，以及硅基底的上表面按照預(yù)定的圖樣依次覆 蓋的襯墊氧化物層和氮化硅層，該方法包括如下步驟A、將所述晶片置于反應(yīng)室內(nèi)，對所述晶片未被襯墊氧化物層和氮化硅層覆蓋的硅 基底區(qū)域進(jìn)行蝕刻，構(gòu)造出淺溝道隔離槽的結(jié)構(gòu)；B、對所述氮化硅層進(jìn)行各向同性蝕刻，使得氮化硅層在水平方向上退后預(yù)定距 離，使得淺溝道隔離槽側(cè)壁的邊角暴露出來；然后對晶片未被襯墊氧化物層和氮化硅層覆 蓋的硅基底區(qū)域的表面進(jìn)行等離子體處理；C、對所述晶片未被襯墊氧化物層和氮化硅層覆蓋的硅基底區(qū)域進(jìn)行表面氧化處理。從以上技術(shù)方案可以看出，在對晶片進(jìn)行表面氧化處理之前，對硅基底表面進(jìn)行 等離子體處理，使得表面的單晶硅轉(zhuǎn)變?yōu)槎嗑Ч?，增加其氧化反?yīng)的速度，從而可以獲得較 大的邊角曲率半徑。


圖1為晶片上的淺溝道隔離槽及其邊角的示意圖；圖2為現(xiàn)有技術(shù)中的構(gòu)造晶片淺溝道隔離槽的流程圖；圖3為本發(fā)明實(shí)施例提出的構(gòu)造晶片淺溝道隔離槽的流程圖；圖4為本發(fā)明實(shí)施例以及現(xiàn)有技術(shù)中對晶片進(jìn)行硅基底蝕刻前的晶片橫截面示 意圖；圖5為本發(fā)明實(shí)施例以及現(xiàn)有技術(shù)中對晶片進(jìn)行硅基底蝕刻后的晶片橫截面示 意圖；圖6為本發(fā)明實(shí)施例步驟302至步驟303處理過程中晶片的橫截面示意圖；圖7為本發(fā)明實(shí)施例步驟304之后的晶片橫截面示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖對本發(fā)明作進(jìn)一步 的詳細(xì)闡述。本發(fā)明實(shí)施例工藝流程所要處理的晶片的橫截面如圖4所示。所述晶片通過在先 工藝的處理，包括單晶硅構(gòu)成的硅基底101，以及硅基底的上表面按照預(yù)定的圖樣依次覆蓋 的襯墊氧化物層103和氮化硅層104。本發(fā)明實(shí)施例提出的構(gòu)造晶片淺溝道隔離槽的流程 如圖3所示，包括如下步驟步驟301 將所述晶片置于反應(yīng)室內(nèi)，對晶片未被襯墊氧化物層103和氮化硅層 104覆蓋的硅基底區(qū)域進(jìn)行蝕刻，構(gòu)造出淺溝道隔離槽的結(jié)構(gòu)，其橫截面如圖5所示。在硅 基底101未被蝕刻部分的上表面覆蓋襯墊氧化物層103，在襯墊氧化物103之上是氮化硅 層104。襯墊氧化物層103由氧化硅構(gòu)成，典型厚度為1150埃；氮化硅層104的典型厚度 是110埃。圖5中僅示出一個淺溝道隔離槽結(jié)構(gòu)，實(shí)際上硅基底101的上表面可能按照一 定的間隔分布多個淺溝道隔離槽結(jié)構(gòu)，下同。步驟302 對氮化硅層104進(jìn)行各向同性蝕刻，使得氮化硅層104在水平方向上退后一定距離，使得淺溝道隔離槽側(cè)壁的邊角暴露出來。后退的距離可以是60埃至90埃，較 佳地，后退距離為75埃。該步驟處理后的晶片橫截面如圖6所示。步驟303 對硅基底101未被襯墊氧化物層和氮化硅層覆蓋的區(qū)域表面進(jìn)行等離 子體處理。具體做法是向反應(yīng)室內(nèi)通入反應(yīng)氣體，反應(yīng)氣體中包含四氟化碳CF4，直到反應(yīng) 室內(nèi)氣體壓強(qiáng)為5mT(毫特斯拉)至15mT。較佳地，氣體壓強(qiáng)為10mT。然后將氣體電離形 成等離子體，并對反應(yīng)室施加垂直向下方向的電壓，電壓為80伏到120伏，較佳地，電壓為 100伏。圖5中的垂直方向的箭頭示出了電壓方向。電壓持續(xù)時間為5秒至15秒，較佳地， 持續(xù)時間為10秒。經(jīng)過等離子體處理后，包括淺溝道隔離槽邊角以及淺溝道隔離槽內(nèi)壁在內(nèi)的暴露 于反應(yīng)氣體中的硅基底101表面一定厚度的單晶硅的晶體結(jié)構(gòu)發(fā)生改變，從單晶硅結(jié)構(gòu)變 成多晶硅結(jié)構(gòu)。步驟304 對晶片進(jìn)行表面氧化處理。具體做法就是向反應(yīng)室內(nèi)通入氧氣，氧氣會 與未被襯墊氧化物層103和氮化硅層104覆蓋的硅基底區(qū)域表面上的硅發(fā)生反應(yīng)，生成氧
化硅層。本步驟處理后的晶片橫截面如圖7所示。在淺溝道隔離槽結(jié)構(gòu)的表面生成了一層 氧化硅層，該氧化硅層與原先的襯墊氧化物層103的成分一致，并且是連續(xù)分布，故不再區(qū) 分而統(tǒng)稱為氧化硅層103。由于在步驟303中進(jìn)行了等離子體處理，使得暴露出來的硅基底101的表面一定 厚度的單晶硅變成了多晶硅。而多晶硅與氧氣的反應(yīng)速率要大于單晶硅與氧氣的反應(yīng)速 率。因此在步驟304中的表面氧化過程中，氧化反應(yīng)的速率要大于現(xiàn)有技術(shù)中氧化反應(yīng)的 速率，反應(yīng)后形成的邊角的曲率半徑就會增大。發(fā)明人通過進(jìn)行對比實(shí)驗(yàn)，對于四批晶片分別采用現(xiàn)有技術(shù)以及本發(fā)明實(shí)施例提 出的淺溝道隔離槽構(gòu)造方法進(jìn)行處理，結(jié)果發(fā)現(xiàn)采用現(xiàn)有技術(shù)處理的晶片淺溝道隔離槽 邊角的曲率半徑分別為130埃、123埃、96埃和122埃，而采用本發(fā)明實(shí)施例方法處理的晶 片淺溝道隔離槽邊角的曲率半徑分別為157埃、158埃、113埃和144埃，曲率半徑分別增大 了 21%、28%、18%和18%。由此可見，本發(fā)明實(shí)施例提出的淺溝道隔離槽構(gòu)造方法能夠有 效地增加淺溝道隔離槽邊角的曲率半徑，從而提高最終制成的半導(dǎo)體集成電路的性能。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精 神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
一種構(gòu)造晶片淺溝道隔離槽的方法，所述晶片包括單晶硅構(gòu)成的硅基底，以及硅基底的上表面按照預(yù)定的圖樣依次覆蓋的襯墊氧化物層和氮化硅層，該方法包括如下步驟A、將所述晶片置于反應(yīng)室內(nèi)，對所述晶片未被襯墊氧化物層和氮化硅層覆蓋的硅基底區(qū)域進(jìn)行蝕刻，構(gòu)造出淺溝道隔離槽的結(jié)構(gòu)；B、對所述氮化硅層進(jìn)行各向同性蝕刻，使得氮化硅層在水平方向上退后預(yù)定距離，使得淺溝道隔離槽側(cè)壁的邊角暴露出來；C、對所述晶片未被襯墊氧化物層和氮化硅層覆蓋的硅基底區(qū)域進(jìn)行表面氧化處理；其特征在于，在所述步驟B和步驟C之間，進(jìn)一步包括對晶片未被襯墊氧化物層和氮化硅層覆蓋的硅基底區(qū)域的表面進(jìn)行等離子體處理。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述對晶片未被襯墊氧化物層和氮化硅 層覆蓋的硅基底區(qū)域的表面進(jìn)行等離子體處理包括向所述晶片所在的反應(yīng)室內(nèi)通入包含四氟化碳CF4的反應(yīng)氣體；將所述反應(yīng)氣體電離形成等離子體，并對反應(yīng)室施加垂直向下方向的電壓。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，電壓持續(xù)時間為5秒至15秒。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，電壓持續(xù)時間為10秒。
5.根據(jù)權(quán)利要求3所述的方法，其特征在于，通入反應(yīng)氣體后，反應(yīng)室內(nèi)氣體壓強(qiáng)為 5mT 至 15mT。
6.根據(jù)權(quán)利要求5所述的方法，其特征在于，通入反應(yīng)氣體后，反應(yīng)室內(nèi)氣體壓強(qiáng)為 10mT。
7.根據(jù)權(quán)利要求5所述的方法，其特征在于，所述電壓的強(qiáng)度為80伏到120伏。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述電壓的強(qiáng)度為100伏。
9.根據(jù)權(quán)利要求1至8任一項(xiàng)所述的方法，其特征在于，步驟B所述氮化硅在水平方向 的后退距離為60埃至90埃。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，步驟B所述氮化硅在水平方向的后退距 離為75埃。
全文摘要
本發(fā)明公開了一種構(gòu)造晶片淺溝道隔離槽的方法，所述晶片包括單晶硅構(gòu)成的硅基底，以及硅基底的上表面按照預(yù)定的圖樣依次覆蓋的襯墊氧化物層和氮化硅層，該方法包括如下步驟A、將所述晶片置于反應(yīng)室內(nèi)，對所述晶片未被襯墊氧化物層和氮化硅層覆蓋的硅基底區(qū)域進(jìn)行蝕刻，構(gòu)造出淺溝道隔離槽的結(jié)構(gòu)；B、對所述氮化硅層進(jìn)行各向同性蝕刻，使得氮化硅層在水平方向上退后預(yù)定距離，使得淺溝道隔離槽側(cè)壁的邊角暴露出來；對晶片未被襯墊氧化物層和氮化硅層覆蓋的硅基底區(qū)域的表面進(jìn)行等離子體處理；C、對所述晶片未被襯墊氧化物層和氮化硅層覆蓋的硅基底區(qū)域進(jìn)行表面氧化處理。本發(fā)明方案可以有效地增加淺溝道隔離槽邊角的曲率半徑。
文檔編號H01L21/762GK101894787SQ20091008412
公開日2010年11月24日 申請日期2009年5月20日 優(yōu)先權(quán)日2009年5月20日
發(fā)明者鄧永平 申請人:中芯國際集成電路制造(北京)有限公司