專利名稱：單臺面串聯(lián)平面pn結(jié)芯片及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體器件制作方法，尤其與臺面型串聯(lián)平面PN結(jié)芯片及其制 造方法有關(guān)。
背景技術(shù)：
在同一芯片上制作兩個異向串聯(lián)的PN結(jié)對形成所需要的器件特性有著重要意 義。例如晶體管由經(jīng)過特殊設計的兩個串聯(lián)的曲面結(jié)或一個曲面結(jié)+ —個平面結(jié)構(gòu)成，一 般采用平面工藝或平面+臺面工藝實現(xiàn)；而對于某些器件例如雙向瞬變電壓抑制二極管和 雙向觸發(fā)管則由兩個串聯(lián)的平面結(jié)構(gòu)成，一般通過對每個結(jié)單獨做一個臺面來實現(xiàn)鈍化。 也有一些由串聯(lián)平面結(jié)構(gòu)成的芯片在封裝過程中實現(xiàn)表面鈍化。但這樣的芯片不能實現(xiàn)小 尺寸的表面貼裝式封裝，當兩個串聯(lián)的平面PN結(jié)距離很近時，對每個結(jié)單獨做一個臺面來 實現(xiàn)鈍化將變得十分困難甚至不可能。然而這樣的要求恰恰是為獲得芯片的電特性及封裝 特性所必須的。另一方面，現(xiàn)有的雙臺面晶圓還存在著難以進行自動中測的問題對于雙臺 面晶圓，在進行中測時需分兩面分別測試，因此無法實現(xiàn)晶圓的全自動探針測試。為解決雙 平面結(jié)串聯(lián)芯片的鈍化問題，本發(fā)明提供了涉及擴散工藝及鈍化工藝的單臺面串聯(lián)平面PN 結(jié)芯片制造方法。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種可解決平面串聯(lián)芯片的鈍化問題，以及可方便進行自動 中測的單臺面串聯(lián)平面PN結(jié)芯片。 本發(fā)明的第二個目的是提供一種上述單臺面串聯(lián)平面PN結(jié)芯片的制造方法。
為達到上述第一個目的，本發(fā)明是通過以下技術(shù)方案實現(xiàn)的 —種單臺面串聯(lián)平面PN結(jié)芯片，包括硅基片，該硅基片是一個具有第一主表面和 與該第一主表面相對的第二主表面的基片，在硅基片上直接或間接形成有串聯(lián)平面型的第 一 PN結(jié)和第二 PN結(jié)。其中，第一 PN結(jié)和第二 PN結(jié)邊緣設有單臺面，該兩個PN結(jié)暴露在 同一單臺面?zhèn)缺冢趩闻_面?zhèn)缺谏闲纬捎锈g化層，該鈍化層對前述第一 PN結(jié)和第二 PN結(jié)實 施完全的包封。 作為對上述技術(shù)方案的進一步設置，鈍化層為玻璃鈍化層或者CVD沉積膜。
上述第一 PN結(jié)和第二 PN結(jié)依據(jù)硅基片的導電類型不同可形成PNP型或NPN型。
為達成上述第二個目的，本發(fā)明提供了一種制作單臺面串聯(lián)平面PN結(jié)芯片的方 法，包括以下步驟 a.在第一導電類型的硅基片第一主表面和第二主表面兩面同時摻入第二導電型 雜質(zhì)，這一過程通過擴散的方法實現(xiàn)，此過程在硅基片第一主表面和第二主表面兩面形成 第二導電類型層，即形成串聯(lián)PN結(jié)； b.將硅基片第一主表面研磨，使第一PN結(jié)到硅基片研磨后的表面的距離符合預 定深度；
c.在硅基片研磨后的表面進行光刻、腐蝕，形成單臺面，使兩個PN結(jié)均暴露在單 臺面?zhèn)缺冢?d.在單臺面?zhèn)缺谧鲆粚硬ＡЩ駽VD沉積膜或其他鈍化層，使PN結(jié)與外界隔離；
e.采用鍍鎳或蒸鍍的方式完成表面金屬化。 在采用上述方法最終形成的串聯(lián)平面PN結(jié)中，在采用上述方法最終形成的串聯(lián) 平面PN結(jié)中，距硅基片研磨后的表面相對較遠的第一 PN結(jié)，其與研磨后表面之間的距離要 小于其與硅基片第二主表面之間的距離，第二 PN結(jié)位于第一 PN結(jié)與研磨后的表面之間。
或者，作為制作單臺面串聯(lián)平面PN結(jié)芯片的另一種方法，包括以下步驟
a.在第一導電類型硅基片的第一主表面外延一層第二導電類型層，形成第一PN 結(jié)； b.在外延層距離硅基片第一主表面較遠的外延層面摻入高濃度的可使外延層重 新變?yōu)殡娮杪矢偷牡谝粚щ婎愋蛯拥碾s質(zhì)，這一過程通過擴散的方法實現(xiàn)，此時形成第 二PN結(jié)； c.在距離硅基片第一主表面較遠的外延層面進行光刻、腐蝕，形成單臺面，使兩個 PN結(jié)均暴露在單臺面?zhèn)缺冢? d.在單臺面?zhèn)缺谧鲆粚硬ＡЩ駽VD沉積膜或其他鈍化層，使PN結(jié)與外界隔離；
e.采用鍍鎳或蒸鍍的方式完成表面金屬化。 在采用上述方法最終形成的串聯(lián)平面PN結(jié)中，距硅基片的外延層面相對較遠的 第一 PN結(jié)，其與外延層面之間的距離要小于其與硅基片第二主表面之間的距離，第二 PN結(jié) 位于第一 PN結(jié)與硅基片的外延層面之間。 本發(fā)明由于采用了上述技術(shù)方案，與現(xiàn)有技術(shù)相比具有以下優(yōu)點(一)解決了雙 臺面晶圓無法自動中測的問題對于雙臺面晶圓，在進行中測時需分兩面分別測試，因此無 法實現(xiàn)晶圓的全自動探針測試。對于本發(fā)明由于采用了單臺面造型技術(shù)，在晶圓自動中測 時只需設置極性轉(zhuǎn)換和測試時間即可在不翻面的情況下完成晶圓測試；(二 )可實現(xiàn)全自 動作業(yè)對于雙臺面晶圓測試時分面進行測試、打點，當機械手取料時，位于晶粒背面的打 點圖形無法被機器識別，因此雙臺面晶圓無法實現(xiàn)全自動作業(yè)。對于本發(fā)明由于只有單臺 面，測試、打點均可在一面完成，因此可以實現(xiàn)全自動作業(yè)；(三)對于兩個串聯(lián)平面PN結(jié) 距離較近時采用單面光刻、腐蝕的方法，其操作簡單，臺面工藝容易實現(xiàn)，成品率較高。


圖1是現(xiàn)有NPN型雙臺面串聯(lián)平面PN結(jié)芯片側(cè)視結(jié)構(gòu)示意圖；
圖2a是本發(fā)明NPN型串聯(lián)平面PN結(jié)采用擴散方式形成過程示意圖；
圖2b是本發(fā)明NPN型串聯(lián)平面PN結(jié)采用外延+擴散方式形成過程示意圖；
圖3是本發(fā)明NPN型單臺面串聯(lián)平面PN結(jié)芯片臺面及鈍化形成過程示意圖。
具體實施例方式
下面結(jié)合附圖對本發(fā)明的實施例作進一步詳細的描述。 實施例1 :如圖2a和圖3所示， 一種制作單臺面串聯(lián)平面PN結(jié)芯片的方法包括 a.在第一導電類型的硅基片1第一主表面101和第二主表面102兩面同時摻入第二導電型雜質(zhì)，這一過程可通過擴散的方法實現(xiàn)，此過程在硅基片1第一主表面101和第二主表面 102兩面形成第二導電類型層，即形成串聯(lián)平面PN結(jié)2和3，b.將硅基片l第一主表面101 研磨，使PN結(jié)2到硅基片1研磨后的表面103的距離符合預定深度，c.在硅基片1研磨后 的表面103進行光刻、腐蝕，形成單臺面4，使PN結(jié)2和3均暴露在單臺面4側(cè)壁，d.在單 臺面4側(cè)壁做一層玻璃或CVD沉積膜或其他鈍化層5，使PN結(jié)2和3與外界隔離，e.采用 鍍鎳或蒸鍍的方式完成表面金屬化。 實施例2 :如圖2b和圖3所示，一種制作單臺面串聯(lián)平面PN結(jié)芯片的方法包括 a.在第一導電類型硅基片1的第一主表面101外延一層第二導電類型層201，形成單個平 面PN結(jié)2，b.在外延層201距離硅基片1第一主表面101較遠的外延層面202摻入高濃度 的可使外延層201重新變?yōu)殡娮杪矢偷牡谝粚щ婎愋蛯拥碾s質(zhì)，這一過程可通過擴散的 方法實現(xiàn)，此時形成另一平面PN結(jié)3， c.在距離硅基片l第一主表面IOI較遠的外延層面 202進行光刻、腐蝕，形成單臺面4，使PN結(jié)2和3均暴露在單臺面4側(cè)壁，d.在單臺面4側(cè) 壁做一層玻璃或CVD沉積膜或其他鈍化層5，使PN結(jié)2和3與外界隔離，e.采用鍍鎳或蒸 鍍的方式完成表面金屬化。 以上兩種方法都可以完成本發(fā)明單臺面串聯(lián)平面PN結(jié)芯片，如圖2和圖3所示， 采用實施例1的方法，在最終形成的串聯(lián)平面PN結(jié)中，距硅基片(1)研磨后的表面(103) 相對較遠的第一PN結(jié)(2)，其與研磨后表面(103)之間的距離要小于其與硅基片(1)第二 主表面(102)之間的距離，第二PN結(jié)(3)位于第一PN結(jié)(2)與研磨后的表面(103)之間。
采用實施例2的方法，在最終形成的串聯(lián)平面PN結(jié)中，距硅基片(1)的外延層面 (202)相對較遠的第一PN結(jié)(2)，其與外延層面(202)之間的距離要小于其與硅基片(1) 第二主表面(102)之間的距離，第二PN結(jié)(3)位于第一PN結(jié)(2)與硅基片(1)的外延層 面(202)之間。 以上對本發(fā)明作了詳細說明，不能認為本發(fā)明的保護范圍僅局限于上述實施方 式。如果與本發(fā)明權(quán)利要求的技術(shù)方案沒有產(chǎn)生本質(zhì)上的區(qū)別，對上述實施方式的推演或 替換仍然被視為在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
一種單臺面串聯(lián)平面PN結(jié)芯片，包括硅基片(1)，所述硅基片(1)，是一個具有第一主表面(101)和與所述第一主表面(101)相對的第二主表面(102)的基片，在所述硅基片(1)上直接或間接形成有串聯(lián)平面型的第一PN結(jié)(2)和第二PN結(jié)(3)，其特征在于所述第一PN結(jié)(2)和第二PN結(jié)(3)邊緣設有單臺面(4)，第一PN結(jié)(2)和第二PN結(jié)(3)均暴露在同一單臺面(4)側(cè)壁，在單臺面(4)側(cè)壁上形成有鈍化層(5)，該鈍化層對前述兩個PN結(jié)實施完全的包封。
2. 根據(jù)權(quán)利要求1所述單臺面串聯(lián)平面PN結(jié)芯片，其特征在于所述鈍化層為玻璃鈍 化層或者CVD沉積膜。
3. 根據(jù)權(quán)利要求1或2所述單臺面串聯(lián)平面PN結(jié)芯片，其特征在于所述第一 PN結(jié)(2) 和第二PN結(jié)(3)依據(jù)硅基片(1)的導電類型不同可形成PNP型或NPN型。
4. 一種制作單臺面串聯(lián)平面PN結(jié)芯片的方法，其特征在于包括以下步驟a. 在第一導電類型的硅基片(1)第一主表面(101)和第二主表面(102)兩面同時摻 入第二導電型雜質(zhì)，這一過程通過擴散的方法實現(xiàn)，此過程在硅基片(1)第一主表面(101) 和第二主表面(102)兩面形成第二導電類型層，即形成串聯(lián)PN結(jié)(2)和(3);b. 將硅基片(1)第一主表面(101)面研磨，使第一PN結(jié)(2)到硅基片(1)研磨后的表 面(103)的距離符合預定深度；c. 在硅基片(1)研磨后的表面(103)進行光刻、腐蝕，形成單臺面(4)，使PN結(jié)(2)和(3) 均暴露在單臺面(4)側(cè)壁;d. 在單臺面(4)側(cè)壁做一層玻璃或CVD沉積膜或其他鈍化層(5)，使PN結(jié)(2)和(3) 與外界隔離；e. 采用鍍鎳或蒸鍍的方式完成表面金屬化。
5. 根據(jù)權(quán)利要求4所述制作單臺面串聯(lián)平面PN結(jié)芯片的方法，其特征在于最終形成 的串聯(lián)平面PN結(jié)中，距硅基片(1)研磨后的表面(103)相對較遠的第一PN結(jié)(2)，其與研 磨后表面(103)之間的距離要小于其與硅基片(1)第二主表面(102)之間的距離，第二PN 結(jié)(3)位于第一PN結(jié)(2)與研磨后的表面(103)之間。
6. —種制作單臺面串聯(lián)平面PN結(jié)芯片的方法，其特征在于包括以下步驟a. 在第一導電類型硅基片(1)的第一主表面(101)面外延一層第二導電類型層 (201)，形成第一PN結(jié)(2);b. 在外延層(201)距離硅基片(1)第一主表面(101)較遠的外延層面(202)摻入高濃 度的可使外延層(201)重新變?yōu)殡娮杪矢偷牡谝粚щ婎愋蛯拥碾s質(zhì)，這一過程通過擴散 的方法實現(xiàn)，此時形成第二PN結(jié)(3);c. 在距離硅基片(1)第一主表面(101)較遠的外延層面(202)進行光刻、腐蝕，形成單 臺面(4)，使PN結(jié)(2)和(3)均暴露在單臺面(4)側(cè)壁;d. 在單臺面(4)側(cè)壁做一層玻璃或CVD沉積膜或其他鈍化層(5)，使PN結(jié)(2)和(3) 與外界隔離；e. 采用鍍鎳或蒸鍍的方式完成表面金屬化。
7. 根據(jù)權(quán)利要求6所述制作單臺面串聯(lián)平面PN結(jié)芯片的方法，其特征在于最終形成 的串聯(lián)平面PN結(jié)中，距硅基片(1)的外延層面(202)相對較遠的第一PN結(jié)(2)，其與外延 層面(202)之間的距離要小于其與硅基片(1)第二主表面(102)之間的距離，第二PN結(jié)(3)位于第一PN結(jié)(2)與硅基片(1)的外延層面(202)之間。
全文摘要
本發(fā)明公開了一種單臺面串聯(lián)平面PN結(jié)芯片及其制作方法。該PN結(jié)芯片包括硅基片及直接或間接制作于其上的串聯(lián)平面PN結(jié)，在兩個PN結(jié)的邊緣設有單臺面，在臺面?zhèn)缺谶€覆蓋有玻璃或CVD沉積膜或其他鈍化材料。其制作方法包括在硅基片上形成串聯(lián)平面PN結(jié)；形成單臺面，使串聯(lián)平面PN結(jié)均暴露在單臺面?zhèn)缺?；在單臺面?zhèn)缺谛纬赦g化層，使PN結(jié)與外界隔離；完成表面金屬化。
文檔編號H01L21/306GK101719507SQ20091015302
公開日2010年6月2日 申請日期2009年9月28日 優(yōu)先權(quán)日2009年9月28日
發(fā)明者保愛林, 王海濱, 鄧愛民 申請人:紹興科盛電子有限公司