專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，并且更具體地說，本發(fā)明涉及一種能夠使核心區(qū)域
和外圍區(qū)域中(尤其是核心區(qū)域中)的位線的圖案化過程中所造成的缺陷最小化的半導(dǎo)體 器件及其制造方法。
背景技術(shù)：
通常，例如DRAM等半導(dǎo)體器件包括存儲晶胞(cell，又稱為單元)陣列區(qū)域(或存
儲晶胞陣列范圍)以及核心和外圍區(qū)域(或核心和外圍范圍、或核心區(qū)域)。 存儲晶胞陣列區(qū)域是形成多根字線、多根位線和多個存儲晶胞的區(qū)域。存儲晶胞
布置在字線與位線彼此交叉的點上。 核心和外圍區(qū)域是這樣的區(qū)域其中形成用于操作和控制存儲晶胞的電路。在核 心區(qū)域中，形成連接至位線的位線讀出放大器(bitline sense amplifier,BLSA)和連接至 字線的子字線驅(qū)動器(SWD)。 近來，隨著半導(dǎo)體器件的設(shè)計規(guī)則變小，位于核心和外圍區(qū)域中以及位于存儲晶 胞陣列區(qū)域中的位線的線/距寬度也變小。 具體地說，與形成于存儲晶胞區(qū)域中的位線圖案不同，形成于核心區(qū)域中的位線 圖案在尺寸和形狀上是不一致的，因此在將核心區(qū)域中的位線圖案化的過程中容易產(chǎn)生缺 陷。 圖1示出在傳統(tǒng)核心區(qū)域中形成的圖案。 在半導(dǎo)體基板10上形成柵極絕緣層(未示出)。半導(dǎo)體基板10包括場隔離區(qū)域 和有源區(qū)。在柵極絕緣層上形成柵極12。 將雜質(zhì)離子注入到柵極12之間的半導(dǎo)體基板10中，以形成源極/漏極區(qū)域(未
示出)，從而形成晶體管。晶體管可以形成讀出放大器。 位線16形成為經(jīng)由位線觸點插塞14與源極/漏極區(qū)域電連接。 沿著與位線16垂直的方向形成金屬線20，并且該金屬線20經(jīng)由金屬線觸點插塞
18與位線16電連接。 形成于核心區(qū)域中的位線16的尺寸或形狀隨著位線的位置而改變，而存儲晶胞 陣列區(qū)域中的位線(未示出)不論在何位置上都以相同的尺寸和相同的形狀形成。因此， 核心區(qū)域中的位線圖案形成具有不規(guī)則側(cè)邊的不規(guī)則線圖案、或在金屬線觸點插塞18所 經(jīng)過的位置形成島狀圖案。因此，位線的線寬是不一致的，并且相鄰位線之間的距離(間距 寬度)是不一致的。 這是因為如圖1所示，當(dāng)金屬線20經(jīng)由位線16連接至源極/漏極區(qū)域時，對應(yīng)的 位線區(qū)域必須形成為島狀類型。 由于核心區(qū)域中的位線圖案形成為不規(guī)則的形式，因此經(jīng)常在形成位線的過程中 產(chǎn)生圖案化缺陷。此外，為了實施40nm以下技術(shù)，應(yīng)該采用SPT(間隔物圖案化技術(shù))。然而，SPT難以應(yīng)用于形成不規(guī)則圖案的情況。

發(fā)明內(nèi)容
本發(fā)明的各種實施例旨在通過改善半導(dǎo)體器件的制造工序以如下的方式避免核 心區(qū)域中的位線圖案化的缺點即，使形成于核心區(qū)域中的位線能夠如晶胞區(qū)域一樣具有 規(guī)則形式的圖案。
根據(jù)本發(fā)明，一種半導(dǎo)體器件包括晶體管，其形成于半導(dǎo)體基板上；位線，其形
成于所述晶體管的上方；位線觸點插塞，其將所述晶體管的第一接面區(qū)域連接至所述位線；
以及金屬插塞，其將所述晶體管的第二接面區(qū)域連接至金屬線或金屬線觸點插塞。 優(yōu)選的是，所述晶體管是形成于核心和外圍區(qū)域中的晶體管。 優(yōu)選的是，所述第二接面區(qū)域是源極接面區(qū)域或柵極接面區(qū)域。 優(yōu)選的是，所述金屬插塞的上部與相鄰位線的上部的一部分或整個部分重疊。 優(yōu)選的是，所述位線與相鄰位線的間隙是恒定的。 優(yōu)選的是，所述位線形成為線條類型。 優(yōu)選的是，所述金屬插塞由鴇(W)、鋁(Al)、銅(Cu)和這些金屬的合金中一者來形 成。 優(yōu)選的是，所述金屬插塞包括第一金屬插塞，其形成于所述第二接面區(qū)域的上 方，并連接至所述第二接面區(qū)域；以及第二金屬插塞，其將所述第一金屬插塞連接至所述金 屬線或所述金屬線觸點插塞。 優(yōu)選的是，所述第一金屬插塞以與所述位線觸點插塞的材料相同的材料來形成。
優(yōu)選的是，所述第二金屬插塞由鎢(W)、鋁(Al)、銅(Cu)和這些金屬的合金中一者 來形成。 優(yōu)選的是，所述半導(dǎo)體器件還包括硅化物膜，其形成于所述金屬插塞和所述第二 接面區(qū)域的接觸表面中。 優(yōu)選的是，所述硅化物膜是TiSi2膜、TiNSi2膜和CoSi2膜中之 根據(jù)本發(fā)明的第一實施例，一種制造半導(dǎo)體器件的方法包括在半導(dǎo)體基板上形
成包括晶體管的第一層間絕緣層；形成與所述第一層間絕緣層內(nèi)的晶體管的第一接面區(qū)域
連接的位線觸點插塞；在所述第一層間絕緣層的上部上形成包括位線的第二層間絕緣層；
形成金屬插塞，所述金屬插塞穿過所述第一層間絕緣層和所述第二層間絕緣層而與所述晶
體管的第二接面區(qū)域連接；以及形成與所述金屬插塞連接的金屬線觸點插塞。 優(yōu)選的是，形成所述金屬插塞的步驟包括通過連續(xù)蝕刻所述第二層間絕緣層和
所述第一層間絕緣層而形成使所述晶體管的第二接面區(qū)域露出的觸點孔；在所述觸點孔的
下部上形成硅化物膜；以及形成用于插入所述硅化物膜的上部的金屬層，從而填充所述觸點孔。 優(yōu)選的是，所述觸點孔是通過對所述第二層間絕緣層和所述第一層間絕緣層進行 干式蝕刻來形成的。 優(yōu)選的是，在形成所述觸點孔的步驟中，使用如下SAC(自對準(zhǔn)接觸)蝕刻方法該 方法利用位線硬掩模膜和位線間隔物的蝕刻選擇性。
優(yōu)選的是，形成所述硅化物膜的步驟包括在所述觸點孔的表面上形成非晶金屬
5膜；以及通過執(zhí)行熱處理工序?qū)⑺龇蔷Ы饘倌まD(zhuǎn)變成所述硅化物膜。 優(yōu)選的是，形成所述硅化物膜的步驟包括在所述觸點孔的表面上形成非晶金屬 膜；選擇性地蝕刻所述非晶金屬膜，從而使得所述非晶金屬膜僅留在所述觸點孔的下部； 以及通過執(zhí)行熱處理工序?qū)⒘粝碌姆蔷Ы饘倌まD(zhuǎn)變成所述硅化物膜。 根據(jù)本發(fā)明的第二實施例，一種制造半導(dǎo)體器件的方法包括在半導(dǎo)體基板上形 成包括晶體管的第一層間絕緣層；在所述第一層間絕緣層內(nèi)形成與所述晶體管的第一接面 區(qū)域連接的位線觸點插塞、以及與所述晶體管的第二接面區(qū)域連接的第一金屬插塞；在所 述第一層間絕緣層的上部上形成包括位線的第二層間絕緣層；通過蝕刻所述第二層間絕緣 層來形成與所述第一金屬插塞連接的第二金屬插塞；以及形成與所述第二金屬插塞連接的 金屬線觸點插塞。 優(yōu)選的是，在蝕刻所述第二層間絕緣層的步驟中，使用如下SAC(自對準(zhǔn)接觸)蝕 刻方法該方法利用位線硬掩模膜和位線間隔物的蝕刻選擇性。 本發(fā)明的核心和外圍區(qū)域的位線可以如存儲晶胞區(qū)域一樣形成為線條類型，從而 可以避免位線圖案化的缺點。此外，由于位線形成為線條類型，因此可以在形成核心和外圍 區(qū)域的位線時應(yīng)用SPT工序。


圖1是示出形成于傳統(tǒng)核心區(qū)域中的圖案的視圖； 圖2是示出形成于根據(jù)本發(fā)明實施例的半導(dǎo)體器件的核心區(qū)域中的圖案的平面 圖； 圖3是沿著圖2的線A-A'所截取的剖視圖； 圖4a至圖4d是示出具有圖3所示結(jié)構(gòu)的半導(dǎo)體器件的制造方法的剖視圖；
圖5是示出根據(jù)本發(fā)明第二實施例的半導(dǎo)體器件的構(gòu)造的剖視圖；以及
圖6a至圖6c是示出具有圖5所示結(jié)構(gòu)的半導(dǎo)體器件的制造方法的剖視圖7是示出根據(jù)本發(fā)明第三實施例的半導(dǎo)體器件的構(gòu)造的剖視圖。
具體實施例方式
參照附圖詳細描述本發(fā)明。在整個附圖中相同或類似的部件采用相同的附圖標(biāo) 記?？赡軙÷詫κ熘墓δ芎徒Y(jié)構(gòu)的詳細描述。 圖2是示出形成于根據(jù)本發(fā)明的半導(dǎo)體器件的核心區(qū)域中的圖案的平面圖，圖3 是沿著圖2的線A-A'所截取的剖視圖。 在形成有場隔離區(qū)域和有源區(qū)的半導(dǎo)體基板100上形成有柵極絕緣層(未示出)， 并且在柵極絕緣層上形成有柵極110。該柵極包括形成于柵極絕緣層上的柵電極112、形 成于柵電極112上的柵極硬掩模膜114、以及形成于柵電極112和柵極硬掩模膜114的側(cè)壁 上的柵極間隔物116。 將雜質(zhì)離子注入到柵極110之間的半導(dǎo)體基板100中，以形成源極/漏極區(qū)域(未 示出)。晶體管可以形成讀出放大器。在柵極110上形成有第一層間絕緣層120。在第一 層間絕緣層120上形成有位線140。第一層間絕緣層120由氧化物層形成。該氧化物層 可由HDP(高密度等離子)氧化物層、或PSG(磷硅酸玻璃)氧化物層、或PE-TEOS(plasma enhanced tetra-ethoxy silicate,等離子增強正硅酸乙酯)層、或它們的層疊組合物構(gòu)成。在層間絕緣層120上形成有位線140。在層間絕緣層120和位線140上形成有層間絕 緣層150。位線140包括位線電極142、形成于位線電極142上的位線硬掩模膜144、以及 形成于位線硬掩模膜144和位線電極142的側(cè)壁上的位線間隔物146。具體地說，在本實施 例中，形成于核心區(qū)域中的位線140由線條圖案形成，線條圖案的寬度和間距如圖3所示是 基本上一致的。如上所述，為了向位線140提供基本上一致的線條圖案，經(jīng)由金屬插塞160 將源極接面區(qū)域連接至金屬線觸點插塞180。金屬插塞160可以由鎢(W)、或鋁(Al)、或銅 (Cu)、或這些金屬的合金形成。 如圖3所示，使金屬插塞160的上部寬闊地形成從而可以充分地確保金屬插塞160 與金屬線觸點插塞180之間的重疊裕量。在金屬插塞160與源極區(qū)域之間的接面上，可以 形成硅化物膜(未示出)，以降低接觸電阻值?？梢岳肨iSiJ莫、或TiNSiJ莫、或CoSiJ莫 作為硅化物膜。 在層間絕緣層150和金屬插塞160上形成有層間絕緣層170。在絕緣層170內(nèi)限 定金屬線觸點插塞180。在層間絕緣層170上形成有連接至金屬線觸點插塞180的金屬線 190。 如上所述，在本發(fā)明中，由于源極接面區(qū)域和金屬線190不是借助于核心區(qū)域中 的位線進行連接，而是借助于金屬插塞160進行連接，所以核心區(qū)域中的位線140可以一致 地形成為線條圖案形狀。 圖4a至圖4d是示出圖3所示的半導(dǎo)體器件的制造方法的剖視圖。
參照圖4a，在讀出放大器(SA)區(qū)域中的半導(dǎo)體基板100上形成例如，柵極絕緣層 (未示出)。接著，在柵極絕緣層上形成包括柵電極的金屬層、以及硬掩模膜。硅化鎢可以 用于柵電極，并且氮化物膜可以用于硬掩模膜。 利用限定柵極的掩模來選擇性地蝕刻金屬層和硬掩模膜，以形成柵電極112和柵 極硬掩模膜114的疊層結(jié)構(gòu)。將雜質(zhì)離子注入到位于柵電極112兩側(cè)的半導(dǎo)體基板100中， 以形成源極區(qū)域和漏極區(qū)域，從而形成用于讀出放大器的晶體管。 接著，在柵電極112與柵極硬掩模膜114的疊層結(jié)構(gòu)、以及半導(dǎo)體基板100上形成 用于間隔物的氮化物膜(未示出)。然后，對氮化物膜執(zhí)行回蝕工序，從而在柵電極112與 柵極硬掩模膜114的疊層結(jié)構(gòu)的側(cè)壁上形成間隔物116。 在柵極110和半導(dǎo)體基板100上形成絕緣層，然后將絕緣層平坦化以形成層間絕 緣層120。層間絕緣層120可由HDP(高密度等離子)氧化物層、或PSG(磷硅酸玻璃)氧化 物層、或PE-TEOS(等離子增強正硅酸乙酯)層、或這些層的層疊組合物形成。
參照圖4b，通過選擇性地蝕刻層間絕緣層120直到形成漏極接面區(qū)域的半導(dǎo)體基 板100露出為止來形成位線觸點孔(未示出)。將多晶硅層填充到該位線觸點孔(未示出) 中，然后將多晶硅層平坦化直到層間絕緣層120露出為止。盡管傳統(tǒng)位線觸點插塞形成于 源極接面區(qū)域和漏極接面區(qū)域這兩者上，但是根據(jù)本實施例的位線觸點插塞僅形成于以上 兩者之一上，例如，在漏極接面區(qū)域上。 在層間絕緣層120和位線觸點插塞130上形成用于位線電極的金屬層、以及硬掩 模膜。利用限定位線的曝光掩模來選擇性地蝕刻金屬層和硬掩模膜，從而形成位線電極142 與位線硬掩模圖案144的疊層結(jié)構(gòu)。在包括位線電極142與位線硬掩模圖案144的疊層圖 案在內(nèi)的整個空間上形成用于間隔物的氮化物層(未示出)，然后執(zhí)行回蝕工序，從而在位
7線電極142與位線硬掩模圖案144的疊層圖案的側(cè)壁上形成間隔物146。位線140形成為 電連接至位線觸點插塞130，該位線觸點插塞130與第一源極/漏極區(qū)域電連接。然而，位 線觸點插塞130并未形成于第二源極/漏極區(qū)域中。接著，在位線140和第一層間絕緣層 120上形成第二層間絕緣層150。 參照圖4c，對層間絕緣層150U20執(zhí)行選擇性干式蝕刻，直到讀出放大器晶體管 的源極接面區(qū)域露出為止，以形成金屬插塞觸點孔(未示出)。利用用作位線硬掩模膜 144(用于使位線電極142絕緣)的氮化物層與用作間隔物146的氮化物層之間的蝕刻選擇 性來應(yīng)用SAC(自對準(zhǔn)接觸)蝕刻方法。 接著，在金屬插塞觸點孔的內(nèi)表面上形成非晶金屬膜(未示出)?？梢允褂免?(Ti)、或氮化鈦(TiN)、或鈷(Co)、或這些金屬的合金作為非晶金屬膜。 對非晶金屬膜執(zhí)行熱處理工序，從而可以將位于金屬插塞觸點孔的底部上的金屬 層轉(zhuǎn)換成硅化物膜。 可選的是，例如，可以在從除了金屬插塞觸點孔的底部以外的所有其它區(qū)域中移 除非晶金屬膜之后執(zhí)行該熱處理工序。熱處理工序可以在85(TC至90(TC的溫度下在氮氣 (N2)的氛圍中執(zhí)行。 硅化物膜可以降低源極接面區(qū)域與預(yù)期在后續(xù)工序中形成的金屬插塞之間的接 觸電阻值。 接著，將插塞層(未示出)填充到金屬插塞觸點孔中。插塞層可由鎢(W)、或鋁 (Al)、或銅(Cu)、或這些金屬的合金來形成。利用CMP或干式回蝕方法將插塞層平坦化直到 層間絕緣層150露出為止，從而形成金屬插塞160。在本實施例中，如上所述，由于金屬插塞 觸點孔是利用SAC蝕刻方法來形成的，所以金屬插塞160的上部形成為足夠?qū)?，從而可以?分確保金屬插塞160與預(yù)期在后續(xù)工序中形成的金屬線觸點插塞180之間的重疊裕量。
參照圖4d，在層間絕緣層150和金屬插塞160上形成層間絕緣層170之后，利用金 屬線觸點掩模選擇性地蝕刻層間絕緣層170直到金屬插塞160露出為止，從而形成金屬線 觸點孔(未示出)。 在將導(dǎo)電材料填充到金屬線觸點孔中之后，將導(dǎo)電材料平坦化以形成金屬線觸點 插塞180。然后，在層間絕緣層170上形成金屬層并且將金屬層圖案化以形成金屬線190。
圖5是示出根據(jù)本發(fā)明第二實施例的半導(dǎo)體器件的構(gòu)造的剖視圖。
在圖5的半導(dǎo)體器件中，金屬插塞的構(gòu)造不同于圖3的半導(dǎo)體器件的金屬插塞的 構(gòu)造。由于半導(dǎo)體器件的高度集成，位線之間的間隙變窄。因此，難以如第一實施例所述采 用一個步驟來蝕刻層間絕緣層120U50以形成金屬插塞160。因此，在第二實施例中，金屬 插塞是采用兩個步驟來形成的。 也就是說，圖3的金屬插塞160由單層形成。然而，圖5的金屬插塞162由第一金 屬插塞164和第二金屬插塞166堆疊而成的雙層形成。第一金屬插塞164可以在形成位線 觸點插塞130時形成，并且第一金屬插塞164可以用與圖3的金屬插塞160的材料相同的 材料來形成。 圖6a至圖6c是示出圖5所示的半導(dǎo)體器件的制造方法的剖視圖。 在圖6a中，以與圖4的方式相同的方式形成層間絕緣層120。在形成層間絕緣層
120時，選擇性地蝕刻層間絕緣層120直到用于形成源極接面區(qū)域和漏極接面區(qū)域的半導(dǎo)體基板100露出為止，從而形成位線觸點孔(未示出)。換句話說，根據(jù)第一實施例，位線觸 點孔僅形成于漏極接面區(qū)域中，但是在第二實施例中，位線觸點孔還形成于源極接面區(qū)域 中。 然后，將多晶硅層填充到位線觸點孔中，并且實施平坦化蝕刻工序直到層間絕緣 層120露出為止，從而形成位線觸點插塞130和第一金屬插塞164。以與上述第一實施例的 方式相同的方式來形成位線140和層間絕緣層150。 參照圖6b，選擇性地蝕刻層間絕緣層150直到第一金屬插塞164露出為止，以形成 金屬插塞觸點孔(未示出)。利用用作位線硬掩模膜144(用于使位線電極142絕緣)的氮 化物層與用作間隔物146的氮化物層之間的蝕刻選擇性來應(yīng)用SAC(自對準(zhǔn)接觸)蝕刻方 法。 然后，將插塞層(未示出)填充到金屬插塞觸點孔中。插塞層可以由鎢(W)、或鋁 (Al)、或銅(Cu)、或這些金屬的合金來形成。 用CMP或干式回蝕方法將插塞層平坦化直到層間絕緣層150露出為止，從而形成 第二金屬插塞166。在第二實施例中，如上所述，由于金屬插塞觸點孔是利用SAC蝕刻方法 來形成的，因此第二金屬插塞166的上部形成為足夠?qū)?，從而可以在后續(xù)工序中充分地確 保第二金屬插塞與金屬線觸點插塞180之間的重疊裕量。 參照圖6c，在層間絕緣層150和第二金屬插塞166上形成層間絕緣層170之后，選 擇性地蝕刻層間絕緣層170直到第二金屬插塞166露出為止，從而形成金屬線觸點孔(未 示出)。 在將導(dǎo)電材料填充到金屬線觸點孔中之后，將導(dǎo)電材料平坦化以形成金屬線觸點 插塞180。接著，在層間絕緣層170上形成金屬層，以形成金屬線190。
上述實施例是本發(fā)明的一個實施例，但本發(fā)明并不局限于此。 例如，盡管根據(jù)第一實施例或第二實施例，金屬插塞160或第一金屬插塞164形成 為與晶體管的源極區(qū)域連接，但是也可以形成為與晶體管的柵電極112連接。也就是說，可 以通過在晶體管的柵極110上形成使柵電極112露出的金屬插塞觸點孔并且用導(dǎo)電材料填 充該金屬插塞觸點孔來形成金屬插塞160或第一金屬插塞164。 此外，在上述實施例中，由于在核心區(qū)域和外圍區(qū)域中位線圖案在形狀和尺寸上
是不規(guī)則的，因此本發(fā)明不僅可以應(yīng)用于核心區(qū)域，也可以應(yīng)用于外圍區(qū)域。 本發(fā)明的上述實施例是示例性的而非限制性的。各種替代及等同的方式都是可行
的。本發(fā)明并不限于本文所述的沉積、蝕刻、拋光和圖案化步驟的類型。本發(fā)明也不限于任
何特定類型的半導(dǎo)體器件。舉例來說，本發(fā)明可以用于動態(tài)隨機存取存儲器件(DRAM)或非
易失性存儲器件。對本發(fā)明內(nèi)容所作的其它增加、刪減或修改是顯而易見的并且落入所附
權(quán)利要求書的范圍內(nèi)。 本申請要求2008年12月11日提交的韓國專利申請No. 10-2008-0126006的優(yōu)先 權(quán)，該韓國專利申請的全部內(nèi)容以引用的方式并入本文。
權(quán)利要求
一種半導(dǎo)體器件，包括柵極，其形成于半導(dǎo)體基板上；形成于所述柵極的第一側(cè)的第一接面區(qū)域和形成于所述柵極的第二側(cè)的第二接面區(qū)域；位線，其形成于所述柵極上方并與所述第一接面區(qū)域電連接；第一金屬插塞，其形成為與所述第二接面區(qū)域電連接；位線觸點插塞，其設(shè)置在所述第一接面區(qū)域與所述位線之間并且使所述第一接面區(qū)域與所述位線電連接；以及第二金屬插塞，其位于所述第一金屬插塞上方并且與所述第一金屬插塞電連接。
2. 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其中， 所述柵極形成于所述半導(dǎo)體基板的核心區(qū)域或外圍區(qū)域中。
3. 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其中， 所述第二接面區(qū)域是源極接面區(qū)域或所述柵極。
4. 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其中， 所述第一金屬插塞的上部與所述位線的至少一部分重疊。
5. 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其中，所述第二金屬插塞形成于兩個相鄰位線之間、并且形成于所述第一金屬插塞與金屬線 之間。
6. 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其中， 所述位線具有基本上一致的寬度。
7. 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其中，所述第一金屬插塞包含鎢(W)、或鋁(Al)、或銅(Cu)、或這些金屬的合金。
8. 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其中， 所述第一金屬插塞和所述第二金屬插塞包含的材料彼此不同， 所述第二金屬插塞是金屬線觸點插塞。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中， 所述第一金屬插塞和所述位線觸點插塞包含的材料是相同的。
10. 根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，所述第二金屬插塞包含鎢(W)、或鋁(Al)、或銅(Cu)、或這些金屬的合金。
11. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括 形成于所述第一金屬插塞與所述第二接面區(qū)域之間的硅化物膜。
12. 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其中，所述第一金屬插塞的上部的橫截面尺寸大于所述第一金屬插塞的下部的橫截面尺寸。
13. —種制造半導(dǎo)體器件的方法，所述方法包括提供基板，所述基板具有柵極，并且在所述柵極的第一側(cè)和第二側(cè)分別具有第一接面 區(qū)域和第二接面區(qū)域；在所述柵極上形成第一絕緣層； 形成與所述第一接面區(qū)域電連接的位線觸點插塞；形成與所述第二接面區(qū)域電連接的第一金屬插塞，所述第一金屬插塞延伸穿過所述第一絕緣層；在所述第一接面區(qū)域上方形成與所述位線觸點插塞電連接的位線； 在所述第一絕緣層和所述位線上方形成第二絕緣層；以及形成與所述第一金屬插塞電連接的第二金屬插塞，所述第二金屬插塞延伸穿過所述第 二絕緣層。
14. 根據(jù)權(quán)利要求13所述的方法，其中， 形成所述第一金屬插塞的步驟包括穿過所述第一絕緣層形成觸點孔以使所述第二接面區(qū)域露出； 形成填入所述觸點孔的金屬層；以及在所述金屬層與所述第二接面區(qū)域之間的交接面上形成硅化物膜。
15. 根據(jù)權(quán)利要求13所述的方法，還包括在所述第二絕緣層和所述第二金屬插塞上形成金屬線，所述第二金屬插塞是將所述金 屬線和所述第一金屬插塞電連接在一起的金屬線觸點插塞。
16. 根據(jù)權(quán)利要求14所述的方法，其中， 所述觸點孔是利用自對準(zhǔn)接觸蝕刻方法來形成的。
17. 根據(jù)權(quán)利要求13所述的方法，其中，所述第一金屬插塞和所述第二金屬插塞包含的材料是相同的。
18. 根據(jù)權(quán)利要求13所述的方法，其中，所述第一金屬插塞和所述第二金屬插塞包含的材料是不同的。
19. 根據(jù)權(quán)利要求13所述的方法，其中，所述第一金屬插塞的上部的橫截面尺寸大于所述第一金屬插塞的下部的橫截面尺寸。
20. 根據(jù)權(quán)利要求13所述的方法，其中， 所述位線具有基本上一致的寬度。
全文摘要
本發(fā)明公開一種半導(dǎo)體器件及其制造方法，該半導(dǎo)體器件包括形成于半導(dǎo)體基板上的柵極。在柵極的第一側(cè)形成第一接面區(qū)域，并且在柵極的第二側(cè)形成第二接面區(qū)域。在柵極上形成與第一接面區(qū)域電連接的位線。第一金屬插塞形成為與第二接面區(qū)域電連接。在第一接面區(qū)域與位線之間設(shè)置位線觸點插塞，并且該位線觸點插塞將第一接面區(qū)域與位線電連接在一起。在第一金屬插塞上形成第二金屬插塞并且該第二金屬插塞與第一金屬插塞電連接。利用金屬插塞將核心或外圍區(qū)域中的柵極的接面區(qū)域與金屬線連接在一起，從而使得形成于核心和外圍區(qū)域中的位線的圖案可以類似于形成于存儲晶胞區(qū)域中的圖案。
文檔編號H01L27/105GK101752378SQ200910157618
公開日2010年6月23日 申請日期2009年7月21日 優(yōu)先權(quán)日2008年12月11日
發(fā)明者徐源善, 曹永萬 申請人:海力士半導(dǎo)體有限公司