專利名稱：芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種芯片封裝結(jié)構(gòu)，且特別是有關(guān)于一種打線接合的封裝結(jié)構(gòu)。
背景技術(shù)：
傳統(tǒng)的芯片粘著劑為液狀，并配置在芯片的投影區(qū)域內(nèi)，用于將芯片固 定至芯片墊。當(dāng)將芯片壓入液態(tài)的粘著劑時，粘著劑溢流至芯片的邊緣并吸 附在芯片的側(cè)壁上而形成一帶狀物。溢流的粘著劑可能會吸附在芯片的接墊
上，或覆蓋位于芯片周邊的焊線手指(bond finger)、接地墊或電壓墊，而影 響后續(xù)的打線接合制程。
為確保打線接合的成功率，可通過一電漿制程移除溢流的粘著劑。然而， 多一道電漿制程將會增加封裝結(jié)構(gòu)的制造成本。或者，可在芯片墊周邊設(shè)置 一防焊擋墻(solder mask dam)，以減緩粘著劑的溢流問題。然而，此種方 法會增加封裝體積A/或封裝成本。
在現(xiàn)有的芯片封裝結(jié)構(gòu)中，電源環(huán)與接地環(huán)通常都圍繞芯片墊，以便配 置于芯片墊上的芯片通過多條導(dǎo)線電性連接至電源環(huán)、接地環(huán)以及其他的接 點。然而，由于電源環(huán)及接地環(huán)的設(shè)計，導(dǎo)線需跨越的距離較長，且芯片封 裝結(jié)構(gòu)的封裝體積無法縮小。

發(fā)明內(nèi)容
本發(fā)明提供一種芯片封裝結(jié)構(gòu)，其芯片墊包括至少二個獨立的部分，且 其多個不同的焊線手指分別連接前述二部分。
本發(fā)明提供一種芯片封裝結(jié)構(gòu)，其芯片墊與接地墊/電壓墊及/或?qū)嵬ǖ?接地通道結(jié)合。
本發(fā)明提供一種芯片封裝結(jié)構(gòu)包括一承載器、 一芯片以及一粘著劑。承 載器包括一芯片墊、多個第一焊線手指、多個第一通道、至少一第二焊線手 指以及至少一第三焊線手指，其中芯片墊包括至少二部分，且第二焊線手指 與第三焊線手指分別連接前述二部分。芯片配置于承載器上，并與承載器電 性連接。粘著劑配置于芯片墊上，并位于芯片墊與芯片之間，且芯片通過粘 著劑粘著至芯片墊。第一焊線手指、第二焊線手指與第三焊線手指位于芯片 周邊，第一通道鄰近芯片墊并位于芯片下方，且第一焊線手指延伸至芯片下 方并與第一通道連接。
在本發(fā)明的一實施例中，第一通道為一信號通道，第一焊線手指為一4言 號焊線手指。
在本發(fā)明的一實施例中，第二焊線手指為一接地焊線手指，第三焊線手 指為一電壓焊線手指，芯片墊的連接第二焊線手指的部分為一接地墊，芯片 墊的連接第三焊線手指的部分為一電壓墊。
在本發(fā)明的 一 實施例中，承載器還包括多個位于芯片墊下的第二通道。
在本發(fā)明的一實施例中，第二通道為一導(dǎo)熱通道。
在本發(fā)明的一實施例中，第二通道為一接地通道。
在本發(fā)明的一實施例中，第二通道為一鍍通孔。 在本發(fā)明的一實施例中，第二通道為一盲孔。 在本發(fā)明的一實施例中，粘著劑為一薄膜狀粘著劑。 在本發(fā)明的一實施例中，粘著劑還包括填充物，以提升導(dǎo)熱功效。 本發(fā)明提供一種芯片封裝結(jié)構(gòu)包括一承載器、 一芯片以及一粘著劑。承 載器包括一芯片墊、多個第一焊線手指、多個第一通道以及多個第二焊線手 指，其中第二焊線手指分別連接芯片墊。芯片配置于承載器上，并與浮義載器 電性連接。粘著劑配置于芯片墊上，并位于芯片墊與芯片之間，其中芯片通 過粘著劑粘著至芯片墊。第一焊線手指與第二焊線手指位于芯片周邊，第一通道鄰近芯片墊并位于芯片下方，且第一焊線手指延伸至芯片下方并與第一通道連接。
在本發(fā)明的一實施例中，第一通道為一信號通道，第一焊線手指為一信號焊線手指。
在本發(fā)明的一實施例中，第二焊線手指為一接地焊線手指或一電壓焊線手指。
在本發(fā)明的 一 實施例中，承載器還包括多個位于芯片墊下的第二通道。承上所述，本發(fā)明的芯片墊的至少二獨立的部分可分別供接地以及接電壓之用，因此可節(jié)省被接地環(huán)或電壓環(huán)所占據(jù)的空間，以減少封裝體積。本發(fā)明的信號焊線手指可延伸至芯片下與信號通道連接，且其可與"t妄地焊線手指/電壓焊線手指交叉排列，而這有利于具有緊密設(shè)計的高密度封裝結(jié)構(gòu)。
為了讓本發(fā)明的上述和其他特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖，作詳細(xì)說明如下。


圖1為本發(fā)明一實施例的芯片封裝結(jié)構(gòu)的剖面示意圖；圖2A為本發(fā)明一實施例的一種芯片封裝結(jié)構(gòu)的俯視圖；圖2B為本發(fā)明一實施例的另一種芯片封裝結(jié)構(gòu)的俯視圖附圖中主要元件符號說明
10、 20-芯片封裝結(jié)構(gòu)；102、 202-芯片墊；106-接地墊/電壓墊；120-粘著劑；130-導(dǎo)線；
204a-接地焊線手指；206-信號焊線手指；
100、 200-承載器；104-焊線手指/跡線；110、 210-芯片；122-焊罩層；204-焊線手指；204b-電壓焊線手指；207-導(dǎo)熱通道/4妄地通道；208-信號通道。
具體實施例方式
圖1為本發(fā)明一實施例的芯片封裝結(jié)構(gòu)的剖面示意圖。請參照圖1, 一
芯片封裝結(jié)構(gòu)10包括一承載器100與至少一芯片110。承載器100可為一多層板，其包括配置于核心層的上表面上的至少一圖案化金屬層。在本實施例中，承載器100包括一芯片墊102、至少一接地墊/電壓墊106以及用于電性連接的多個焊線手指(finger) /跡線(trace) 104 (圖l僅示出一個)。芯片IIO配置于芯片墊102上，并通過一粘著劑120粘著至芯片墊102。粘著劑120可為任何適合的薄膜狀粘著劑，例如AI Technology Inc.的ESP8680-WL,AblestikCo的Easy Stack ATB-225-8以及AblefilmR 5020K。由于薄膜狀粘著劑不會溢流到芯片的投影區(qū)域(die foot print)夕卜，因此焊線手指或跡線104可更靠近芯片110，進(jìn)而有助于減少封裝體積。此外，可在粘著劑120與芯片墊102之間選擇性地配置一焊罩層122。在較佳的實施方式中，可省略焊罩層122,以使粘著劑120直接配置于芯片墊102上。為了加強粘著劑120導(dǎo)熱的功效，可在粘著劑120內(nèi)添加例如導(dǎo)熱填充物。芯片110可通過導(dǎo)線130與接地墊/電壓墊106以及焊線手指/跡線104電性連接。
雖然接地墊/電壓墊106可為圍繞芯片墊102的環(huán)狀結(jié)構(gòu)，在較佳的實施例中，可將接地墊/電壓墊106與/或焊線手指/跡線104結(jié)合至芯片墊102。
圖2A為本發(fā)明一實施例的一種芯片封裝結(jié)構(gòu)的俯視圖。圖2B為本發(fā)明一實施例的另一種芯片封裝結(jié)構(gòu)的俯視圖。為方便描述，本實施例將部分的芯片封裝結(jié)構(gòu)20移除，以暴露出下方的承載器200。虛線標(biāo)示出與芯片210相符的芯片投影區(qū)域。承載器200包括一芯片墊202 (位于芯片投影區(qū)域內(nèi)并位于芯片210下方)、至少一接地焊線手指204a、 一電壓焊線手指204b以及多個信號焊線手指206。芯片墊202的材質(zhì)可以是以 鍍或壓合銅箔的方式形成的銅。除了 一般使用的方形或矩形，芯片墊202的形狀可由多個直線段組成(較為規(guī)則的形狀)(圖2A),或是由多個曲線段組成(較為不規(guī)則的形狀)(圖2B)。芯片墊202的形狀主要是取決于設(shè)計規(guī)則或封裝結(jié)構(gòu)的電性特性。對于具有較為規(guī)則的形狀的芯片墊而言，芯片墊202的形狀可以是由多個彼此相連的多邊形所構(gòu)成的。
芯片墊202的設(shè)計合并了之前外圍的接地環(huán)/電壓環(huán)至芯片墊中，節(jié)省了一些空間，進(jìn)而使設(shè)計更為緊密。因此，芯片墊202需分為多個不同的部分，且這些彼此獨立的部分分別與接地焊線手指204a以及電壓焊線手指204b連接。如圖2A所示，芯片墊202的接近上方的部分與突出的接地焊線手指204a相連，以達(dá)到接地的功效。芯片墊202的接近下方的部分與突出的電壓焊線手指204b相連，以與電壓相接。或者，如圖2B所示，若前述電壓與接地相同時，芯片墊202可為一個整體，其分別連接"t妄地焊線手指/電壓焊線手指204a/204b ( 204 )。
由此，將接地墊/電壓墊配置于芯片210下，作為具有接地墊/電壓墊功能的芯片墊202的一部分。突出的接地焊線手指/電壓焊線手指204a/204b(204)適于打線接合。因為接地墊/電壓墊配置于芯片210下，所以接地焊線手指/電壓焊線手指204a/204b (204)可更加地接近芯片的投影區(qū)域。承載器200還可包括位于芯片墊202下的導(dǎo)熱通il7接地通道207，以作為熱或電的傳導(dǎo)路徑。導(dǎo)熱通道/接地通道207可以是鍍通孔(platedthrough vias, PTH)、填滿金屬的盲孔(blind via)或空的盲孔。
信號焊線手指206延伸進(jìn)芯片墊202的開口區(qū)域中(進(jìn)入芯片的投影區(qū)域中)，并與位于芯片210下的信號通道208連接。由于信號焊線手指206可連接位于芯片210下的信號通道208,因而可大幅提升封裝結(jié)構(gòu)的布線/線路密度。然而，為使封裝結(jié)構(gòu)更加地緊密，信號焊線手指206可在接地焊線手指/電壓焊線手指204a/204b (204)之間交叉排列以節(jié)省更多的空間。盡管芯片墊202的面積小于芯片210的面積，但粘著劑120 (如圖1所示)的面積實質(zhì)上等于芯片投影區(qū)域的面積。因此，芯片210的位于芯片墊202的開口區(qū)域上的部分可通過粘著劑直接粘著至^^載器200。
接地焊線手指/電壓焊線手指204a/204b與信號焊線手指206的排列具有相當(dāng)大的彈性空間，換言之，其可根據(jù)元件的設(shè)計或封裝結(jié)構(gòu)的電子特性的需求而做調(diào)整。 一般而言，接地焊線手指/電壓焊線手指204a/204b與信號焊線手指206可配置在芯片投影區(qū)域的周邊，以避免長跨距(spanning)的導(dǎo)線。舉例來說，信號焊線手指206可與接地焊線手指/電壓焊線手指204a/204b交叉排列。
發(fā)明的范圍并不限于此處的描述或?qū)嵤├１景l(fā)明的范圍可包括堆疊芯片封裝結(jié)構(gòu)(stack chip package structure)、多芯片才莫組(multi-chip module, MCM)封裝與多封裝堆疊結(jié)構(gòu)(multi-package stacking structure )等更先進(jìn)的或高密度的封裝結(jié)構(gòu)。
在本發(fā)明中，接地墊/電壓墊位于芯片下且信號焊線手指部分延伸進(jìn)芯片投影區(qū)域中，不僅可大幅地減少導(dǎo)線長度，而且還可有效地縮小封裝體積。
最后應(yīng)說明的是以上實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述實施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解其依然可以對前述各實施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的精神和范圍。
9
權(quán)利要求
1、一種芯片封裝結(jié)構(gòu)，包括一承載器，包括一芯片墊、多個第一焊線手指、多個第一通道、至少一第二焊線手指以及至少一第三焊線手指，其中該芯片墊包括至少二部分，且該第二焊線手指與該第三焊線手指分別連接該二部分；一芯片，配置于該承載器上，并與該承載器電性連接；以及一粘著劑，配置于該芯片墊上，并位于該芯片墊與該芯片之間，且該芯片通過該粘著劑粘著至該芯片墊，其中，該第一焊線手指、該第二焊線手指與該第三焊線手指位于該芯片周邊，該第一通道鄰近該芯片墊并位于該芯片下方，且該第一焊線手指延伸至該芯片下方并與該第一通道連接。
2、 根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其中該第一通道為一信號通道， 該第 一焊線手指為 一信號焊線手指。
3、 根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其中該第二焊線手指為一接地 焊線手指，該第三焊線手指為一電壓焊線手指，該芯片墊的連接該第二焊線 手指的該部分為 一接地墊，該芯片墊的連接該第三焊線手指的該部分為 一電 壓墊。
4、 根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其中該承載器還包括多個位于 該芯片墊下的第二通道。
5、 根據(jù)權(quán)利要求4所述的芯片封裝結(jié)構(gòu)，其中該第二通道為一導(dǎo)熱通道。
6、 根據(jù)權(quán)利要求4所述的芯片封裝結(jié)構(gòu)，其中該第二通道為一接地通道。
7、 根據(jù)權(quán)利要求4所述的芯片封裝結(jié)構(gòu)，其中該第二通道為一鍍通孔。
8、 才艮據(jù)權(quán)利要求4所述的芯片封裝結(jié)構(gòu)，其中該第二通道為一盲孔。
9、 根據(jù)權(quán)利要求l所述的芯片封裝結(jié)構(gòu)，其中該粘著劑為一薄膜狀粘著劑。
10、 根據(jù)權(quán)利要求9所述的芯片封裝結(jié)構(gòu)，其中該粘著劑還包括填充物，用于提升導(dǎo)熱功效。
11、 一種芯片封裝結(jié)構(gòu)，包括一承載器，包括一芯片墊、多個第一焊線手指、多個第一通道以及多個 第二焊線手指，其中所述多個第二焊線手指分別連接該芯片墊；一芯片，配置于該承載器上，并與該承載器電性連接；以及一粘著劑，配置于該芯片墊上，并位于該芯片墊與該芯片之間，其中該 芯片通過該粘著劑粘著至該芯片墊，其中，所述多個第一焊線手指與所述多個第二焊線手指位于該芯片周邊, 所述多個第一通道鄰近該芯片墊并位于該芯片下方，且所述多個第一焊線手 指延伸至該芯片下方并與所述多個第一通道連接。
12、 根據(jù)權(quán)利要求11所述的芯片封裝結(jié)構(gòu)，其中該第一通道為一信號通 道，該第一焊線手指為一信號焊線手指。
13、 根據(jù)權(quán)利要求11所述的芯片封裝結(jié)構(gòu)，其中該第二焊線手指為一接 地焊線手指或一電壓焊線手指。
14、 根據(jù)權(quán)利要求11所述的芯片封裝結(jié)構(gòu)，其中該承載器還包括多個位 于該芯片墊下的第二通道。
全文摘要
本發(fā)明提供了一種芯片封裝結(jié)構(gòu)，將芯片墊與接地墊或電壓墊結(jié)合。用以承載芯片的芯片墊分成至少二個獨立的部分，以供接地以及接電壓。由于芯片墊的設(shè)計，信號焊線手指延伸至芯片下方，用于連接通道，且導(dǎo)熱通道或接地通道位于芯片墊下，用于與芯片墊導(dǎo)熱連接或電性連接。通過前述的排列方式，可使所有的焊線手指較接近芯片，以減少導(dǎo)線的長度以及封裝結(jié)構(gòu)的尺寸。
文檔編號H01L23/13GK101661911SQ200910165219
公開日2010年3月3日 申請日期2009年8月13日 優(yōu)先權(quán)日2008年8月27日
發(fā)明者伯恩·卡爾·厄佩爾特 申請人:日月光半導(dǎo)體制造股份有限公司