專利名稱：芯片封裝體及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及芯片封裝體及其形成方法，且特別涉及具有多種芯片的芯片封裝體及 其形成方法。
背景技術(shù)：
隨著電子產(chǎn)品朝向輕、薄、短、小發(fā)展的趨勢，半導(dǎo)體芯片的封裝結(jié)構(gòu)也朝向多芯 片封裝(multi-chip package,MCP)結(jié)構(gòu)發(fā)展，以達(dá)到多功能和高性能要求。多芯片封裝結(jié) 構(gòu)是將不同類型的半導(dǎo)體芯片，例如邏輯芯片、類比芯片、控制芯片或存儲器芯片，整合在 單一封裝基底之上。然而，隨著需整合的芯片數(shù)量上升，將多芯片二維地整合在封裝基底(如硅基底) 上會造成封裝體體積無法有效縮小，且亦會占去過多面積而造成制作成本增加。此外，已知 封裝方式還有信號傳遞速度不佳的問題。此外，由于需于有限面積中整合多個芯片，芯片設(shè)置位置的精準(zhǔn)度，以及芯片封裝 體的材料可靠度亦亟需獲得改善。

發(fā)明內(nèi)容
本發(fā)明一實施例提供一種芯片封裝體，包括半導(dǎo)體基底，具有上表面及相反的下 表面；穿孔，貫穿半導(dǎo)體基底的上表面及下表面；第一芯片，設(shè)置于半導(dǎo)體基底的上表面 上；導(dǎo)電層，位于穿孔的側(cè)壁上，且電性連接至第一芯片；第一絕緣層，位于半導(dǎo)體基底的 上表面上；第二絕緣層，位于半導(dǎo)體基底的下表面上，其中第二絕緣層的材料不同于第一絕 緣層；以及接合結(jié)構(gòu)，設(shè)置于半導(dǎo)體基底的下表面上。本發(fā)明一實施例提供一種芯片封裝體的形成方法，包括提供半導(dǎo)體基底，具有上 表面及相反的下表面；在半導(dǎo)體基底中形成穿孔，穿孔貫穿半導(dǎo)體基底的上表面及下表面； 在穿孔的側(cè)壁上形成導(dǎo)電層；在半導(dǎo)體基底的上表面上設(shè)置第一芯片，第一芯片與導(dǎo)電層 電性連接；在半導(dǎo)體基底的上表面上形成第一絕緣層；在半導(dǎo)體基底的下表面上形成第二 絕緣層，其中第二絕緣層的材料不同于第一絕緣層；以及在半導(dǎo)體基底的下表面上設(shè)置接 合結(jié)構(gòu)。


圖1A-1K顯示本發(fā)明一實施例的芯片封裝體的一系列工藝剖面圖。圖2A-2C顯示本發(fā)明實施例中，自對準(zhǔn)阻擋墻與芯片的配置方式的上視示意圖。圖3A-3B顯示本發(fā)明一實施例中的芯片封裝體中，形成絕緣層的工藝剖面圖。圖4顯示本發(fā)明一實施例的芯片封裝體的剖面圖。附圖標(biāo)記說明100 半導(dǎo)體基底；100a、100b 表面；
102 -、穿孔；
102a 孔洞；
104 -、介電層；
106 -、導(dǎo)電層；
107 -、自對準(zhǔn)阻擋墻；
107a、107b、107c、107d 部分；
108、116 芯片；
108a 接墊；
110a、110b、114 絕緣層
Ilia、llla，、lllb、lllb，
112 -、線路重布層；
116a 焊球；
118 -、底膠；
120、120a 接合結(jié)構(gòu)；
404 -、金屬墊；
406 -、蓋板。
具體實施例方式以下將詳細(xì)說明本發(fā)明實施例的制作與使用方式。然應(yīng)注意的是，本發(fā)明提供許 多可供應(yīng)用的發(fā)明構(gòu)思，其可以多種特定型式實施。文中所舉例討論的特定實施例僅為制 造與使用本發(fā)明的特定方式，非用以限制本發(fā)明的范圍。此外，在不同實施例中可能使用重 復(fù)的標(biāo)號或標(biāo)示。這些重復(fù)僅為了簡單清楚地敘述本發(fā)明，不代表所討論的不同實施例及 /或結(jié)構(gòu)之間具有任何關(guān)連性。再者，當(dāng)述及第一材料層位于第二材料層上或之上時，包括 第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。圖1A-1K顯示本發(fā)明一實施例的芯片封裝體的一系列工藝剖面圖。如圖1A所示， 提供半導(dǎo)體基底100，其具有上表面100a及相反的下表面100b。半導(dǎo)體基底100可包括硅 基底、硅晶片、或其他半導(dǎo)體材料的基底?；蛘撸雽?dǎo)體基底亦可為半導(dǎo)體芯片，例如包括邏 輯運算芯片、微機電系統(tǒng)芯片、微流體系統(tǒng)芯片、或利用熱、光線及壓力等物理變化量來測 量的物理傳感器芯片、射頻元件芯片、加速計芯片、陀螺儀芯片、微制動器芯片、表面聲波元 件芯片、壓力傳感器芯片、噴墨頭芯片、發(fā)光元件芯片、或太陽能電池芯片等。接著，在半導(dǎo)體基底中形成貫穿上表面及下表面的穿孔。在一實施例中，可例如以 光刻蝕刻的方式直接形成貫穿上表面及下表面的穿孔?；蛘撸嗫扇鐖D1A與圖1B所示，先 自半導(dǎo)體基底100的上表面100a形成朝下表面100b延伸的孔洞102a。接著，自半導(dǎo)體基 底100的下表面100b薄化半導(dǎo)體基底100而使孔洞102a自下表面100b露出，而形成穿孔 102。即采先蝕刻再薄化的兩段式工藝形成貫穿半導(dǎo)體基底100的上表面100a及下表面 100b的穿孔102。雖然，顯示于圖1B的穿孔102的側(cè)壁大抵與上表面100a及下表面100b 垂直，然在其他實施例中，可視需求，通過工藝條件的調(diào)整(例如，蝕刻劑及/或蝕刻方式的 選擇)而使穿孔102的側(cè)壁傾斜于上表面100a及/或下表面100b。請接著參照圖1C，由于在后續(xù)工藝中，將在穿孔102的側(cè)壁上形成導(dǎo)電層，為避免后續(xù)形成的導(dǎo)電層與半導(dǎo)體基底100之間發(fā)生短路或彼此污染，可先行在穿孔102的側(cè)壁 上形成介電層104。然應(yīng)注意的是，介電層104的形成并非必須，僅為選擇性工藝。介電層 104的形成方式例如采用化學(xué)氣相沉積法、熱氧化法或涂布絕緣薄膜等。在圖1C所示實施 例中，采用熱氧化法在半導(dǎo)體基底100所露出的表面形成介電層104，其材料可例如為氧化 硅或其他半導(dǎo)體氧化物。在其他實施例中，介電層104的材料可例如包括氧化物、氮化物、 氮氧化物、高分子材料、或前述的組合。接著，在穿孔102的側(cè)壁上形成導(dǎo)電層106。如圖1D所示，在此實施例中，導(dǎo)電層 106除了形成于穿孔102的側(cè)壁上，還進(jìn)一步延伸至半導(dǎo)體基底100的上表面100a及下表 面100b上。導(dǎo)電層106的形成方式可包括物理氣相沉積、化學(xué)氣相沉積、電鍍、或無電鍍等。 導(dǎo)電層106的材料可為金屬材料，例如銅、鋁、金、或前述的組合。導(dǎo)電層106的材料還可包 括導(dǎo)電氧化物，例如氧化銦錫(IT0)、氧化銦鋅(IZ0)、或前述的組合。在一實施例中，在整 個半導(dǎo)體基底100上順應(yīng)性形成導(dǎo)電層，接著將導(dǎo)電層圖案化為例如圖1D所示的分布。接著，在半導(dǎo)體基底100將設(shè)置芯片的表面上(例如，上表面100a上)形成自對 準(zhǔn)阻擋墻107。自對準(zhǔn)阻擋墻107將有助于后續(xù)所設(shè)置于半導(dǎo)體基底100上的芯片得以自 動而準(zhǔn)確地設(shè)置于設(shè)定的位置上。如圖1D所示，在此實施例中，自對準(zhǔn)阻擋墻107優(yōu)選由 形成導(dǎo)電層106的同一導(dǎo)電層圖案化而得。因此，在此實施例中，自對準(zhǔn)阻擋墻107與導(dǎo)電 層106同時形成，且與導(dǎo)電層106的材料皆包括導(dǎo)電材料。在其他實施例中，自對準(zhǔn)阻擋墻 107可獨立形成，而不與導(dǎo)電層106于同一道工藝中完成，在此情形下，自對準(zhǔn)阻擋墻107的 材料可不同于導(dǎo)電層106。自對準(zhǔn)阻擋墻107的材料可包括金屬材料、陶瓷材料、高分子材 料、半導(dǎo)體材料、或前述的組合。接著，在半導(dǎo)體基底100的上表面100a上設(shè)置芯片108。如圖1E所示，通過芯片 108與半導(dǎo)體基底100之間的粘著層110，芯片108可固定在半導(dǎo)體基底100的上表面100a 上。芯片108可例如包括邏輯運算芯片、微機電系統(tǒng)芯片、微流體系統(tǒng)芯片、或利用熱、光線 及壓力等物理變化量來測量的物理傳感器芯片、射頻元件芯片、加速計芯片、陀螺儀芯片、 微制動器芯片、表面聲波元件芯片、壓力傳感器芯片、噴墨頭芯片、發(fā)光元件芯片、或太陽能 電池芯片等。芯片108可包括至少一接墊108a，用以與其他線路或元件電性連接。由于芯片封裝體的工藝期間可能經(jīng)歷較高溫度而易使粘著層110具流動性，可能 會使芯片108移動而偏離原本的預(yù)設(shè)位置，嚴(yán)重時將造成芯片封裝失敗。在圖1E所示的實 施例中，由于已預(yù)先形成自對準(zhǔn)阻擋墻107，此時自對準(zhǔn)阻擋墻107可將芯片108的移動局 限于自對準(zhǔn)阻擋墻107所限定的范圍的內(nèi)，因而使芯片的封裝工藝得以順利進(jìn)行。自對準(zhǔn)阻擋墻107與芯片108之間的相對位置及配置型式可有各種變化，舉凡可 使芯片108不因粘著層110在較高溫時的流動性而過度偏移其預(yù)設(shè)位置的自對準(zhǔn)阻擋墻 107設(shè)置方式，都在本發(fā)明實施例所涵蓋的范圍內(nèi)。舉例而言，圖2A-2C顯示本發(fā)明實施例 中，自對準(zhǔn)阻擋墻107與芯片108的配置方式的上視示意圖。如圖2A所示，自對準(zhǔn)阻擋墻107鄰近于或可輕微接觸芯片108。在一實施例中， 自對準(zhǔn)阻擋墻107為連續(xù)結(jié)構(gòu)，例如環(huán)狀結(jié)構(gòu)，其包圍芯片108而防止其過度偏離其預(yù)設(shè) 位置。如圖2B所示，在另一實施例中，自對準(zhǔn)擋墻107為非連續(xù)結(jié)構(gòu)，至少包括第一部分 107a及不與第一部分107a連接的第二部分107b。在此實施例中，第一部分107a與第二部 分107b相對設(shè)置于芯片108的兩側(cè)，可防止芯片108過度偏離其預(yù)設(shè)位置。此外，在另一實施例中，自對準(zhǔn)擋墻107可包括第三部分107c和第四部分107d，其可設(shè)置于芯片108的 角落，并例如通過L型的結(jié)構(gòu)抵住芯片以避免芯片過度位移。如圖2C所示，在又一實施例 中，自對準(zhǔn)擋墻107為一非連續(xù)結(jié)構(gòu)，且包括多個部分，在此實施例中，分別是第一、二、三、 及四部分107a、107b、107c、及107d，且這些部分的形狀可彼此不同，例如可有正方形、長方 形、或弧形等等。接著，請參照圖1F，在半導(dǎo)體基底100的上表面100a上形成第一絕緣層110a，以 及在下表面100b上形成第二絕緣層110b，其中第一絕緣層110a的材料不同于第二絕緣層 110b。在后續(xù)工藝中，將在第二絕緣層110b上形成露出導(dǎo)電層106的開口，并在開口中形成 接合結(jié)構(gòu)(例如，形成焊球)，且申請人于研究中發(fā)現(xiàn)，由于第二絕緣層110b與第一絕緣層 110a相比，常需與外界環(huán)境接觸。因此，第二絕緣層110b的耐環(huán)境性優(yōu)選選擇優(yōu)于第一絕 緣層110a。例如，可采用第二絕緣層110b的抗酸性高于第一絕緣層110a，或者采用第二絕 緣層110b的防水性高于第一絕緣層110a。舉例而言，第一絕緣層110a的材料可包括液態(tài)絕 緣薄膜材料(liquid type material)，例如液態(tài)的環(huán)氧樹脂、聚酰亞胺樹脂(polyimide)、 苯環(huán)丁烯(BCB)等、或前述的組合，而第二絕緣層110b的材料則可選擇阻焊材料(solder mask)、氧化硅層或氮化硅層、或前述的組合。此外，在另一實施例中，由于后續(xù)工藝需在第一絕緣層110a形成多個尺寸較小的 開口，而第二絕緣層的開口尺寸較大，因此可選擇曝光解析度優(yōu)選的感光絕緣材料作為第 一絕緣層110a，并選擇一般曝光解析度的感光絕緣材料作為第二絕緣層即可，上述工藝由 于不需另外形成光阻圖案，因此可以降低成本。舉例而言，第一絕緣層110a的材料可包括 解析度優(yōu)選的感光絕緣材料，例如液態(tài)的環(huán)氧樹脂、聚酰亞胺樹脂(polyimid)、苯環(huán)丁烯 (BCB)等、或前述的組合，而第二絕緣層110b的材料則選擇一般解析度的感光絕緣材料即 可，如阻焊材料(solder mask)。在圖IF所示實施例中，第一絕緣層110a及第二絕緣層110b進(jìn)一步延伸至穿孔 102的側(cè)壁上的導(dǎo)電層106之上。在一實施例中，第一絕緣層110a及第二絕緣層110b將 穿孔102填滿。在一實施例中，第一絕緣層110a延伸進(jìn)入穿孔102的深度大于第二絕緣 層110b的延伸深度。在此情形中，第一絕緣層110a所選用的材料的填洞能力可優(yōu)于第二 絕緣層110b的填洞能力。舉例而言，在一實施例中，第一絕緣層110a的材料包括選擇填洞 能力優(yōu)選的干膜絕緣材料(dry film)，例如干膜型的環(huán)氧樹脂、硅膠(silicone)或前述的 組合，而第二絕緣層110b的材料可選擇一般填洞能力的絕緣材料，例如阻焊材料(solder mask)、氧化硅層或氮化硅層、或前述的組合。第一絕緣層110a與第二絕緣層110b的形成方式例如可包括旋轉(zhuǎn)涂布(spin coating)、噴涂(spray coating)、或淋幕涂布(curtain coating)，或其他適合的沉積方 式，例如，液相沉積、物理氣相沉積、化學(xué)氣相沉積、低壓化學(xué)氣相沉積、等離子體增強式化 學(xué)氣相沉積、快速熱化學(xué)氣相沉積、或常壓化學(xué)氣相沉積等工藝。在一實施例中，第一絕緣層110a與第二絕緣層110b的形成方式優(yōu)選通過在半導(dǎo) 體基底100的上表面110a及下表面110b上分別貼附干膜，再將干膜軟化使填入穿孔，最后 通過熱處理使軟化的干膜固化。上述優(yōu)選實施例的形成方式顯示于圖3A-3B中。如圖3A所示，分別在半導(dǎo)體基底100的上表面100a及下表面100b上貼附第一絕 緣膜111a及第二絕緣膜111b。在此實施例中，第一絕緣膜111a與上表面100a上的介電層104及導(dǎo)電層106直接接觸，而第二絕緣膜111b與下表面100b上的介電層104及導(dǎo)電 層106直接接觸。接著，如圖3B所示，加熱第一絕緣膜111a及第二絕緣膜11 lb，此時可將溫度提升 至超過第一絕緣膜11 la及第二絕緣膜111b的軟化點，而使第一絕緣膜11 la及第二絕緣膜 111b軟化，軟化后的第一絕緣膜111a’及軟化后的第二絕緣膜111b’因具有一定程度的流 動性，因而延伸進(jìn)入穿孔102，而位于穿孔102的側(cè)壁上的導(dǎo)電層106之上。在一實施例中， 第一絕緣膜111a’的軟化點可低于第二絕緣膜111b’ ；或選擇第一絕緣膜111a’的流動性 高于第二絕緣膜111b，。在圖3B所示的實施例中，軟化后的第一絕緣膜111a’所延伸進(jìn)入穿孔102的深度 因此大于軟化后的第二絕緣膜111b’的延伸深度。然在其他實施例中，可通過工藝條件的 控制(例如，控制加熱溫度)，來調(diào)整個別軟化后絕緣膜的延伸深度?；蛘?，可例如選用軟 化點差異較大的第一絕緣膜與第二絕緣膜，并僅將溫度加熱至僅高于其中一絕緣膜的軟化 點，使得穿孔102中僅大抵填入單一材料的軟化后絕緣膜，并于稍后回復(fù)為固態(tài)，接著實施 硬化步驟，以形成圖1F所示的第一絕緣層110a及第二絕緣層110b。在一實施例中，當(dāng)?shù)谝?絕緣層110a及第二絕緣層110b為高分子材料時，可通過熱處理使高分子材料發(fā)生交聯(lián)反 應(yīng)而硬化，例如可在150°C至300°C下持溫約0. 5小時以上。請接著參照圖1F，在形成第一絕緣層110a及第二絕緣層110b之后，分別將第一絕 緣層110a及第二絕緣層110b圖案化以分別于其中形成數(shù)個開口。第一絕緣層110a中，由 于需形成較多且尺寸較小的開口，因此第一絕緣層110a可選擇具有較高的曝光解析度的 感光絕緣材料。而第二絕緣層110b因需承受后續(xù)形成接合結(jié)構(gòu)的工藝，需具優(yōu)選的耐環(huán)境 性。圖案化后的第一絕緣層110a的開口可露出延伸在上表面100a上的導(dǎo)電層106及芯片 108的接墊108a。圖案化后的第二絕緣層110b的開口可露出延伸在下表面100a上的導(dǎo)電 層 106。接著，如圖1G所示，在第一絕緣層110a中的開口的底部及側(cè)壁上形成線路重布層 112。在此實施例中，線路重布層112通過開口而分別與導(dǎo)電層106及芯片108的接墊108a 直接接觸，因而電性連接芯片108及導(dǎo)電層106。線路重布層112的形成方式可包括物理氣 相沉積、化學(xué)氣相沉積、電鍍、或無電鍍等。線路重布層112的材料可為金屬材料，例如銅、 鋁、金、或前述的組合。線路重布層112的材料還可包括導(dǎo)電氧化物，例如氧化銦錫(IT0)、 氧化銦鋅(IZ0)、或前述的組合。如圖1H所示，接著在半導(dǎo)體基底100上形成第三絕緣層114。第三絕緣層114可 例如為防焊材料、或其他適合的絕緣物質(zhì)。第三絕緣層114亦可采用類似于圖3A-3B所示 的貼附干膜的方式形成。接著，如圖II所示，在第三絕緣層114上設(shè)置至少一芯片116。芯片116可例如通 過焊球116a、形成于第三絕緣層114中的線路重布層(未顯示)、及線路重布層112而電性 連接至芯片108。因此，芯片116可與芯片108彼此信號傳遞而偕同運作。芯片116的功能可與芯片108不同，可包括邏輯運算芯片、微機電系統(tǒng)芯片、微流 體系統(tǒng)芯片、或利用熱、光線及壓力等物理變化量來測量的物理傳感器芯片、射頻元件芯 片、加速計芯片、陀螺儀芯片、微制動器芯片、表面聲波元件芯片、壓力傳感器芯片、噴墨頭 芯片、發(fā)光元件芯片、或太陽能電池芯片等。此外，可進(jìn)一步設(shè)置更多具其他功能性的芯片。通過如圖II所示的堆疊方式，可在有限面積中，整合各種功能性的芯片，而獲得所需的產(chǎn) 品。除了可因晶片面積的節(jié)省而降低成本外，通過垂直方向的電性連接，還可縮短信號傳遞 距離，進(jìn)一步增加信號傳遞的速度而提升產(chǎn)品性能。如圖1J所示，接著在芯片116下形成底膠(underfill) 118，以固定并保護芯片 116。接著，如圖1K所示，在第二絕緣層110b中的開口中形成接合結(jié)構(gòu)120。在此實施例 中，接合結(jié)構(gòu)120為導(dǎo)電接合結(jié)構(gòu)，例如是焊球。接合結(jié)構(gòu)120可通過第二絕緣層110b中 的開口而與導(dǎo)電層106電性連接。因此，當(dāng)接合結(jié)構(gòu)120為導(dǎo)電接合結(jié)構(gòu)時，其可通過導(dǎo)電 層106及線路重布層112而分別或同時與芯片108及芯片106電性連接。此外，可通過接 合結(jié)構(gòu)120，進(jìn)一步將本發(fā)明實施例的芯片封裝體設(shè)置于其他電子元件上，例如可以倒裝片 的方式設(shè)置于電路板上。此外，在其他實施例中，可通過接合結(jié)構(gòu)而在半導(dǎo)體基底的下表面上設(shè)置蓋板。例 如，圖4所示一實施例的芯片封裝體中，通過接合結(jié)構(gòu)120a (例如，金屬凸塊)而將蓋板406 設(shè)置于半導(dǎo)體基底100的下表面100b上。蓋板406上可預(yù)先形成金屬墊404，用以與接合 結(jié)構(gòu)120a接合。例如，當(dāng)接合結(jié)構(gòu)120a的材料為金屬時，可通過加熱工藝而使接合結(jié)構(gòu)與 金屬墊404之間發(fā)生共晶接合(eutectic bonding)或擴散接合(diffusion bonding)。然 當(dāng)不需在蓋板406與芯片封裝體之間形成導(dǎo)電通路時，亦可采用其他非金屬材料來完成接
1=1 o在一實施例中，蓋板406可例如是一透明蓋板，其材料例如是玻璃、石英、蛋白石 (opal)、塑料或其它任何可供光線進(jìn)出的透明基板。此時，半導(dǎo)體基底100可例如是(或包 括)感光芯片或發(fā)光芯片，例如是圖像擷取芯片、發(fā)光二極管芯片、或太陽能電池芯片等。以上，配合圖示敘述本發(fā)明實施例的芯片封裝體的形成過程。然應(yīng)注意的是，上述 各工藝的順序僅為舉例說明用，可在不脫離本發(fā)明精神的情形下，掉換部分工藝的順序?；?者，可視情況于各工藝之間穿插其他的所需工藝。本發(fā)明實施例的芯片封裝體，通過穿孔而形成垂直方向的導(dǎo)電通路，可使多種芯 片于垂直方向上作整合，可節(jié)省制作成本、縮小產(chǎn)品尺寸、并增進(jìn)產(chǎn)品效能。通過在半導(dǎo)體 基底的上、下表面上形成兩種材料彼此不同的絕緣層，可兼顧工藝需求與封裝體可靠度。通 過自對準(zhǔn)擋墻的設(shè)置，可使芯片設(shè)置位置獲得控制，增進(jìn)封裝體的良率。雖然本發(fā)明已以數(shù)個優(yōu)選實施例披露如上，然其并非用以限定本發(fā)明，任何所屬 技術(shù)領(lǐng)域中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作任意的更動與潤飾，因 此本發(fā)明的保護范圍當(dāng)視所附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種芯片封裝體，包括半導(dǎo)體基底，具有上表面及相反的下表面； 穿孔，貫穿該半導(dǎo)體基底的該上表面及該下表面； 第一芯片，設(shè)置于該半導(dǎo)體基底的該上表面上； 導(dǎo)電層，位于該穿孔的側(cè)壁上，且電性連接至該第一芯片； 第一絕緣層，位于該半導(dǎo)體基底的該上表面上；第二絕緣層，位于該半導(dǎo)體基底的該下表面上，其中該第二絕緣層的材料不同于該第 一絕緣層；以及接合結(jié)構(gòu)，設(shè)置于該半導(dǎo)體基底的該下表面上。
2.如權(quán)利要求1所述的芯片封裝體，其中該第二絕緣層的耐環(huán)境性優(yōu)于該第一絕緣層。
3.如權(quán)利要求2所述的芯片封裝體，其中該第一絕緣層及該第二絕緣層分別延伸至該 穿孔內(nèi)。
4.如權(quán)利要求2所述的芯片封裝體，其中該第一絕緣層延伸進(jìn)入該穿孔的深度大于該第二絕緣層。
5.如權(quán)利要求4所述的芯片封裝體，其中該第一絕緣層的軟化點低于該第二絕緣層或 該第一絕緣層的流動性高于該第二絕緣層。
6.如權(quán)利要求1所述的芯片封裝體，其中該第一絕緣層的曝光解析度高于該第二絕緣層。
7.如權(quán)利要求1所述的芯片封裝體，其中該第二絕緣層的抗酸性或防水性高于該第一絕緣層。
8.如權(quán)利要求1所述的芯片封裝體，還包括自對準(zhǔn)擋墻，位于該半導(dǎo)體基底的該上表 面上，且鄰近于或接觸該第一芯片。
9.如權(quán)利要求8所述的芯片封裝體，其中該自對準(zhǔn)擋墻為連續(xù)環(huán)狀結(jié)構(gòu)，包圍該第一芯片。
10.如權(quán)利要求8所述的芯片封裝體，其中該自對準(zhǔn)擋墻為非連續(xù)結(jié)構(gòu)，至少包括第一 部分及第二部分，該第一部分與該第二部分相對設(shè)置于該第一芯片的兩側(cè)。
11.如權(quán)利要求8所述的芯片封裝體，其中該自對準(zhǔn)擋墻的材料包括導(dǎo)電材料。
12.如權(quán)利要求1所述的芯片封裝體，還包括第二芯片，設(shè)置于該第一絕緣層及該第一 芯片之上，且該第二芯片與該第一芯片電性連接。
13.如權(quán)利要求12所述的芯片封裝體，還包括第三絕緣層，形成于該第二芯片與該第 一芯片之間。
14.如權(quán)利要求1所述的芯片封裝體，還包括 開口，形成于該第一絕緣層中；以及線路重布層，形成于該開口的底部與側(cè)壁上，且該線路重布層電性連接該第一芯片與 該導(dǎo)電層。
15.如權(quán)利要求8所述的芯片封裝體，其中該自對準(zhǔn)擋墻與該導(dǎo)電層為同時形成的金 屬材料。
16.如權(quán)利要求1所述的芯片封裝體，其中該半導(dǎo)體基底為芯片。
17.如權(quán)利要求16所述的芯片封裝體，還包括蓋板，通過該接合結(jié)構(gòu)而設(shè)置在該半導(dǎo) 體基底的該下表面上。
18.—種芯片封裝體的形成方法，包括 提供半導(dǎo)體基底，其具有上表面及相反的下表面；在該半導(dǎo)體基底中形成穿孔，該穿孔貫穿該半導(dǎo)體基底的該上表面及該下表面； 在該穿孔的側(cè)壁上形成導(dǎo)電層，并延伸至該半導(dǎo)體基底上； 在該半導(dǎo)體基底的該上表面上設(shè)置第一芯片，該第一芯片與該導(dǎo)電層電性連接； 在該半導(dǎo)體基底的該上表面上形成第一絕緣層；在該半導(dǎo)體基底的該下表面上形成第二絕緣層，其中該第二絕緣層的材料不同于該第 一絕緣層；以及在該半導(dǎo)體基底的該下表面上設(shè)置接合結(jié)構(gòu)。
19.如權(quán)利要求18所述的芯片封裝體的形成方法，其中該第一絕緣層及該第二絕緣層 的形成包括分別在該半導(dǎo)體基底的該上表面及該下表面上貼附第一絕緣膜及第二絕緣膜； 加熱該第一絕緣膜及該第二絕緣膜，使該第一絕緣膜及該第二絕緣膜軟化并延伸至該 穿孔的側(cè)壁上的該導(dǎo)電層之上；以及將軟化的該第一絕緣膜及該第二絕緣膜分別硬化為該第一絕緣層及該第二絕緣層。
20.如權(quán)利要求18所述的芯片封裝體的形成方法，其中該第二絕緣層的耐環(huán)境性優(yōu)于 該第一絕緣層。
21.如權(quán)利要求18所述的芯片封裝體的形成方法，其中該第一絕緣層及該第二絕緣層 分別延伸至該穿孔內(nèi)，且該第一絕緣層延伸進(jìn)入該穿孔的深度大于該第二絕緣層。
22.如權(quán)利要求18所述的芯片封裝體的形成方法，還包括于該半導(dǎo)體基底的該上表面 上形成自對準(zhǔn)擋墻，該自對準(zhǔn)擋墻鄰近于或輕微接觸該第一芯片。
23.如權(quán)利要求22所述的芯片封裝體的形成方法，其中該自對準(zhǔn)擋墻與該導(dǎo)電層同時 形成。
24.如權(quán)利要求18所述的芯片封裝體的形成方法，還包括于該第一絕緣層及該第一芯 片上設(shè)置第二芯片，且該第二芯片與該第一芯片電性連接。
25.如權(quán)利要求18所述的芯片封裝體的形成方法，其中該半導(dǎo)體基底為芯片。
全文摘要
本發(fā)明實施例提供一種芯片封裝體及其形成方法。該芯片封裝體包括半導(dǎo)體基底，具有上表面及相反的下表面；穿孔，貫穿半導(dǎo)體基底的上表面及下表面；第一芯片，設(shè)置于半導(dǎo)體基底的上表面上；導(dǎo)電層，位于穿孔的側(cè)壁上，且電性連接至第一芯片；第一絕緣層，位于半導(dǎo)體基底的上表面上；第二絕緣層，位于半導(dǎo)體基底的下表面上，其中第二絕緣層的材料不同于第一絕緣層；以及接合結(jié)構(gòu)，設(shè)置于半導(dǎo)體基底的下表面上。
文檔編號H01L23/52GK101996978SQ200910166229
公開日2011年3月30日 申請日期2009年8月20日 優(yōu)先權(quán)日2009年8月20日
發(fā)明者張恕銘, 彭寶慶, 溫英男, 陳偉銘 申請人:精材科技股份有限公司