專利名稱：包括豎直立柱的存儲器件及制造和操作該存儲器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，尤其涉及一種包括豎直立柱的存儲器件及 制造和操作該存儲器件的方法。
背景技術(shù)：
隨著高集成電子器件的持續(xù)關(guān)注，對于以更高速度和更低功率工作且具 有增強(qiáng)的器件密度的半導(dǎo)體存儲器件的需求從未停止。為了實(shí)現(xiàn)這一 目標(biāo)， 已經(jīng)開發(fā)出具有以水平和垂直陣列排列的晶體管單元的大規(guī)模多層器件。
在一種方式中，平面存儲單元，例如NAND存儲單元，以傳統(tǒng)的水平 陣列形成。然后將多個(gè)水平陣列沿豎直方向堆疊。由于為了實(shí)現(xiàn)最小的特征 尺寸每一層都要進(jìn)行嚴(yán)格的光刻步驟(lithography steps),這種方法有關(guān)的 局限包括所得器件的低可靠性。另外，在這種配置中，用于驅(qū)動控制柵極的
驅(qū)動晶體管的尺寸是影響層數(shù)的一個(gè)因素；因此，驅(qū)動晶體管的大小與層數(shù) 的倍數(shù)成比例。這會帶來集成問題和散熱問題。
在另一種方法中，已開發(fā)出具有豎直定向的溝道(channel)的多層存儲 器件。在一種配置中，多個(gè)柵極層形成在基板上，且豎直(vertical)溝道貫 穿該多個(gè)柵極層。在每條豎直溝道中，較低的柵極層被配置成用作下選擇柵 極，多個(gè)中間柵極層被配置為用作控制柵極，較高的柵極層凈皮配置為用作上 選擇柵極?？刂茤艠O可包括鄰接豎直溝道的電荷存儲層，從而該器件可用作 非易失性存儲器件。在第一水平方向上彼此相鄰的上選擇柵極被連接起來， 用作器件的行選擇線。在第二水平方向上彼此相鄰的豎直溝道被連接起來， 用作器件的位線。
試圖采用豎直定向溝道的其它方法取得了有限的成功。在一種配置中， 豎直溝道的底部連接到形成于基板中的公共源極擴(kuò)散層。該公共源極擴(kuò)散層 被摻雜為具有n+摻雜(n+doping),且底層基板具有p型摻雜。從而，在公 共源極擴(kuò)散層和下面的基板間形成p-n結(jié)。豎直溝道被基板中的n+區(qū)域隔離； 因此，難以通過任意電極控制豎直溝道的電勢，而且有必要在控制柵極上施加負(fù)電壓電平以擦除存儲單元。這樣的負(fù)電壓電平將需要更復(fù)雜的器件電源
電路，從而提高了器件成本。此外，施加負(fù)電壓電平與傳統(tǒng)的NAND存儲 器件的電源配置不一致，從而妨礙了以豎直定向的溝道存儲器件直接替換傳 統(tǒng)的NAND器件。而且，當(dāng)發(fā)生擦除操作時(shí)，擦除操作需要向鄰接豎直溝 道的控制柵極的電荷存儲層注入空穴，豎直溝道中的空穴被向電荷存儲層的 注入耗盡。由于空穴的耗盡，豎直溝道的電勢降低，使得擦除操作在一定時(shí) 間內(nèi)不夠有效。
為了防止豎直溝道中的空穴耗盡，已經(jīng)提出了由柵極誘導(dǎo)的漏極漏損 (gate-induced-drain-leakage, GIDL ):燥作進(jìn)行的空穴注入，以^更將豎直溝 道的電勢維持在適當(dāng)?shù)碾娖健Ｈ欢?，與直4妄^H"底偏置(direct body biasing) 比起來，通過GIDL效應(yīng)進(jìn)行的豎直溝道電勢控制不是直截了當(dāng)?shù)?，或者?能是不穩(wěn)定的，這是由于它易于受結(jié)輪廓(junctionprofile)的影響，而這將 導(dǎo)致被擦除的閾值電壓分布退化(Vth distribution degradation )。此外，GIDL 效應(yīng)可能將熱空穴注入結(jié)合到豎直溝道串中的下選擇晶體管或邊緣單元，這 將使作為所得器件的耐久可靠性惡化。

發(fā)明內(nèi)容
地，在特定的實(shí)施例，在包括半導(dǎo)體材料的接觸區(qū)，半導(dǎo)體豎直溝道的底部 直接連接到下面的基板。在特定的實(shí)施例，通過向豎直溝道的最低柵極施加 合適的電壓，在接觸區(qū)形成反轉(zhuǎn)層(inversion layer),以使該接觸區(qū)成為導(dǎo) 電的。該反轉(zhuǎn)層進(jìn)而操作為所得器件的公共源線。在豎直溝道和基板之間不 存在擴(kuò)散區(qū)域時(shí)，可以在所得器件中使用正的擦除電壓來執(zhí)行擦除操作，而 不需要用于產(chǎn)生負(fù)電壓的額外的電源電路。而且，由于正的擦除電壓可被用 于擦除操作，所以所得的器件與傳統(tǒng)的水平配置的NAND存儲器件是一致 的；從而允許本發(fā)明的器件更直接替換這樣的傳統(tǒng)器件。
在一個(gè)方案中，半導(dǎo)體器件包括在水平方向延伸的由半導(dǎo)體材料制成 的基板；在該基板上的多個(gè)層間電介質(zhì)層；多個(gè)柵極圖案，每個(gè)柵極圖案位 于相鄰的較低層間電介質(zhì)層與相鄰的較高層間電介質(zhì)層之間；以及在豎直方 向延伸穿過該多個(gè)層間電介質(zhì)層和該多個(gè)柵極圖案的由半導(dǎo)體材料制成的 豎直溝道，其中在每個(gè)柵極圖案和豎直溝道間具有使柵極圖案與豎直溝道絕
10緣的柵極絕緣層，豎直溝道在包括半導(dǎo)體區(qū)的接觸區(qū)接觸基板。
在一個(gè)實(shí)施例中，接觸區(qū)包括基板的上表面和豎直溝道的下部分，且其
中基板的上表面和豎直溝道的下部分的至少側(cè)壁包括半導(dǎo)體區(qū)。
在另一個(gè)實(shí)施例中，當(dāng)在該接觸區(qū)施加產(chǎn)生反轉(zhuǎn)區(qū)的電壓時(shí)，該4妄觸區(qū)
是導(dǎo)電的。
在另一個(gè)實(shí)施例中，半導(dǎo)體器件包括半導(dǎo)體存儲器件，且其中多個(gè)柵 極圖案中最高的(upper-most)柵極圖案包括上選擇晶體管的上選擇柵極， 多個(gè)柵極圖案中最低的(lower-most)柵極圖案包括下選擇晶體管的下選才奪 柵極；多個(gè)柵極圖案中在上選擇柵極和下選擇柵極之間的剩余柵極圖案包括 半導(dǎo)體器件的共同串(common string )的存儲單元晶體管的控制柵極；并且 進(jìn)一步包括在下選擇柵極和基板之間的多個(gè)層間電介質(zhì)層中的最低 (lower-most)層間電介質(zhì)層，該最低層間電介質(zhì)層具有第一厚度，且其中 在控制柵極之間的層間電介質(zhì)層具有第二厚度，其中該第一厚度小于該第二 厚度；并且其中選擇該第一厚度以使得施加到下選擇柵極的電壓在接觸區(qū)產(chǎn) 生導(dǎo)致該接觸區(qū)導(dǎo)電的反轉(zhuǎn)層。
在另一個(gè)實(shí)施例中，豎直溝道的半導(dǎo)體材料選自由單晶半導(dǎo)體材料和多 晶半導(dǎo)體材料組成的組。
在另一個(gè)實(shí)施例中，基板的半導(dǎo)體材料選自由單晶半導(dǎo)體材料和多晶半 導(dǎo)體材料組成的組。
在另一個(gè)實(shí)施例中，柵極絕緣層包括電荷存儲層，且其中半導(dǎo)體器件包 括非易失性存儲器件。
在另 一個(gè)實(shí)施例中多個(gè)柵極圖案中最高的柵極圖案包括上選擇晶體管 的上選擇柵極；多個(gè)柵極圖案中最低的柵極圖案包括下選擇晶體管的下選擇 柵極；多個(gè)柵極圖案中在上選擇柵極和下選擇柵極之間的剩余柵極圖案包括 半導(dǎo)體器件的共同串的存儲單元晶體管的控制柵極；存儲單元晶體管的控制
柵極被連接起來以提供半導(dǎo)體器件的字線，該存儲單元晶體管共享在該半導(dǎo) 體器件的水平方向布置的該器件的同一層；半導(dǎo)體器件的共同串的存儲單元 晶體管被豎直溝道串聯(lián)耦接在一起；最高柵極圖案被連接起來以提供上選擇 晶體管的上選擇柵極，該最高柵極圖案共享在半導(dǎo)體器件的第一水平方向布 置的該器件的同一層；在半導(dǎo)體器件的第二水平方向布置的豎直溝道的上部 分被連接起來，以提供該半導(dǎo)體器件的位線；并且該半導(dǎo)體器件包括半導(dǎo)體
ii存儲器件。
在另一方案中，存儲系統(tǒng)包括產(chǎn)生命令和地址信號的存儲控制器；以及包括多個(gè)存儲器件的存儲模塊，該存儲模塊接收該命令和地址信號，并作為響應(yīng)而向至少一個(gè)存儲器件存儲數(shù)據(jù)或者從至少一個(gè)存儲器件取回(retrieve)數(shù)據(jù)。每個(gè)存儲器件包括在水平方向上延伸的由半導(dǎo)體材料制成的基板；在基板上的多個(gè)層間電介質(zhì)層；多個(gè)柵極圖案，每個(gè)柵極圖案位于相鄰的較低層間電介質(zhì)層與相鄰的較高層間電介質(zhì)層之間；以及在豎直方向延伸穿過該多個(gè)層間電介質(zhì)層和該多個(gè)^"極圖案的由半導(dǎo)體材料制成的豎直溝道，其中在每個(gè)柵極圖案和豎直溝道間具有使柵極圖案與豎直溝道絕緣的柵極絕緣層，豎直溝道在包括半導(dǎo)體區(qū)的接觸區(qū)接觸基板。
在一個(gè)實(shí)施例中，接觸區(qū)包括基板的上表面和豎直溝道的下部分，且其中基板的上表面和豎直溝道下部分的至少側(cè)壁包括半導(dǎo)體區(qū)域。
在另一個(gè)實(shí)施例中，當(dāng)在該接觸區(qū)施加產(chǎn)生反轉(zhuǎn)區(qū)的電壓時(shí)，該接觸區(qū)是導(dǎo)電的。
在另 一個(gè)實(shí)施例中，多個(gè)柵極圖案中最高的柵極圖案包括上選擇晶體管的上選擇柵極，多個(gè)柵極圖案中最低的柵極圖案包括下選擇晶體管的下選擇柵極；多個(gè)柵極圖案中在上選擇柵極和下選擇柵極之間的剩余柵極圖案包括半導(dǎo)體器件的共同串的存儲單元晶體管的控制柵極；并且系統(tǒng)進(jìn)一步包括
在下選擇柵極和基板之間的柵極絕緣層，該柵極絕緣層具有第一厚度，且其中在控制柵極之間的層間電介質(zhì)層具有第二厚度，其中該第一厚度小于該第二厚度；并且其中選擇該第一厚度以使得施加到下選擇柵極的電壓在接觸區(qū)產(chǎn)生導(dǎo)致該接觸區(qū)導(dǎo)電的反轉(zhuǎn)層。
在另一個(gè)實(shí)施例中，柵極絕緣層包括電荷存儲層，且其中半導(dǎo)體器件包括非易失性存儲器件。
在另一個(gè)實(shí)施例中多個(gè)柵極圖案中最高的柵極圖案包括上選擇晶體管的上選擇柵極；多個(gè)柵極圖案中最低的柵極圖案包括下選擇晶體管的下選擇柵極；多個(gè)柵極圖案中在上選擇柵極和下選擇柵極之間的剩余柵極圖案包括半導(dǎo)體器件的共同串的存儲單元晶體管的控制柵極；存儲單元晶體管的控制
柵極被連接起來以提供半導(dǎo)體器件的字線，該存儲單元晶體管共享在半導(dǎo)體器件的水平方向布置的該器件的同一層；半導(dǎo)體器件的共同串的存儲單元晶體管被豎直溝道串聯(lián)耦接在一起；最高柵極圖案被連接起來以提供上選擇晶體管的上選拷，柵極，該最高柵極圖案共享在半導(dǎo)體器件的第一水平方向布置
的該器件的同一層；并且在半導(dǎo)體器件的第二水平方向布置的豎直溝道的上
部分被連接起來，以提供該半導(dǎo)體器件的位線。
在另一方面， 一種制造半導(dǎo)體器件的方法包括:提供在水平方向延伸的
由半導(dǎo)體材料制成的基板；提供在該基板上的多個(gè)層間電介質(zhì)層；提供多個(gè)
柵極圖案，每個(gè)柵極圖案位于相鄰的較低層間電介質(zhì)層與相鄰的較高層間電
介質(zhì)層之間；提供在豎直方向延伸穿過該多個(gè)層間電介質(zhì)層和該多個(gè)柵極圖案的由半導(dǎo)體材料制成的豎直溝道；并且在每個(gè)柵極圖案和豎直溝道間提供使柵極圖案與豎直溝道絕緣的柵極絕緣層，其中豎直溝道在包括半導(dǎo)體區(qū)的接觸區(qū)接觸基板。
在一個(gè)實(shí)施例中，接觸區(qū)包括基板的上表面和豎直溝道的下部分，且其中基板的上表面和豎直溝道的下部分的至少側(cè)壁包括半導(dǎo)體區(qū)域。
在另一個(gè)實(shí)施例中，當(dāng)在該接觸區(qū)施加致使產(chǎn)生反轉(zhuǎn)區(qū)的電壓時(shí)，該接觸區(qū)是導(dǎo)電的。
在另一個(gè)實(shí)施例中，半導(dǎo)體器件包括半導(dǎo)體存儲器件，且其中多個(gè)柵極圖案中最高的柵極圖案包括上選擇晶體管的上選擇柵極，多個(gè)柵極圖案中最低的柵極圖案包括下選擇晶體管的下選擇柵極；多個(gè)柵極圖案中在上選擇柵極和下選擇柵極之間的剩余柵極圖案包括半導(dǎo)體器件的共同串的存儲單元晶體管的控制柵極；并且方法進(jìn)一步包括在下選擇柵極和基板之間提供多個(gè)層間電介質(zhì)層中的最低層間電介質(zhì)層，該最低層間電介質(zhì)層具有第一厚度，且其中在控制柵極之間的層間電介質(zhì)層具有第二厚度，其中該第一厚度小于該第二厚度；并且其中選擇該第一厚度以使得施加到下選擇柵極的電壓在接觸區(qū)產(chǎn)生導(dǎo)致該接觸區(qū)導(dǎo)電的反轉(zhuǎn)層。
在另一個(gè)實(shí)施例中，柵極絕緣層包括電荷存儲層，且其中半導(dǎo)體器件包括非易失性存儲器件。
在另一方案中，提供一種在半導(dǎo)體存儲器件上執(zhí)行擦除操作的方法，該半導(dǎo)體存儲器件包括在水平方向延伸的由半導(dǎo)體材料制成的基板；在該基板上的多個(gè)層間電介質(zhì)層；多個(gè)柵才及圖案，每個(gè)柵極圖案位于相鄰的較低層間電介質(zhì)層與相鄰的較高層間電介質(zhì)層之間；以及在豎直方向延伸穿過該多個(gè)層間電介質(zhì)層和該多個(gè)柵極圖案的由半導(dǎo)體材料制成的豎直溝道，其中在每個(gè)柵極圖案和豎直溝道間具有使柵極圖案與豎直溝道絕緣的柵極絕緣層，豎直溝道在包括半導(dǎo)體材料的接觸區(qū)接觸基板，其中多個(gè)柵極圖案中最高
的柵極圖案包括上選擇晶體管的上選擇柵極；多個(gè)柵極圖案中最低的柵極圖案包括下選擇晶體管的下選擇柵極；多個(gè)柵極圖案中在上選擇柵極和下選擇柵極之間的剩余柵極圖案包括半導(dǎo)體器件的共同串的存儲單元晶體管的控制柵極；存儲單元晶體管的控制柵極被連接起來以提供半導(dǎo)體器件的字線，該存儲單元晶體管共享在半導(dǎo)體器件的水平方向布置的該器件的同一層；半導(dǎo)體器件的共同串的存儲單元晶體管被豎直溝道串聯(lián)耦接在一起；最高柵極圖案被連接起來以提供上選擇晶體管的上選擇柵極，該最高柵極圖案共享在半導(dǎo)體器件的第一水平方向布置的該器件的同一層；并且在半導(dǎo)體器件的第二水平方向布置的豎直溝道的上部分被連接起來，以提供該半導(dǎo)體器件的位線。擦除操作包括將共同串的下選擇柵極和上選#4冊極置于浮置狀態(tài)；向字線施加接地電壓或正電壓；向半導(dǎo)體基板施加正的擦除電壓。
在一個(gè)實(shí)施例中，接觸區(qū)包括基板的上表面和豎直溝道的下部分，且其中基板的上表面和豎直溝道的下部分的至少側(cè)壁包括半導(dǎo)體區(qū)域。
在另一個(gè)實(shí)施例中，當(dāng)在該接觸區(qū)施加產(chǎn)生反轉(zhuǎn)區(qū)的電壓時(shí)，該接觸區(qū)是導(dǎo)電的。
在另一個(gè)實(shí)施例中，該方法進(jìn)一步包括在下選擇柵極和基板之間提供多個(gè)層間電介質(zhì)層中的最低層間電介質(zhì)層，該最低層間電介質(zhì)層具有第一厚度，且其中在控制柵極之間的層間電介質(zhì)層具有第二厚度，其中該第一厚度小于該第二厚度；并且其中選擇該第一厚度以使得施加到該下選擇柵極的電壓在接觸區(qū)產(chǎn)生導(dǎo)致該接觸區(qū)導(dǎo)電的反轉(zhuǎn)層。
在另一方案中，提供一種在半導(dǎo)體存儲器件上執(zhí)行讀操作的方法，該半導(dǎo)體存儲器件包括在水平方向上延伸的由半導(dǎo)體材料制成的基板；在該基板上的多個(gè)層間電介質(zhì)層；多個(gè)柵極圖案，每個(gè)柵極圖案位于相鄰的較低層間電介質(zhì)層與相鄰的較高層間電介質(zhì)層之間；在豎直方向延伸穿過該多個(gè)層間電介質(zhì)層和該多個(gè)柵極圖案的由半導(dǎo)體材料制成的豎直溝道，其中在每個(gè)柵極圖案和豎直溝道間具有使柵極圖案與豎直溝道絕緣的柵極絕緣層，豎直溝道在包括半導(dǎo)體區(qū)的接觸區(qū)接觸基板；其中多個(gè)柵極圖案中最高的柵極圖案包括上選擇晶體管的上選擇柵極；多個(gè)柵極圖案中最低的柵極圖案包括下選擇晶體管的下選擇柵極；多個(gè)柵極圖案中在上選擇柵極和下選擇柵極之間的剩余柵極圖案包括半導(dǎo)體器件的共同串的存儲單元晶體管的控制柵極；14存儲單元晶體管的控制柵極被連接起來以提供半導(dǎo)體器件的字線，該存儲單
元晶體管共享在半導(dǎo)體器件的水平方向布置的該器件的同一層；半導(dǎo)體器件
的共同串的存儲單元晶體管被豎直溝道串聯(lián)耦接在一起；最高柵極圖案被連接起來以提供上選擇晶體管的上選擇柵極，該最高柵極圖案共享在半導(dǎo)體器
件的第一水平方向布置的該器件的同一層；在半導(dǎo)體器件的第二水平方向布置的豎直溝道的上部分被連接起來，以提供該半導(dǎo)體器件的位線。讀操作包括向半導(dǎo)體基板施加接地電壓；向共同串的未選擇存儲單元晶體管的控制柵極施加讀電壓；向共同串的被選擇的上選擇晶體管的柵極施加讀電壓；向共同串的被選4奪的存儲單元晶體管的控制柵極施加標(biāo)準(zhǔn)電壓(criterionvoltage);向共同串及相鄰串的下選擇晶體管的下選才奪柵極施加讀電壓，從而在接觸區(qū)中在半導(dǎo)體基板的較高區(qū)域和豎直溝道的至少側(cè)壁的較低區(qū)域產(chǎn)生導(dǎo)電反轉(zhuǎn)層，在讀操作期間，該反轉(zhuǎn)層作為半導(dǎo)體存儲器件的導(dǎo)電的公共源線而操作。
在一個(gè)實(shí)施例中，接觸區(qū)包括基板的上區(qū)域和豎直溝道的下部分，且其中基板的上表面和豎直溝道的下部分的至少側(cè)壁包括半導(dǎo)體區(qū)域。
在另一個(gè)實(shí)施例中，該方法進(jìn)一步包括提供在下選擇柵極和基板之間的多個(gè)層間電介質(zhì)層中的最低層間電介質(zhì)層，該最低層間電介質(zhì)層具有第一厚度，且其中在控制柵極之間的層間電介質(zhì)層具有第二厚度，其中該第一厚度小于該第二厚度；并且其中選擇該第一厚度以使得施加到該下選擇柵極的電壓在接觸區(qū)產(chǎn)生導(dǎo)致該接觸區(qū)導(dǎo)電的反轉(zhuǎn)層。


通過對如在附圖中所示的本發(fā)明優(yōu)選實(shí)施例的更具體的描述，本發(fā)明實(shí)施例的以上及其它目的、特征和優(yōu)點(diǎn)將更加明顯，在附圖中，在整個(gè)不同視圖中，同樣的標(biāo)記符號指示相同的部件。附圖無需被按比例繪制，相反，其重點(diǎn)于圖示本發(fā)明的原理。在圖中
圖1是依照本發(fā)明的實(shí)施例的豎直溝道存儲器件的透視示意圖3是依照本發(fā)明實(shí)施例的豎直溝道存儲器件的剖面透視圖；圖4和圖5是依照本發(fā)明實(shí)施例的圖3的豎直溝道存儲器件沿圖2的斷面線I一I'提取的剖面15圖6是依照本發(fā)明另 一 實(shí)施例的豎直溝道存儲器件的透視示意圖；圖7A是圖6的豎直溝道存儲器件的頂部布局圖；圖7B是圖6的豎直溝道存儲器件的剖面透視圖；圖8是依照本發(fā)明的實(shí)施例，示出訪問單個(gè)存儲單元的豎直溝道存儲器件的透^f見示意圖9是依照本發(fā)明的實(shí)施例，示出在編程操作期間訪問單個(gè)存儲單元的豎直溝道存儲器件的透視圖10是依照本發(fā)明的實(shí)施例，示出擦除操作的豎直溝道存儲器件的透視圖11是依照本發(fā)明的實(shí)施例，示出在讀操作期間訪問單個(gè)存儲單元的豎直溝道存儲器件的透視圖12A-21A是依照本發(fā)明實(shí)施例的形成豎直溝道存儲器件的方法的沿圖2的斷面線I—I，得到的剖面圖，圖12B-21B是依照本發(fā)明實(shí)施例的形成豎直溝道存儲器件的方法的沿圖2的斷面線n—n'得到的剖面圖22和23依照本發(fā)明的實(shí)施例的柵極絕緣層和豎直開口中立柱(pillar)的實(shí)施例的特寫透一見圖24和25是依照本發(fā)明的另 一實(shí)施例的形成豎直溝道存儲器件的方法的剖面圖26-39是依照本發(fā)明的另 一實(shí)施例的形成豎直溝道存儲器件的方法的透視圖40A-42A是依照本發(fā)明另一實(shí)施例的形成豎直溝道存儲器件的方法的沿圖2的斷面線I—I，得到的剖面圖，圖40B-42B是依照本發(fā)明另一實(shí)施例的形成豎直溝道存儲器件的方法的沿圖2的斷面線II一II'得到的剖面圖；圖43是依照本發(fā)明的實(shí)施例的包括半導(dǎo)體器件的存儲卡的模塊圖；圖44是依照本發(fā)明的實(shí)施例的使用存儲模塊(例如，在此所述類型的存儲模塊)的存儲系統(tǒng)的模塊圖。
具體實(shí)施例方式
現(xiàn)在，將參照附圖在下文中將更全面地描述本發(fā)明的實(shí)施例，其中在附圖中示出了本發(fā)明的優(yōu)選實(shí)施例。然而，本發(fā)明可以不同形式實(shí)現(xiàn)，而不應(yīng)被理解為只局限于這里所闡述的實(shí)施例。在整個(gè)說明書中，相同的數(shù)字指示
16相同的元件。
應(yīng)該理解，盡管這里使用了術(shù)語第一、第二等來描述不同元件，但是這 些元件不應(yīng)受這些術(shù)語的限制。使用這些術(shù)語是用來將一個(gè)元件與另 一元件 區(qū)別開。例如，第一元件以被稱為第二元件，并且，類似地，第二元件可以 被稱為第一元件，而不脫離本發(fā)明的范圍。如這里所使用的，術(shù)語"和/或" 包括相關(guān)的所列出項(xiàng)目的一個(gè)或多個(gè)的任意和全部組合。
應(yīng)該理解，當(dāng)元件被稱為在另一元件"上"或者"連接到"或"耦接到" 另一個(gè)元件時(shí)，該元件可以直接位于另一個(gè)元件上，或直接連接到或耦接到 另一個(gè)元件，或者可以存在中間部件。相反，當(dāng)元件被稱為"直接在"另一 個(gè)部件"上"，或"直接連接到"或"直接耦接到"另一個(gè)元件時(shí)，不存在 中間元件。用于描述元件間關(guān)系的其它詞匯也應(yīng)以相同的方式來理解(例如， "在…之間，，相對于"直接在…之間"，"鄰接，，相對于"直接鄰接"，等等)。 當(dāng)元件-故稱為在另一個(gè)元件"上方，，時(shí)，該元件可以在另一個(gè)元件的上方或 下方，并且可以直接耦接到另一元件，或者可存在中間元件，或者元件被隔
開一空隙(void)或間隙。
這里使用的術(shù)語只用于描述特定實(shí)施例，并不意名大限制本發(fā)明。如這里 所使用的，單數(shù)形式也意欲包括復(fù)數(shù)形式，除非在上下文中以其它方式明示 過。還應(yīng)該理解，當(dāng)這里使用術(shù)語"包括"、"包含，，時(shí)，它們在詳細(xì)說明所
描述的特征、整數(shù)(integer)、步驟、操作、元件和/或組件的存在，但不排 除存在或添加一個(gè)或多個(gè)其它特征、整數(shù)、步驟、操:作、元件、組件和/或它 們的組合。
圖1是依照本發(fā)明的實(shí)施例的豎直溝道存儲器件的透視示意圖。
參見圖1，在本例中，三維存儲器件1000包括由虛線PL表示的多個(gè)豎 直溝道或立柱。立柱PL在豎直方向上延伸，沿著共同的立柱形成的晶體管 結(jié)合形成單元串(cell string) CSTR。單元串CSTR的最高(upper-most)晶 體管被稱為上選擇晶體管，而單元串的最低(lower-most)晶體管被稱為下 選擇晶體管。單元串CSTR中在上選擇晶體管和下選擇晶體管之間的晶體管 包括該單元串CSTR的存儲單元MC晶體管。
在第一水平方向布置的立柱PL的頂部沿位線BL 4皮此連4妄。立柱PL的 底部沿公共源線CSL彼此連接。立柱的底部還直接連接到基板阱Well。
沿第二水平方向布置的上選擇晶體管的柵極沿上選擇線USL彼此連接。下選擇晶體管的柵極沿下選擇板(select plate) LS—PT彼此連接，以提供下 全局選4奪線(global select line ) GLSL。共享同一共同豎直行的存儲單元晶體 管MC的柵極沿字線板(word line plates ) WL—PT彼此連接，以提供全局字 線(global word lines ) GWL。不同行的全局字線GWL是獨(dú)立的。
視圖中，可以看出，柵極絕緣膜GI可設(shè)置成沿豎直立柱PL的豎直長度圍繞 該豎直立柱PL,從而將使該豎直立柱PL與上選擇線USL、字線板WL—PT 及下選擇板LS—PT絕緣。/人本視圖中還可以看出，位線BL通過位線觸點(diǎn) BL—CT來訪問；字線板WL—PT通過字線觸點(diǎn)WL—CT來訪問；上選擇線 USL通過上選擇線觸點(diǎn)USL—CT來訪問(access); /^共源極線CSL,還在 源區(qū)S處耦4^到阱100/Well，通過源，波觸點(diǎn)S—CT來訪問。
圖3是依照本發(fā)明的實(shí)施例的豎直溝道存儲器件的剖面透視圖。參見圖 3，在本實(shí)施例中，提供半導(dǎo)體材料的基板100。在不同的實(shí)施例中，基板 100可以包括以塊狀(bulk)或絕緣體上硅(SOI)配置的多晶或單晶半導(dǎo)體 材料?；錓OO在水平方向延伸。下柵極絕緣層110在基板100上。在該下 柵極絕緣層110上設(shè)置多個(gè)層間電介質(zhì)層210(見圖4 )。設(shè)置字線板WL—PT 和上選擇線USL，每個(gè)都位于相鄰的較低層間電介質(zhì)層211、 212、 213、 214、 215…和相鄰的較高層間電介質(zhì)層211、 212、 213、 214、 215…之間。在最低 的層間電介質(zhì)層211和下柵極絕緣層110之間提供下選擇板LS—PT。
半導(dǎo)體材料的豎直立柱PL在豎直方向延伸穿過該多個(gè)層間電介質(zhì)層 210和下選擇板LS—PT、字線板WL—PT及上選擇線USL，從而豎直立柱PL 至少部分地在水平方向被下選擇板LS—PT、字線板WL—PT和上選擇線USL 圍繞。例如，每個(gè)字線板WL—PT圍繞或包圍豎直立柱PL的壁的周界 (perimeter )。下選擇板LS—PT和上選擇線USL同樣如此。在下選擇板 LS—PT、字線板WL—PT和上選擇線USL中的每一個(gè)與豎直立柱PL之間提 供柵極絕緣膜GI。從本視圖中還可以看出，每個(gè)豎直立柱PL包括沿其大部 分長度的主體區(qū)B和在其頂部的漏區(qū)(drain region) D,漏區(qū)D與相應(yīng)的位 線BL"I妄觸。
圖4和圖5是依照本發(fā)明實(shí)施例的圖3的豎直溝道存儲器件沿圖2的斷 面線1—I，得到的剖面圖。在圖4中，可以看出，當(dāng)適當(dāng)?shù)淖志€電壓被施加到 字線板WL一PT時(shí)，沿著豎直立柱的壁或外表面產(chǎn)生反轉(zhuǎn)層(inversion layer )I。還可以看到，字線板WL—PT的厚度T1通常大于層間電介質(zhì)層210的厚 度T2。同時(shí)，可以看到，層間電介質(zhì)層210的厚度T2大于電容電介質(zhì)層 CD的厚度T3。為了使電流沿立柱PL的豎直方向流動，在豎直立柱PL中 產(chǎn)生且由相鄰的字線+反WL—PL所導(dǎo)致的反轉(zhuǎn)層I應(yīng)重疊(overlap )。該重疊 或彌散場(fringing field)具有最大寬度W,或者在鄰接的豎直立柱PL中在 字線板WL—PT頂部表面水平(level)上方或在字線一反WL一PT底部表面水 平下方的豎直延伸量。
參見圖5,可以看到，在每個(gè)立柱PL中，可以由源自下選擇板LS—PT、 字線板WL—PT或上選擇線USL的彌散場FF產(chǎn)生擴(kuò)散區(qū)效應(yīng)(diffusion region effect),而非對于每個(gè)存儲單元晶體管使用源/漏擴(kuò)散區(qū)。應(yīng)用于傳統(tǒng) 平面NAND存儲器件的彌散場的產(chǎn)生或操作已公開于申請?zhí)枮?2007/0205445的美國專利申請中，在此結(jié)合其全部內(nèi)容作為參考。在豎直定 向的存儲器件的豎直溝道中形成源/漏區(qū)是有挑戰(zhàn)性的。鑒于此，可以很方便 地將彌散場配置應(yīng)用于本發(fā)明實(shí)施例的方法和配置。
圖6是依照本發(fā)明另一實(shí)施例的豎直溝道存儲器件的透視示意圖。圖7A 是圖6的豎直溝道存儲器件的頂部布局圖。圖7B是圖6的豎直溝道存儲器 件的剖面透視圖。在本實(shí)施例中，可以看到，源接觸插塞(source contact plug ) S—CT可以由與基板阱100的摻雜類型不同的材料構(gòu)成。例如，在所示的實(shí) 施例中，阱100和豎直立柱PL由具有第一 p-摻雜類型p-Si半導(dǎo)體材料形成， 而源接觸插塞S—CT由具有第二 n-摻雜類型n+半導(dǎo)體材料形成。
圖8是依照本發(fā)明的實(shí)施例的示出訪問單個(gè)存儲單元的豎直溝道存儲器 件的透^L示意圖。在本實(shí)施例中，可以看出，通過向所選字線WL、所選位
三維陣列中的單個(gè)存儲單元MCI來進(jìn)行編程或讀操作。
圖9是依照本發(fā)明的實(shí)施例的豎直溝道存儲器件的透視圖，示出在編程 操作期間訪問單個(gè)存儲單元。參見圖9和下表1，在編程操作期間，向被選 字線板Sel.WL—PT施以編程電壓VpGM，并向未選的字線板Unsel.WL一PT施 以通過電壓(pass voltage) VPASS。向^皮選的位線Sel (BL )施以接「地電壓 GND，并向未選的位線Unsel (BL )施以Vcc電壓。向^皮選的上選^奪線USL 施以Vcc電壓，并向未選的上選擇線USL施以GND電壓。此外，向下選擇 線LSL施以GND電壓，向7>共源線CSL施以一電壓(-)，并向阱100施
19以GND電壓。該操作導(dǎo)致電子在所選擇的存儲單元MC1的溝道中聚集，這 將對所選擇的存儲單元MC1進(jìn)行編程?？梢允褂米陨龎?self-boosting)技 術(shù)的操作，例如在此結(jié)合作為參考的美國專利No.5,473,563中所描述的技術(shù)， 來抑制對未選擇立柱進(jìn)行編程。自舉4喿作阻止電流流向未選立柱。 表1
編程擦除讀
WL被選擇的VpGMGND0V
未被選擇的v passGNDVread
BL被選擇的GNDFVpchg
未被選擇的vccF-
USL被選擇的vccFVread
未被選擇的GND/浮置FGND
LSL-GND/浮置FVread
CSL--FGND
阱—GND/浮置正VERSGND
圖10是依照本發(fā)明的實(shí)施例的示出擦除操作的豎直溝道存儲器件的透 視圖。參見圖10及上表1，在擦除操作期間，向所選塊(block)中的所有 字線板WL—PT施以GND電壓，并向所有位線BL和所有上選擇線USL施 以浮置電壓(floating volatge) F。此外，向下選擇線LSL和公共源線CSL 施以浮置電壓。向阱100施以正擦除電壓VERS。該操作致使所有電子從陣列 中的所有存儲單元的溝道區(qū)移除，這將擦除陣列的存儲單元。在這種情形下， 由于在擦除操作期間將正擦除電壓VERs直接傳送到豎直立柱PL，所以通過 向字線WL施以接地電壓GND來擦除存儲單元是可能的。而且，由于使用 正擦除電壓，且GND電壓能被施加到字線WL,所以不必產(chǎn)生用于擦除操 作的負(fù)電壓。這將簡化器件所需的電源供給電路，并且使所得器件與傳統(tǒng)的 水平配置的平面NAND存儲器件的電源供給配置兼容；從而允許更方便地 用依照本發(fā)明實(shí)施例配置的器件來更換這樣的傳統(tǒng)器件。
圖11是依照本發(fā)明的實(shí)施例的示出在讀#:作期間訪問單個(gè)存儲單元的
豎直溝道存儲器件的透視圖。參見圖ll和上表l，在讀操作期間，向被選字線板Sel.WL—PT施以區(qū)分為'1，和'0，的標(biāo)準(zhǔn)電壓，例如施加接地電壓 GND或者0V，并向未選字線板Unsel.WL—PT施以讀電壓Vread。向被選位 線Sel(BL)施以預(yù)充電電壓Vpchg以區(qū)分'1，和'0，，并向未選位線Unsel (BL)施以GND電壓。向被選的上選擇線USL施以讀電壓Vread，并向未 選的上選擇線USL施以GND電壓。此外，向下選擇線LSL施以讀電壓， 向公共源線CSL施以GND電壓，向阱100施以GND電壓。
向下選擇線LSL施以讀電壓vread導(dǎo)致豎直反轉(zhuǎn)區(qū)504B沿著由半導(dǎo)體 材料形成的豎直立柱PL的下部分的外壁形成。而且，由于在下選擇線和阱 100之間的下柵極絕緣體110相對較薄，所以水平反轉(zhuǎn)區(qū)504A還在下柵極 絕緣體110的下面沿著由半導(dǎo)體材料構(gòu)成的阱的頂部形成。由于在沿著阱 100的上部分以及沿著豎直立柱PL的下側(cè)部分和上側(cè)部分的半導(dǎo)體材料中 形成的水平反轉(zhuǎn)區(qū)504A和豎直反轉(zhuǎn)區(qū)504B的存在，所以源區(qū)S和豎直立 柱PL被電連接起來。以這種方式，水平反轉(zhuǎn)區(qū)504A和豎直反轉(zhuǎn)區(qū)504B操 作為在讀操作期間為陣列中的所有立柱提供公共源線CSL。
在上面的圖1中，與源極S相連的水平虛線表示由于在下選擇板LS—PT 上施加讀電壓vread而導(dǎo)致在阱的上部分的水平反轉(zhuǎn)區(qū)504A的操作，而沿 著豎直立柱PL的豎直虛線表示由于在下選擇板LS—PT、字線板WL_PT和 上選擇線USL上施加讀電壓Vread而導(dǎo)致在豎直立柱PL的側(cè)壁的豎直反轉(zhuǎn) 區(qū)504B的才喿作。
在上面的圖6中，反轉(zhuǎn)層的操作表現(xiàn)為多個(gè)MOS晶體管。比較起來， 下選擇板LS一PT提供柵極功能，下柵極絕緣層IIO提供氧化物的功能，而基 板IOO提供半導(dǎo)體區(qū)域的功能。以這種方式，圖6中的反轉(zhuǎn)層的形成^皮表現(xiàn) 為多個(gè)MOS晶體管，這些晶體管的柵極耦接到下選擇板LS—PT。因此，當(dāng) 向下選擇板LS—PT施以讀電壓Vread時(shí)，水平反轉(zhuǎn)層504A被激活。
由于依照本發(fā)明的本實(shí)施例在編程、^^除和讀操作期間施加到不同元件 的電壓與在那些相同操作期間施加到傳統(tǒng)的水平設(shè)置的基于平面NAND的 存儲器件的電壓類似，所以本發(fā)明實(shí)施例的器件與傳統(tǒng)的基于NAND的存 儲器件的電源兼容，因而能夠更加方便地替代傳統(tǒng)器件用于采用該傳統(tǒng)器件
的系統(tǒng)中。本說明書實(shí)施例的配置和#:作與最近>^是出的其它配置不同，最近
提出的這些配置包括在序列號為No.2007/0252201的美國專利申請的公開文 件中所提出的配置；在《VLSI技術(shù)論文的文摘專題集》(Symposium on VLSI
21Technology Digest of Technical Papers) (2007)的第14-15頁記載的作者為 H.Tanaka等人的"Bit Cost Scalable Technology with Punch and Plug Process for Ultra High Density Flash Memory" —文中所提出的配置；以及在《IEDM技 術(shù)文摘》(IEDM Technical Digest) (2007)的第449-452頁記載的作者為 Fukuzumi等人的 "Optimal Integration and Characteristics of Vertical Array Devices for Ultra-High Density, Bit-Cost Scalable Flash Memory" —文中所神是 出的配置，在此結(jié)合這些文獻(xiàn)中每一個(gè)的內(nèi)容作為參考。在這些例子的每一 個(gè)中，在形成于基板上區(qū)域中的擴(kuò)散層中提供公共源線，作為基板的摻雜區(qū)。 由此，在公共源擴(kuò)散層與下面的基板之間形成p-n結(jié)。因此，難以通過任何 電極來控制豎直溝道的電壓，有必要在控制柵極上施加負(fù)電壓電平來擦除存 儲單元。這樣的負(fù)電壓電平可能需要更復(fù)雜的器件電源電路，從而增加了器 件成本。此外，施加負(fù)電壓電平與傳統(tǒng)NAND存儲器件的電源配置不一致， 從而阻礙了由豎直定向的溝道存儲器件直接替換傳統(tǒng)的NAND器件。如上 所述，為了防止與在公共源線隔離的豎直溝道中的空穴耗盡相關(guān)的問題，提 出了由柵極誘導(dǎo)的漏極漏(GIDL)操作進(jìn)行的空穴注入，以便將豎直溝道 的電勢維持在適當(dāng)?shù)碾娖?。然而，與直接主體偏置(direct body biasing)相 比，通過GIDL效應(yīng)進(jìn)行的豎直溝道電壓控制不簡單，或者可能是不穩(wěn)定的， 這是因?yàn)樗子谑芙Y(jié)輪廓(junctionprofile)的影響，而這將導(dǎo)致禎j察除的閾 值電壓分布退化(Vth distribution degradation )。此夕卜，GIDL效應(yīng)可能將熱 空穴注入合并到下選擇晶體管或豎直溝道串中的邊緣單元，這將使所得器件 的耐久可靠性惡化。
圖12A-21A是依照本發(fā)明實(shí)施例的形成豎直溝道存儲器件的方法的沿 圖2的斷面線I—I，得到的剖面視圖，圖12B-21B是依照本發(fā)明實(shí)施例的形
成豎直溝道存儲器件的方法的沿圖2的斷面線n—n，得到的剖面視圖。
參見圖12A和圖12B，備好基板100。在一個(gè)實(shí)施例中，基板100包括 為隨后形成單晶豎直立柱PL提供籽晶層的單晶半導(dǎo)體材料基板。在另一個(gè) 實(shí)施例中，基板IOO可以包括多晶半導(dǎo)體材料。依據(jù)傳統(tǒng)技術(shù)，在基板的預(yù) 定區(qū)域形成隔離區(qū)105。在基板上設(shè)置最低的層間電介質(zhì)層110,這里也稱 為下柵極絕緣體110。在最低的層間電介質(zhì)層110上形成第一下4冊極層120， 在該第一下柵極層120上形成第二下柵極層130。下柵極層120、 130可選地 可形成為單個(gè)柵極層或多個(gè)柵極層，如圖所示。在下柵極層110包括多個(gè)柵極層的情形下，第一下柵極層120可以包括多晶硅層且第二下柵極層130可 以包括金屬層。在本發(fā)明的特定實(shí)施例中，最低的層間電介質(zhì)層110足夠薄， 從而當(dāng)向柵極層120、 130施加適當(dāng)?shù)碾妷簳r(shí)，能夠在基板100的底層半導(dǎo) 體材料中產(chǎn)生反轉(zhuǎn)層504A、 504B (見上圖11)。
參見圖13A和圖13B,在外圍區(qū)域中構(gòu)圖第一下柵極層120和第二下柵 極層130以形成下柵極圖案125、 135。依據(jù)傳統(tǒng)的制造技術(shù)，可以使用下柵 極圖案125、 135作為離子注入掩模，在外圍區(qū)域形成源和漏區(qū)140。
參見圖14A和14B，在外圍區(qū)域依次形成層間電介質(zhì)層150和蝕刻終止 層(etch stop layer) W0。然后使用蝕刻終止層作為蝕刻掩才莫去除在存 儲單元區(qū)域中的第二下4冊^l圖案135。
參見圖15A和圖15B,在所得結(jié)構(gòu)上的第一下柵極圖案125上形成多個(gè) 交替的層間電介質(zhì)層210(在本例中包括層211、 212、 213、 214、 215和216) 和導(dǎo)電4冊才及層200 (在本例中包括層201、 202、 203、 204和205 )。在不同 的實(shí)施例中，層間電介質(zhì)層210可以包括選自由氧化物、HDP氧化物、CVD 氧化物、PVD氧化物、BPSG、 SOG及其混合物以及其它合適的材料所組成 的組中的材料。柵極層200可以包括選自由多晶硅、W、 TaN、 TiN、金屬硅 化物及其混合物以及其它合適的材料所組成的組中的材料。
參見圖16A和圖16B,構(gòu)圖層間電介質(zhì)層210和導(dǎo)電4冊極層200以在存 儲單元區(qū)中形成豎直開口 (opening) 220。在外圍區(qū)域，層間電介質(zhì)層210 和導(dǎo)電柵極層200被去除。在豎直開口 220的底部，最低的層間電介質(zhì)層110 也被去除，從而在每個(gè)開口 220中暴露基板100的頂部分。
參見圖17A和圖17B,在所得結(jié)構(gòu)上提供柵極絕緣層230。柵極絕緣層 230覆蓋豎直開口 220的底部和內(nèi)側(cè)壁以及存儲單元區(qū)中最高的層間電介質(zhì) 層216的頂部，以及可選地覆蓋外圍區(qū)域中的蝕刻終止層160。
圖22和圖23是在豎直開口 230中的柵極絕緣層和立柱的實(shí)施例的特寫 透視圖。在一個(gè)實(shí)施例中，柵極絕緣層230包括電荷存儲層，使得器件能夠 作為非易失性存儲器件來操作。在圖22和圖23的例子中，柵極絕緣層230 包括依次形成的阻擋絕》彖層(blocking insulating layer) 231 、電荷存4諸層232 和隧穿絕緣層(tunnel insulating layer) 233。依照該配置形成的柵極絕緣層 230在美國專利No.6,858,906和No.7,253，467以及美國專利申請 No.2006/0180851中作了描述，在此結(jié)合其全部內(nèi)容作為參考。在特定的實(shí)施例中，電荷存儲層230可以包括電荷捕獲層。在不同的實(shí)施例中，電荷捕
獲層可以包括SiN。用于電荷捕獲層的其它合適的材料能采用，例如八1203、 HfA10x、 HfAlON、 HfSiOx、 HfSiON及這些材料的多層。在另一實(shí)施例中， 電荷存儲層230可以包括浮置柵極層，其包括導(dǎo)電材料或半導(dǎo)體材料。
參見圖17A和圖17B，在柵極絕緣層230上，在豎直開口 220中形成間 隔層(spacer layer ) 240。該間隔層240 ^皮各向異性蝕刻，以在開口 220的底 部暴露底層的柵極絕緣層230的中間部分。在立柱的形成期間，間隔層240 用于在此后暴露下面的基板100期間沿著開口 220的側(cè)壁保護(hù)柵極絕緣層 230，從而允許立柱PL與基板100直接接觸。間隔層240優(yōu)選由半導(dǎo)體材料 如多晶硅、非晶硅或單晶硅形成，使得該材料與此后形成的立柱一致。以這 種方式，不必在形成立柱PL之前去除間隔層240，而是可以保留下來以形 成立柱PL的主體的一部分。
參見圖18A和圖18B，使用間隔層240作為蝕刻掩模，去除柵極絕緣層 230在開口 220底部的被暴露的中間部分，暴露出下面的基板IOO。然后在 開口 220中形成立柱300。立柱300可以由半導(dǎo)體材津牛如多晶石圭、非晶石圭或 單晶硅形成。
在形成立柱300的一個(gè)實(shí)施例中，在開口 220中形成多晶^法層或第一非 晶硅層，與基板100的被暴露的上部分接觸。在一個(gè)實(shí)施例中，可以由化學(xué) 氣相沉積(CVD)工藝來形成多晶硅層或非晶硅層；然而，可以應(yīng)用形成多 晶硅層或非晶硅層的其它合適的工藝。 一個(gè)實(shí)施例中，在此階段可以用雜質(zhì) (impurities)摻雜多晶硅層或非晶硅層，例如用n-型雜質(zhì)摻雜，使得所得的 立柱300具有適當(dāng)?shù)膿诫s特性。然后可以對多晶硅層或非晶硅層實(shí)施熱處理， 以將該層轉(zhuǎn)換為單晶硅材料。在一個(gè)示例性實(shí)施例中，熱處理可以采用激光 誘導(dǎo)外延生長(LEG)工藝的形式來得到單晶硅材料，正如本領(lǐng)域所周知的。 在可替代實(shí)施例中，可以使用選擇性外延生長(SEG)工藝在開口 220中從 基板100的暴露的上表面生長出單晶硅立柱300。
在一個(gè)實(shí)施例中，用于形成立柱300的材料可以與用于形成間隔層240 的材料相同。在其它實(shí)施例中，可以在形成立柱300之前去除間隔層240。 此外，立柱300可以與基板IOO具有相同的摻雜劑類型(dopanttype)。
再參見圖22和圖23,立柱PL可以被形成為完全填充開口 220，從而立 柱PL為實(shí)心的，如在圖22的實(shí)施例中所示。可替代地，立柱PL可以^皮形
24成為"通心型(macaroni-type)"立柱，其中立柱是中空形的，如在圖23的 實(shí)施例中所示，其具有底部和側(cè)壁301A,以及中空的中間區(qū)域301B,或者， 可替代地，由絕緣材料形成的中間區(qū)域301B。側(cè)壁可以是柱狀形狀或矩形 形狀，并且可以完全圍繞中間區(qū)域301B，或者可以與中間區(qū)域301B分隔開 且位于中間區(qū)域301B的相反側(cè)。
由半導(dǎo)體材料形成的所得立柱220在接觸區(qū)域中與下面的基板/阱區(qū)域 IOO直接接觸。接觸區(qū)域包括立柱220的下部分和基板100的上部分。由于 它們直接接觸，所以在立柱220和基板IOO之間不形成二極管型結(jié)(diode-type junction )。這允許在讀操作期間存在水平和豎直反轉(zhuǎn)區(qū)504A、 504B,如上 圖11中所示，從而能夠訪問單個(gè)存儲單元。
參見圖19A和圖19B，還執(zhí)行另外的構(gòu)圖，從而構(gòu)圖導(dǎo)電柵極層200(包 括柵極層201、 202、 203、 204和205的柵極線)以形成第一至第四字線板 WL—PT和上選擇線USL。如在圖3中所示，柵極層200凈皮構(gòu)圖成階梯型 (stair-type )圖案以提供對該多個(gè)柵極層200的豎直訪問。上選擇線USL圖 案205每個(gè)均由接觸插塞260A訪問(access )。而且，在本實(shí)施例中，在器 件的邊緣區(qū)域，通過移除上選擇線板USL、字線板WL—PT和下選擇線板 LS一PT的一部分，形成豎直開口以露出下面的基才反100。然后，在所露出基 板的頂部表面形成源區(qū)S,如圖所示。接著，用填充開口的導(dǎo)電材料形成與 下面的源區(qū)S相連的接觸插塞260B。在器件的外圍區(qū)域類似地形成接觸插 塞260C，以提供到外圍晶體管的源/漏區(qū)140的連接。使用標(biāo)準(zhǔn)的摻雜技術(shù) 在立柱300的頂部形成漏區(qū)D。該工藝導(dǎo)致在以上圖2和圖3的配置中所示 類型的源接觸插塞S—CT的形成。
可替代地，源4妄觸插塞S—CT可以與豎直立柱同時(shí)形成，例如，在以上 圖18A和圖18B所示的形成立柱300的步驟期間。在該可替代實(shí)施例中， 不必去除上選擇線板USL、選擇字線板WL—PT和下選擇線板LS—PT的角落 部分(comerportion),這是因?yàn)橛糜谛纬稍从|點(diǎn)S—CT的立柱是以與豎直立 柱300相同的方式穿過這些板形成的。因此，形成在圖7A和圖7B的配置 中所示類型的源接觸插塞S一CT。
參見圖20A和圖20B，第一導(dǎo)電層270形成于立柱300的漏區(qū)D上， 且與立柱300的漏區(qū)D接觸。然后，構(gòu)圖該第一導(dǎo)電層270、最高的層間電 介質(zhì)層216和最高的導(dǎo)電柵極層205以形成在第二水平方向延伸的上選擇線USL圖案205，。
參見圖21A和圖21B，進(jìn)一步構(gòu)圖第一導(dǎo)電層270以在立柱300的漏極 上提供焊盤276。在本例中，存儲單元區(qū)中的接觸插塞260A連接到外圍區(qū) 域中的接觸插塞260C,從而將上選擇線USL連接到外圍區(qū)域中外圍晶體管 的相關(guān)源/漏區(qū)140。然后，在所得結(jié)構(gòu)上形成第一上層間電介質(zhì)層280,并 且形成接觸插塞285以與下面的導(dǎo)電部件接觸，在該情形下，下面的導(dǎo)電部 件為由第一導(dǎo)電層270形成的焊盤276。在第一上層間電介質(zhì)層280上形成 第二導(dǎo)電層，并構(gòu)圖該第二導(dǎo)電層以形成與下面的接觸插塞285接觸的導(dǎo)電 線路290及特征(features )。在存儲單元區(qū)，與布置在第一水平方向的豎直 立柱的漏區(qū)D相連的導(dǎo)電線路提供器件的位線BL,如在圖3中所示。然后， 在所得結(jié)構(gòu)上形成第二上層間電介質(zhì)層292和接觸插塞294,該接觸插塞294 形成為接觸下面的導(dǎo)電部件，在該情形下，與最右邊的特征2卯接觸，進(jìn)而 接觸與下面的源區(qū)S相連的源接觸插塞260B。在第二上層間電介質(zhì)層292 上形成第三導(dǎo)電層，并構(gòu)圖該第三導(dǎo)電層以形成與下面的接觸插塞260B相 連的導(dǎo)電線路296。
在上面的實(shí)施例中，由于同時(shí)形成，所以外圍區(qū)域中晶體管的柵極絕緣 層IIO和存儲單元區(qū)的柵極絕緣層IIO具有同樣的厚度。同時(shí)形成柵極絕緣 層IIO提供了更有效的制造工藝，從而降低了制造成本。
在上面的實(shí)施例中，在工藝的不同時(shí)期形成器件的外圍區(qū)域晶體管的源 /漏區(qū)140和存儲單元區(qū)的源區(qū)S。例如，才艮據(jù)在圖13A和圖13B中所示的 工藝步驟形成外圍區(qū)域晶體管的源/漏區(qū)140，而才艮據(jù)在圖19A和19B中所 示的工藝步驟僅在形成源接觸插塞260B的時(shí)間之前形成器件的存儲單元區(qū) 的源區(qū)。
參見圖24,在另一個(gè)實(shí)施例中，形成器件的存儲單元區(qū)的公共源區(qū)S 可以與外圍區(qū)域晶體管的源/漏區(qū)140同時(shí)。例如，在構(gòu)圖外圍晶體管的4冊才及 圖案125、 135時(shí)，還可以在存儲單元區(qū)的源區(qū)中構(gòu)圖柵極層，從而依照傳 統(tǒng)的制造技術(shù)，可以通過使用存儲單元區(qū)中的下柵極圖案125、 135作為離 子注入掩模在存儲單元區(qū)中形成源區(qū)S。
同樣在上面的實(shí)施例中，存儲單元區(qū)中的最低層間電介質(zhì)層110 (即， 在形成下選擇板LS—PT的下柵極圖案125與基板之間的層間電介質(zhì)層)的 厚度與外圍區(qū)域中下柵極絕緣層110 (即，在外圍區(qū)域中的柵極圖案125、
26135與基板100之間的絕緣層)的厚度相同，這是因?yàn)樵谄骷耐鈬痛鎯?單元區(qū)中均最先形成層110以覆蓋基板100。
參見圖25,在另一個(gè)實(shí)施例中，存儲單元區(qū)中最低層間電介質(zhì)層110， (即，在形成下選擇板LS—PT的最低柵極圖案125與基板之間的層間電介 質(zhì)層)的厚度可以不同于外圍區(qū)域中下柵極絕緣層110 (即，在外圍區(qū)域中 在柵極圖案125、 135與基板100之間的絕緣層)的厚度。在這種情形下， 可以在形成第一和第二下棚-4及層圖案125、 125和125，之前，在不同時(shí)間形 成層110'、 110。而且，在需要時(shí)，層110'、 110可以由不同的材料形成。
圖26-圖39是依照本發(fā)明另一實(shí)施例的形成豎直溝道存儲器件的方法的 透視圖。
參見圖26，備好基板IOO。在一個(gè)實(shí)施例中，基板100包括為以后形成 單晶豎直立柱PL提供籽晶層的單晶半導(dǎo)體材料基板。在另一個(gè)實(shí)施例中， 基板包括多晶半導(dǎo)體材料。在基板上設(shè)置最低層間電介質(zhì)層110。在本發(fā)明 的特定實(shí)施例中，最低層間電介質(zhì)層110足夠薄，從而當(dāng)向所得的最低柵極 層LS—PT施加適當(dāng)?shù)碾妷簳r(shí)，能夠在下面的基板100的半導(dǎo)體材料中產(chǎn)生 反轉(zhuǎn)層(見下圖39)。在最低層間電介質(zhì)層110上形成多個(gè)交替的層間電介 質(zhì)層210 (在本例中包括層211、 212、 213、 214、 215和216 )和多個(gè)犧牲 層SC (在本例中包括層SC1、 SC2、 SC3、 SC4、 SC5和SC6 )。在一個(gè)實(shí)施 例中，層間電介質(zhì)層210和犧牲層SC相對于彼此具有蝕刻選擇性。例如， 層間電介質(zhì)層210可以包括氮化硅，而犧牲層SC可以包括氧化硅。在一個(gè) 實(shí)施例中，犧牲層SC由易于被濕蝕刻工藝移除的材料形成。
參見圖27，第一線型(line-type)開口 220被形成為在豎直方向穿過層 間電介質(zhì)層210、犧牲層SC和最低層間電介質(zhì)層110,在水平方向間隔開， 如圖所示。該第一開口 220暴露下面的基板100的上部分并在水平伸展 (horizontal extension)的第 一方向延伸。
參見圖28,在第一開口 220的側(cè)壁和底部形成半導(dǎo)體襯墊層(liner layer) 300。然后，提供絕緣層310以填充第一開口 220的剩余部分。半導(dǎo)體襯墊 層將形成所得器件的豎直立柱PL，并且可以例如以上結(jié)合圖18A和圖18B 所描述的方式來形成。在本示例中，示出了 "通心，，型立柱。參見上述圖23 的特寫視圖，"通心"型立柱PL包括環(huán)繞絕緣或中空內(nèi)核301B的半導(dǎo)體材 料301A的圓柱狀殼體或側(cè)壁。參見圖29,在相鄰的半導(dǎo)體襯墊300之間形成在第一水平方向延伸的多 個(gè)第二開口 225。在一個(gè)實(shí)施例中，第二開口 120暴露最低層間電介質(zhì)層110。 該過程允許接近(access) —區(qū)域，在該區(qū)域處存儲器件的所得4冊極絕緣層 230 (見下圖31 )的控制柵極和浮置柵極將沿著所得半導(dǎo)體襯墊層300的側(cè) 壁形成，其中半導(dǎo)體襯墊層300的側(cè)壁最終包括器件的豎直立柱。
參見圖30，通過濕刻工藝去除包括例如SC1、 SC2、 SC3、 SC4、 SC5 和SC6的犧牲層圖案SC。在其中最低層間電介質(zhì)層110與犧牲層圖案SC 由相同材料形成的情形下，以同樣方式去除該最低層間電介質(zhì)層110的暴露 部分。在犧牲層圖案SC由氮化硅形成的例子中，濕刻工藝的蝕刻劑可以包 括HF溶液。所得的凹入開口 ( concave opening) 226在第二水平伸展方向從 第二開口 225延伸，且位于硅半導(dǎo)體襯墊300的壁附近，以暴露半導(dǎo)體襯墊 300的外側(cè)壁。
參見圖31,在所得結(jié)構(gòu)上提供柵極絕緣層230。該柵極絕緣層230覆蓋 凹入開口 226的內(nèi)壁，包括覆蓋半導(dǎo)體襯墊300的暴露的外側(cè)壁。如以上結(jié) 合圖17以及圖22和圖23所述，在特定實(shí)施例中，柵極絕緣層230可以包 括電荷存儲層，從而器件能夠用作非易失性存儲器件。在一些實(shí)施例中，柵 極絕緣層230包括在第二開口 225中和在凹入開口 226的上壁、側(cè)壁、上壁 上依次形成的隧穿氧化層(tunnel oxide layer) 231、電荷捕獲層231和阻擋 絕緣層233。在一個(gè)實(shí)施例中，可以使用熱氧化工藝形成隧穿氧化層231， 這會使其隨時(shí)間更為抗退化，從而帶來改進(jìn)的器件可靠性和耐久性。
在不同的實(shí)施例中，電荷捕獲層232可以是浮柵結(jié)構(gòu)，例如，包括多晶 硅材料，或者可以包括ONO (氧-氮-氧)結(jié)構(gòu)。由于在凹入開口 226處進(jìn)行 (gained)訪問，所以按照本發(fā)明的實(shí)施例，浮柵電荷捕獲層232是可能的。 阻擋氧化層233可以包括，例如氧化硅或其它合適的高介電系數(shù)(high-k) 氧化層。
參見圖32，提供由導(dǎo)電材料形成的柵極導(dǎo)電層200，，以填充第二開口 225，包括凹入開口 226。在一個(gè)實(shí)施例中，導(dǎo)電材料包括硅化鎢。
參見圖33，蝕刻柵極導(dǎo)電層200'的中間部分，形成將部分柵極導(dǎo)電層 200，分隔為柵極圖案200，，的第三開口 225，，該柵極圖案200，，包括柵極 圖案201'、 202，、 203，、 204，、 205，和206，。最^f氐4冊極圖案201，將成為 器件的下選擇板LS—PT，而柵極圖案202'、 203，、 204，、和205，將成為器件的字線板WL—PT。最高柵極圖案206'將成為器件的上選擇柵極。由于該 處理步驟，在下選擇板LS—PT作為陣列中所有豎直立柱的選擇板而操作的 情形下，最低柵極圖案201'可以保持不變，或者^皮部分蝕刻，如圖所示。 在柵極絕緣層230包括電荷捕獲層的實(shí)施例中，該處理步驟也操作為將電荷 捕獲層分離為單個(gè)電荷捕獲層圖案。
參見圖34,向第三開口 225'填充絕緣材料以形成絕》彖圖案180。 參見圖35,構(gòu)圖并蝕刻半導(dǎo)體襯墊300及相關(guān)的絕緣層310，以形成在 第一水平方向;f巴襯墊300分離為獨(dú)立的豎直立柱300，的第四開口 227。然 后，向該第四開口 227填充絕緣材料以使豎直立柱300'在第一水平伸展方 向電絕緣。
參見圖36，使用標(biāo)準(zhǔn)的4參雜技術(shù)在立柱300'的頂部形成漏區(qū)D。然后， 形成第一導(dǎo)電圖案270并構(gòu)圖該第一導(dǎo)電圖案270，從而與布置于器件延伸 的第二水平方向上的立柱300'的頂部的漏區(qū)D電連4妄。
參見圖37，該圖示出了可替代實(shí)施例。在本實(shí)施例中，立柱300，'是 實(shí)心的半導(dǎo)體立柱PL，而非圖36的外殼型(shell-type)通心立柱300，。而 且，在本實(shí)施例中，豎直4妻觸插塞285在豎直方向與在立柱300，'頂部的漏 區(qū)D接觸。該豎直接觸插塞285形成為穿過層間電介質(zhì)層(未示出)。然后， 形成第一導(dǎo)電圖案290并構(gòu)圖該第一導(dǎo)電圖案，從而與布置在器件伸展的第 二水平方向上的立柱300'的頂部的漏區(qū)D電連才妄。
參見圖38和圖39,可以看出，最低柵極圖案201'為所得器件提供下 選擇板LS—PT，而柵極圖案202'、 203，、 204，和205，為器件提供連接到 全局字線GWL的字線板WL—PT。該字線板WL—PT在器件水平伸展的第一 方向延伸。最高柵極圖案206'為器件提供多個(gè)上選擇柵極，每個(gè)上選擇柵 極連接到獨(dú)立的上選擇線USL。在器件伸展的第二方向延伸的導(dǎo)電圖案270、 290為所得器件提供位線BL，每條位線通過位線觸點(diǎn)BL—CT連接到相應(yīng)的 豎直立柱PL的漏區(qū)。
參照圖39,可以看出，每個(gè)豎直立柱PL包括沿其大部分長度的主體區(qū) B和在其頂部的漏區(qū)D。在半導(dǎo)體主體區(qū)B和摻雜的漏區(qū)D之間的交界處 (junction)作為二極管結(jié)。從該圖中還可以看出，立柱PL的底部部分直接 連接到下面的基板或阱100。因此，立柱PL的與基板相交的底部部分不作 為二極管結(jié)，而是作為直接的(direct)、電阻性的觸點(diǎn)。沿豎直立柱布置存
29儲單元MC ，每個(gè)存儲單元MC由相關(guān)的字線板WL—PT來訪問，其中相關(guān) 的字線板WL—PT耦接到相關(guān)的全局字線WL及相關(guān)的位線BL。
圖40A-圖42A是依照本發(fā)明的另一實(shí)施例的形成豎直溝道存儲器件的 方法，沿圖2的斷面線I一I，得到的剖面圖；圖40B-42B是依照本發(fā)明的另 一實(shí)施例的形成豎直溝道存儲器件的方法，沿圖2的斷面線II一n'得到的 剖面圖。
參見圖40A和圖40B，在本實(shí)施例中，上選4奪線USL，不是初始形成為 連續(xù)板(continuous plate )(例如，見圖15A和圖15B的最高柵極層205 )且 隨后在結(jié)合圖20A和圖20B所顯示和描述的處理步驟期間構(gòu)圖該連續(xù)板， 而是初始被構(gòu)圖以形成在第二水平伸展方向延伸的單獨(dú)線路(individual line) 205，如在圖40A和圖40B中所示。
參見圖41A和圖41B,依照上面結(jié)合圖16A和圖16B所描述的處理步 驟，隨后可以形成如圖所示的豎直開口 220，該豎直開口 220穿過線^各205 的中間部分。
參見圖42A和圖42B，可以執(zhí)行處理步驟來完成所得器件，例如，依照 以上結(jié)合圖17A、圖17B、圖21A、圖21B所描述的方式。
圖43是依照本發(fā)明的實(shí)施例，包括半導(dǎo)體器件的存儲卡的模塊圖。存 儲卡1200包括生成命令和地址信號C/A的存儲控制器1220,以及存儲模塊 1210，例如包括一個(gè)或多個(gè)快閃存儲器件的快閃存儲器1210。存儲控制器 1220包括向主機(jī)發(fā)送和從主機(jī)接收命令和地址信號的主機(jī)接口 (host interface) 1223,控制器1224，和反過來向存儲模塊1210發(fā)送和從存儲模塊 1210 4妄收命令和地址信號的存J諸4妄口 1225。主枳4姿口 1223、控制器1224 和存儲接口 1225經(jīng)由公共總線與控制器存儲器(controller memory) 1221 和處理器1222通信。
存儲模塊1210從存儲控制器1220接收命令和地址信號C/A，并且，作 為響應(yīng)，在存儲模塊1210上的至少一個(gè)存儲器件中存入數(shù)據(jù)DATA I/O和從 存儲模塊1210上的至少一個(gè)存儲器件取回?cái)?shù)據(jù)DATA I/O。每個(gè)存儲器件包 括多個(gè)可尋址的存儲單元和解碼器，該解碼器在編程和讀操作期間接收命令 和地址信號并產(chǎn)生行信號和列信號以訪問至少一個(gè)可尋址存儲單元。
存儲卡1200的每個(gè)組件，包括存儲控制器1220、包含于存儲控制器1220 中的電子部件(electronic) 1221、 1222、 1223、 1224和1225以及存儲模塊1210,都可以使用在此公開類型的豎直定向的存儲器件。
圖44是使用存儲模塊1310的存儲系統(tǒng)1300的模塊圖，其中存儲模塊 例如屬于在此描述的類型。存儲系統(tǒng)1300包括經(jīng)由公共總線1360通信的處 理器1330、隨機(jī)存取存儲器1340、用戶接口 1350和調(diào)制解調(diào)器1320?？偩€ 1360上的器件經(jīng)總線1360向存儲卡1310傳送信號并接收來自存儲卡1310 的信號。存儲系統(tǒng)1300的每個(gè)部件，包括處理器1330、隨機(jī)存取存儲器1340、 用戶接口 1350和調(diào)制解調(diào)器1320連同存^f諸卡1310都可以^使用在此^^開類 型的豎直定向的存儲器件。存儲系統(tǒng)1300可應(yīng)用于許多電子設(shè)備應(yīng)用中的 任意中，例如，消費(fèi)者電子器件如固態(tài)磁盤(SSD)、照相機(jī)圖像傳感器(CIS) 和計(jì)算機(jī)應(yīng)用芯片集的應(yīng)用中。
可以以多種器件封裝類型中的任意類型來封裝在此公開的存儲系統(tǒng)和 器件，這些封裝類型包括但不限于球門陣列(ball grid arrays, BGA )、芯 片級封裝(chip scale packages, CSP )、帶引線的塑料芯片載體(plastic leaded chip carrier, PLCC )、塑料雙列直插封裝(plastic dual in-line package, PDIP )、 多芯片封裝(multi-chip package, MCP)、晶圓級制作封裝(water-level fabricated package, WFP )及晶圓級堆疊封裝(water-level processed stock package, WSP )。
盡管為了清楚地示出本發(fā)明實(shí)施例，上面的例子在每個(gè)豎直溝道中僅示 出了四個(gè)存儲單元晶體管MC,但本發(fā)明的實(shí)施例并不因此而被限制，它可 以在每個(gè)豎直溝道中包括少至一個(gè)存儲單元晶體管，以及在豎直溝道中包括 為應(yīng)用所需的多個(gè)存儲單元晶體管，例如，在每個(gè)豎直溝道中包括2、 4、 8、 16或32個(gè)存儲單元晶體管。
雖然參照本發(fā)明的優(yōu)選實(shí)施例已詳細(xì)地示出并描述了本發(fā)明的實(shí)施例，
但是本領(lǐng)域的技術(shù)人員將會理解，在不脫離由所附權(quán)利要求加以限定的本發(fā)
明的精神和范圍的前提下，可以在形式和細(xì)節(jié)上做出多種改變。
本申請要求享有2008年6月11日^是交的韓國專利申請No.l0-2008-0054707的
優(yōu)先權(quán)，在此結(jié)合其4^f5內(nèi)容作為參考。
3權(quán)利要求
1、一種半導(dǎo)體器件，包括在水平方向上延伸的由半導(dǎo)體材料制成的基板；在該基板上的多個(gè)層間電介質(zhì)層；多個(gè)柵極圖案，每個(gè)柵極圖案位于相鄰的較低層間電介質(zhì)層與相鄰的較高層間電介質(zhì)層之間；以及在豎直方向上延伸穿過該多個(gè)層間電介質(zhì)層和該多個(gè)柵極圖案的由半導(dǎo)體材料制成的豎直溝道，其中在每個(gè)柵極圖案和豎直溝道之間具有使柵極圖案與豎直溝道絕緣的柵極絕緣層，豎直溝道在包括半導(dǎo)體區(qū)域的接觸區(qū)與基板接觸。
2、 根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中該接觸區(qū)包括基板的上表面和 豎直溝道的下部分，且其中該基板的上表面和豎直溝道下部分的至少側(cè)壁包 括半導(dǎo)體區(qū)域。
3、 根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中當(dāng)在該接觸區(qū)施加產(chǎn)生反轉(zhuǎn)區(qū) 的電壓時(shí)，該接觸區(qū)是導(dǎo)電的。
4、 根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中該半導(dǎo)體器件包括半導(dǎo)體存儲 器件并且其中該多個(gè)柵極圖案中最高的柵極圖案包括上選擇晶體管的上選擇柵極； 該多個(gè)柵極圖案中最低的柵極圖案包括下選擇晶體管的下選擇柵極； 該多個(gè)柵極圖案中在上選擇柵極和下選擇柵極之間的剩余柵極圖案包 括半導(dǎo)體器件的共同串的存儲單元晶體管的控制柵極；并且進(jìn)一步包括在下選擇柵極和基板之間的多個(gè)層間電介質(zhì)層中的最低層間電介質(zhì)層， 該最低層間電介質(zhì)層具有第一厚度，且其中在控制柵極之間的層間電介質(zhì)層 具有第二厚度，其中該第一厚度小于該第二厚度；并且其中選擇該第一厚度，以使得施加到下選擇柵極的電壓在接觸區(qū)產(chǎn)生導(dǎo) 致該接觸區(qū)導(dǎo)電的反轉(zhuǎn)層。
5、 根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中豎直溝道的半導(dǎo)體材料選自由 單晶半導(dǎo)體材料和多晶半導(dǎo)體材料組成的組。
6、 根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中該基板的半導(dǎo)體材料選自由單晶半導(dǎo)體材料和多晶半導(dǎo)體材料組成的組。
7、 根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中柵極絕緣層包括電荷存儲層， 且其中半導(dǎo)體器件包括非易失性存儲器件。
8、 根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中該多個(gè)柵極圖案中最高的柵極圖案包括上選擇晶體管的上選擇柵極； 該多個(gè)柵極圖案中最低的柵極圖案包括下選擇晶體管的下選擇柵極； 該多個(gè)柵極圖案中在上選擇柵極和下選擇柵極之間的剩余柵極圖案包括半導(dǎo)體器件的共同串的存儲單元晶體管的控制4冊極；存儲單元晶體管的控制柵極被連接起來以提供該半導(dǎo)體器件的字線，該存儲單元晶體管共享在該半導(dǎo)體器件的水平方向布置的該器件的同一層； 該半導(dǎo)體器件的共同串的存儲單元晶體管被豎直溝道串聯(lián)耦接在一起； 最高柵極圖案被連接起來以提供上選擇晶體管的上選擇柵極，該最高柵極圖案共享在半導(dǎo)體器件的第一水平方向布置的該器件的同一層；在半導(dǎo)體器件的第二水平方向布置的豎直溝道的上部分被連接起來，以提供該半導(dǎo)體器件的位線；以及該半導(dǎo)體器件包括半導(dǎo)體存儲器件。
9、 一種存儲系統(tǒng)，包括 產(chǎn)生命令和地址信號的存儲控制器；以及包括多個(gè)存儲器件的存儲模塊，該存儲模塊接收該命令和地址信號，并 作為響應(yīng)而向至少 一個(gè)存儲器件存儲數(shù)據(jù)或從至少 一個(gè)存儲器件取回?cái)?shù)據(jù)， 其中每個(gè)存儲器件包括在水平方向上延伸的由半導(dǎo)體材料制成的基板；在該基板上的多個(gè)層間電介質(zhì)層；多個(gè)柵極圖案，每個(gè)柵極圖案位于相鄰的較低層間電介質(zhì)層與相鄰 的較高層間電介質(zhì)層之間；以及在豎直方向上延伸穿過該多個(gè)層間電介質(zhì)層和該多個(gè)柵極圖案的 由半導(dǎo)體材料制成的豎直溝道，其中在每個(gè)柵極圖案和豎直溝道之間具有使 柵極圖案與豎直溝道絕緣的柵極絕緣層，該豎直溝道在包括半導(dǎo)體區(qū)域的接 觸區(qū)與基板接觸。
10、 根據(jù)權(quán)利要求9的存儲系統(tǒng)，其中接觸區(qū)包括該基板的上表面和該豎直溝道的下部分，且其中基板的上表面和豎直溝道下部分的至少側(cè)壁包括 半導(dǎo)體區(qū)域。
11、 根據(jù)權(quán)利要求9的存儲系統(tǒng)，其中當(dāng)在該接觸區(qū)施加產(chǎn)生反轉(zhuǎn)區(qū)的 電壓時(shí)，該接觸區(qū)是導(dǎo)電的。
12、 根據(jù)權(quán)利要求9的存儲系統(tǒng)，其中多個(gè)柵極圖案中最高的柵極圖案包括上選4奪晶體管的上選擇柵極； 多個(gè)柵極圖案中最低的柵極圖案包括下選擇晶體管的下選擇柵極； 多個(gè)柵極圖案中在上選擇柵極和下選4奪柵極之間的剩余柵極圖案包括 半導(dǎo)體器件的共同串的存儲單元晶體管的控制柵極；并且進(jìn)一步包括在下選擇柵極和基板之間的柵極絕緣層，該柵極絕緣層具有第一厚度， 其中在控制柵極之間的層間電介質(zhì)層具有第二厚度， 其中該第一厚度小于該第二厚度，并且其中選擇該第 一厚度以使得施加到下選擇柵極的電壓在接觸區(qū)產(chǎn)生導(dǎo) 致該接觸區(qū)導(dǎo)電的反轉(zhuǎn)層。
13、 根據(jù)權(quán)利要求9的存儲系統(tǒng)，其中柵極絕緣層包括電荷存儲層，且 其中半導(dǎo)體器件包括非易失性存儲器件。
14、 根據(jù)權(quán)利要求9的存儲系統(tǒng)，其中多個(gè)柵極圖案中最高的柵極圖案包括上選擇晶體管的上選擇柵極； 多個(gè)柵極圖案中最低的柵極圖案包括下選擇晶體管的下選擇柵極； 多個(gè)柵極圖案中在上選擇柵極和下選擇柵極之間的剩余柵極圖案包括 半導(dǎo)體器件的共同串的存儲單元晶體管的控制柵極；存儲單元晶體管的控制柵極被連接起來以提供該半導(dǎo)體器件的字線，該存儲單元晶體管共享在半導(dǎo)體器件的水平方向布置的該器件的同一層； 半導(dǎo)體器件的共同串的存儲單元晶體管被豎直溝道串聯(lián)耦接在一起；最高柵極圖案被連接起來以提供上選擇晶體管的上選擇柵極，該最高柵 極圖案共享在半導(dǎo)體器件的第一水平方向布置的該器件的同一層；并且在半導(dǎo)體器件的第二水平方向布置的豎直溝道的上部分被連接起來，以 提供該半導(dǎo)體器件的位線。
15、 一種制造半導(dǎo)體器件的方法，包括 提供在水平方向延伸的由半導(dǎo)體材料制成的基板；在該基板上提供多個(gè)層間電介質(zhì)層；提供多個(gè)柵極圖案，每個(gè)柵極圖案位于相鄰的較低層間電介質(zhì)層與相鄰的較高層間電介質(zhì)層之間；提供在豎直方向延伸穿過該多個(gè)層間電介質(zhì)層和該多個(gè)柵極圖案的由 半導(dǎo)體材料制成的豎直溝道；并且在每個(gè)柵極圖案和豎直溝道之間提供使柵極圖案與豎直溝道絕緣的柵 極絕緣層，其中豎直溝道在包括半導(dǎo)體區(qū)的接觸區(qū)與該基板接觸。
16、 根據(jù)權(quán)利要求15的方法，其中接觸區(qū)包括基板的上表面和豎直溝 道的下部分，且其中基板的上表面和豎直溝道下部分的至少側(cè)壁包括半導(dǎo)體 區(qū)。
17、 才艮據(jù)權(quán)利要求15的方法，其中當(dāng)在該接觸區(qū)施加產(chǎn)生反轉(zhuǎn)區(qū)的電 壓時(shí)，該接觸區(qū)是導(dǎo)電的。
18、 根據(jù)權(quán)利要求15的方法，其中該半導(dǎo)體器件包括半導(dǎo)體存儲器件， 且其中該多個(gè)柵極圖案中最高的柵極圖案包括上選擇晶體管的上選擇柵極； 該多個(gè)柵極圖案中最低的柵極圖案包括下選擇晶體管的下選擇柵極； 該多個(gè)柵極圖案中在上選擇柵極和下選擇柵極之間的剩余柵極圖案包 括半導(dǎo)體器件的共同串的存儲單元晶體管的控制柵極；并且進(jìn)一步包括在該下選擇柵極和基板之間提供多個(gè)層間電介質(zhì)層中的最低層間電介 質(zhì)層，該最低層間電介質(zhì)層具有第一厚度，且其中在該控制柵極之間的層間 電介質(zhì)層具有第二厚度，其中該第一厚度小于該第二厚度；并且其中選擇該第 一厚度以使得施加到下選擇柵極的電壓在接觸區(qū)產(chǎn)生導(dǎo) 致該接觸區(qū)導(dǎo)電的反轉(zhuǎn)層。
19、 根據(jù)權(quán)利要求15的方法，其中該柵極絕緣層包括電荷存儲層，且 其中該半導(dǎo)體器件包括非易失性存儲器件。
20、 一種在半導(dǎo)體存儲器件上執(zhí)行擦除操作的方法， 該半導(dǎo)體存儲器包括在水平方向上延伸的由半導(dǎo)體材料制成的基板；在該基板上的多個(gè)層間電介質(zhì)層；多個(gè)柵極圖案，每個(gè)柵極圖案位于相鄰的較低層間電介質(zhì)層與相鄰的較 高層間電介質(zhì)層之間；以及在豎直方向延伸穿過該多個(gè)層間電介質(zhì)層和該多個(gè)柵極圖案的由半導(dǎo) 體材料制成的豎直溝道，其中在每個(gè)柵極圖案和豎直溝道之間具有使4冊極圖 案與豎直溝道絕緣的柵極絕緣層，豎直溝道在包括半導(dǎo)體材料的接觸區(qū)與基 板接觸，其中該多個(gè)柵極圖案中最高的柵極圖案包括上選擇晶體管的上選擇柵極； 該多個(gè)柵極圖案中最低的柵極圖案包括下選擇晶體管的下選擇柵極； 該多個(gè)柵極圖案中在上選擇柵極和下選擇柵極之間的剩余柵極圖案包 括半導(dǎo)體器件的共同串的存儲單元晶體管的控制柵極；存儲單元晶體管的控制柵極被連接起來以提供半導(dǎo)體器件的字線，該存 儲單元晶體管共享在半導(dǎo)體器件的水平方向布置的該器件的同一層；半導(dǎo)體器件的共同串的存儲單元晶體管被豎直溝道串聯(lián)耦接在一起；最高柵極圖案被連接起來以提供上選擇晶體管的上選擇柵極，該最高柵 極圖案共享在半導(dǎo)體器件的第一水平方向布置的該器件的同一層；并且在半導(dǎo)體器件的第二水平方向布置的豎直溝道的上部分被連接起來，以 提供該半導(dǎo)體器件的位線；擦除操作包括將共同串的下選擇柵極和上選擇柵極置于浮置狀態(tài)； 向字線施加4妄地電壓或正電壓；以及 向半導(dǎo)體基板施加正的擦除電壓。
21、 根據(jù)權(quán)利要求20的方法，其中接觸區(qū)包括基板的上表面和豎直溝 道的下部分，其中基板的上表面和豎直溝道下部分的至少側(cè)壁包括半導(dǎo)體 區(qū)。
22、 根據(jù)權(quán)利要求20的方法，當(dāng)在該接觸區(qū)施加產(chǎn)生反轉(zhuǎn)區(qū)的電壓時(shí)， 該接觸區(qū)是導(dǎo)電的。
23、 根據(jù)權(quán)利要求20的方法，進(jìn)一步包括在下選擇柵極和基板之間提供多個(gè)層間電介質(zhì)層中的最低層間電介質(zhì) 層，該最低層間電介質(zhì)層具有第一厚度，且其中在控制柵極之間的層間電介質(zhì)層具有第二厚度，其中該第一厚度小于該第二厚度；并且其中選擇該第 一厚度以使得施加到該下選擇柵極的電壓在接觸區(qū)產(chǎn)生 導(dǎo)致該接觸區(qū)導(dǎo)電的反轉(zhuǎn)層。
24、 一種在半導(dǎo)體存儲器件上執(zhí)行讀操作的方法， 該半導(dǎo)體存儲器件包括在水平方向上延伸的由半導(dǎo)體材料制成的基板； 在該基板上的多個(gè)層間電介質(zhì)層；多個(gè)柵極圖案，每個(gè)柵極圖案位于相鄰的較低層間電介質(zhì)層與相鄰的較 高層間電介質(zhì)層之間；在豎直方向上延伸穿過該多個(gè)層間電介質(zhì)層和該多個(gè)柵極圖案的由半 導(dǎo)體材料制成的豎直溝道，其中在每個(gè)柵極圖案和豎直溝道間具有使柵極圖 案與豎直溝道絕緣的柵極絕緣層，豎直溝道在包括半導(dǎo)體區(qū)的接觸區(qū)與基板 接觸；其中該多個(gè)柵極圖案中最高的柵極圖案包括上選擇晶體管的上選擇柵極； 該多個(gè)柵極圖案中最低的柵極圖案包括下選擇晶體管的下選擇柵極； 該多個(gè)柵極圖案中在上選擇柵極和下選擇柵極之間的剩余柵極圖案包括半導(dǎo)體器件的共同串的存儲單元晶體管的控制4冊極；存儲單元晶體管的控制柵極被連接起來以提供半導(dǎo)體器件的字線，該存儲單元晶體管共享在半導(dǎo)體器件的水平方向布置的該器件的同 一層；該半導(dǎo)體器件的共同串的存儲單元晶體管被豎直溝道串聯(lián)耦接在一起；最高柵極圖案被連接起來以提供上選擇晶體管的上選擇柵極，該最高柵 極圖案共享在半導(dǎo)體器件的第一水平方向布置的該器件的同一層；并且 在半導(dǎo)體器件的第二水平方向布置的豎直溝道的上部分被連接起來，以提供該半導(dǎo)體器件的位線； 讀操作包括向該半導(dǎo)體基一反施以接地電壓；向共同串的未選擇的存儲單元晶體管的控制柵極施加讀電壓；向共同串的被選擇的上選擇晶體管的柵極施加讀電壓；向共同串的被選擇的存儲單元晶體管的控制柵極施加標(biāo)準(zhǔn)電壓；并且向共同串及相鄰串的下選擇晶體管的下選擇柵極施加讀電壓，從而在接 觸區(qū)在半導(dǎo)體基板的上區(qū)域和豎直溝道的下區(qū)域的至少側(cè)壁產(chǎn)生導(dǎo)電反轉(zhuǎn) 層，在讀操作期間該反轉(zhuǎn)層作為半導(dǎo)體存儲器件的導(dǎo)電性的公共源線操作。
25、 根據(jù)權(quán)利要求24的方法，其中接觸區(qū)包括基板的上區(qū)域和豎直溝 道的下部分，且其中基板的上表面和豎直溝道下部分的至少側(cè)壁包括半導(dǎo)體 區(qū)域。
26、 根據(jù)權(quán)利要求24的方法，進(jìn)一步包括在下選擇柵極和基板之間提供多個(gè)層間電介質(zhì)層中的最低層間電介質(zhì) 層，該最低層間電介質(zhì)層具有第一厚度，且其中在控制柵極之間的層間電介 質(zhì)層具有第二厚度，其中該第一厚度小于該第二厚度；并且其中選擇該第 一厚度以使得施加到該下選擇柵極的電壓在接觸區(qū)產(chǎn)生 導(dǎo)致該接觸區(qū)導(dǎo)電的反轉(zhuǎn)層。
全文摘要
本發(fā)明提供一種包括豎直立柱的存儲器件及制造和操作該存儲器件的方法。在一種半導(dǎo)體器件及形成該器件的方法中，該半導(dǎo)體器件包括在水平方向延伸的由半導(dǎo)體材料制成的基板。在該基板上提供多個(gè)層間電介質(zhì)層。提供多個(gè)柵極圖案，每個(gè)柵極圖案位于相鄰的較低層間電介質(zhì)層與相鄰的較高層間電介質(zhì)層之間。由半導(dǎo)體材料制成的豎直溝道在豎直方向延伸并穿過該多個(gè)層間電介質(zhì)層和該多個(gè)柵極圖案，位于每個(gè)柵極圖案和豎直溝道間的柵極絕緣層使柵極圖案與豎直溝道絕緣，豎直溝道在包括半導(dǎo)體區(qū)域的接觸區(qū)接觸基板。
文檔編號H01L27/115GK101651144SQ200910166990
公開日2010年2月17日 申請日期2009年6月11日 優(yōu)先權(quán)日2008年6月11日
發(fā)明者崔正達(dá), 沈載星 申請人:三星電子株式會社