專利名稱：半導(dǎo)體元件及其金屬柵極堆疊的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體元件的制造方法。
背景技術(shù)：
于先進(jìn)的集成電路制造的技術(shù)節(jié)點(diǎn)(technologynode)中，使用高介電系數(shù)(high k)介電材料及金屬形成金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(metal-oxide-semiconductor field-effect transistor; MOSFET)的金屬柵極堆疊(metal gate stack)。于一形成金屬柵極堆疊的方法中，利用光刻工藝圖案化金屬柵極。于柵極金屬層上形成圖案化光致抗蝕劑層后，對(duì)柵極金屬層進(jìn)行蝕刻步驟，接著以氧氣灰化法(氧氣等離子體)移除圖案化光致抗蝕劑層。然而，氧氣等離子體的移除會(huì)造成金屬層的氧化及起始氧化層(initial oxide)的再成
長(zhǎng)(re-growth)。再者，于柵極蝕刻步驟后的移除高分子及處理多晶硅/金屬/ high k層側(cè)壁的步驟也會(huì)造成金屬柵極的氧化、氧滲透至high k介電材料層及起始氧化層再成長(zhǎng)的問題。

發(fā)明內(nèi)容
為克服現(xiàn)有技術(shù)的缺陷，本發(fā)明提供一種形成半導(dǎo)體元件的方法，包括:于一基底上形成一第一材料層；于該第一材料層上形成一圖案化光致抗蝕劑層；利用該圖案化光致抗蝕劑層作為一掩模，對(duì)該第一材料層施行一蝕刻步驟；以及提供一含氮等離子體至該基底以移除該圖案化光致抗蝕劑層。
本發(fā)明也提供一種形成半導(dǎo)體元件的金屬柵極堆疊的方法，包括于一基底上形成一第一金屬層；于該第一金屬層上形成一導(dǎo)電材料層；于該導(dǎo)電材料層上形成一圖案化光致抗蝕劑層，該圖案化光致抗蝕劑層定義露出該導(dǎo)電材料層的開口；對(duì)該導(dǎo)電層及金屬層施行一蝕刻步驟，以移除位于該圖案化光致抗蝕劑層的開口內(nèi)的金屬層，形成一金屬柵極；以及提供一含氮等離子體至該基底以移除該圖案化光致抗蝕劑層。本發(fā)明還提供一種形成半導(dǎo)體元件的金屬柵極堆疊的方法，包括于一基底上形成一高介電系數(shù)(highk)介電材料層；于該基底上形成一金屬層；于該金屬層上形成一多晶硅層；于該多晶硅層上形成一圖案化光致抗蝕劑層；利用該圖案化光致抗蝕劑層作為一掩模，對(duì)該基底施行一蝕刻步驟以移除該多晶硅層及金屬柵極層；以及提供一含氮等離子體至該基底以移除該圖案化
光致抗蝕劑層。
本發(fā)明能夠克服氧氣等離子體的移除所造成的金屬層的氧化及起始氧化層的再成長(zhǎng)的問題。再者，本發(fā)明還能夠克服金屬柵極的氧化、氧滲透至high k介電材料層及起始氧化層再成長(zhǎng)的問題。


圖1為根據(jù)本發(fā)明概念的實(shí)施例的方法流程圖，以形成具有金屬柵極堆疊的半導(dǎo)體結(jié)構(gòu)。
圖2至圖5為一實(shí)施例的具有金屬柵極堆疊的半導(dǎo)體結(jié)構(gòu)的工藝剖面圖。
圖6為根據(jù)本發(fā)明概念的另一實(shí)施例的方法的流程圖，以形成具有金屬柵極堆疊的半導(dǎo)體結(jié)構(gòu)。
圖7至圖9為另一實(shí)施例的具有金屬柵極堆疊的半導(dǎo)體結(jié)構(gòu)的工藝剖面圖。
并且，上述附圖中的附圖標(biāo)記說明如下-
150~半導(dǎo)體結(jié)構(gòu)；160~半導(dǎo)體基底；162 第一材料層；164 第二材料層；
166 圖案化光致抗蝕劑層；200 半導(dǎo)體結(jié)構(gòu)；210 半導(dǎo)體基底；212 界面層；214 highk介電材料層；216 蓋層；218 金屬柵極層；220 多晶硅層；222~圖案化光致抗蝕劑層。
具體實(shí)施例方式
有關(guān)各實(shí)施例的制造和使用方式如以下所詳述。然而，值得注意的是，本發(fā)明所提供的各種可應(yīng)用的發(fā)明概念依具體內(nèi)文的各種變化據(jù)以實(shí)施，且在此所討論的具體實(shí)施例僅是用來顯示具體使用和制造本發(fā)明的方法，而不用以限制本發(fā)明的范圍。以下通過各種附圖及例式說明本發(fā) 較佳實(shí)施例的制造過程。在本發(fā)明各種不同的各種實(shí)施例和附圖中，相同的附圖標(biāo)記代表相同或類似的元件。此外，當(dāng)一層材料層是位于另一材料層或基板之上時(shí)，其可以是直接位于其表面上或另外插入有其他中介層。
圖1為根據(jù)本發(fā)明概念的實(shí)施例的方法ioo流程圖，形成具有金屬柵極堆疊的半導(dǎo)體結(jié)構(gòu)。圖2至圖5為一實(shí)施例的具有金屬柵極堆疊的半導(dǎo)體結(jié)構(gòu)150的工藝剖面圖。形成半導(dǎo)體元件的方法100是參照?qǐng)D1至圖5作說明。
方法100起始于步驟102，提供半導(dǎo)體基底160。半導(dǎo)體基底160包括硅?；?60也可包括鍺(germanium)、硅鍺(silicon germanium),或其他合適的半導(dǎo)體材料，例如鉆石(diamond)、碳化硅(silicon carbide; SiC)或砷化鎵(gallium arsenic; GaAs)。基底160可還包括額外的元件及/或材料層，例如形成于基底內(nèi)的各種隔離結(jié)構(gòu)。
方法100進(jìn)行至步驟104，于基底160上形成第一材料層162，且于第一材料層上形成第二材料層164。于一實(shí)施例中，第一材料層162包括第一金屬層。于一實(shí)施例中，第一金屬層的厚度約為50埃(angstrom)。第二材料層包括第二金屬層。第二金屬層的厚度可約為100埃(angstrom)。
方法100進(jìn)行至步驟106，于基底上形成圖案化光致抗蝕劑層166。舉例而言，圖案化光致抗蝕劑層設(shè)置于第二材料層上。圖案化光致抗蝕劑層是利用光刻技術(shù)(photolithography process)予以形成。光刻步驟可包括光致抗蝕劑層涂布、軟烤(soft baking)、掩模對(duì)準(zhǔn)、曝光、曝光后烘烤(post-exposurebaking)、顯影(developing photoresist)及硬烤(hard baking)步驟。也可以例如無光罩光亥lj(maskless photolithography)、電子束亥U寫(electron-beam writing)、離子束刻寫(ion-beam writing)及分子轉(zhuǎn)印(molecular imprint)的其他適合的方法進(jìn)行或取代光刻曝光步驟。
方法100進(jìn)行至步驟108，利用圖案化光致抗蝕劑層作為蝕刻掩模，對(duì)第二材料層進(jìn)行第一蝕刻步驟。蝕刻步驟可為被設(shè)計(jì)成能夠有效移除位于圖案化光致抗蝕劑層的開口內(nèi)所露出的第二材料層的干蝕刻或濕蝕刻。
方法100進(jìn)行至步驟110，提供含氮等離子體(nitrogen-containing plasma)至基底以移除圖案化光致抗蝕劑層。不使用氧氣灰化(oxygeiiashing)的方法，而是使用含氮等離子體移除圖案化光致抗蝕劑層能避免第一及第二材料層的氧化作用。含氮等離子體包括氮，且還可包括氫或氬。于一實(shí)施例中，將氮?dú)?nitrogen gas; N2)通入反應(yīng)腔室內(nèi)以產(chǎn)生氮等離子體而移除圖案化光致抗蝕劑層。氮?dú)獾臍怏w流率高至約1000sccm。可供給氮?dú)庵翜囟冉橛?。C至約30(TC的反應(yīng)腔室內(nèi)。于一實(shí)施例中，在利用含氮等離子體移除光致抗蝕劑的過程中，基底的溫度維持在0'C至約300°C。于其他實(shí)施例中，額外通入氫氣(hydrogen gas; 112)至反應(yīng)腔室內(nèi)以產(chǎn)生氮等離子體而移除圖案化光致抗蝕劑層。氫氣的氣體流率介于0 sccm至約1000 sccm。可供給氫氣至溫度介于0'C至約300。C的反應(yīng)腔室內(nèi)。氮?dú)饧皻錃獾臍怏w比例是適當(dāng)?shù)恼{(diào)整以有效的移除圖案化光致抗蝕劑層。于其他實(shí)施例中，額外通入氬氣(argon gas;Ar))至反應(yīng)腔室內(nèi)以產(chǎn)生氮等離子體而移除圖案化光致抗蝕劑層。氬氣的氣體流率介于0至約1000 sccm?？晒┙o氬氣至溫度介于O'C至約30(TC的反應(yīng)腔室內(nèi)。氮?dú)饧皻鍤獾臍怏w比例是適當(dāng)?shù)恼{(diào)整以有效的移除圖案化光致抗蝕劑層。于其他實(shí)施例中，通入氮、氫、及氬至反應(yīng)腔室內(nèi)以移除圖案化光致抗蝕劑層。于一例子中，氮?dú)?氫氣/氬(N2/H2/Ar)的氣流率(gasflowratio)約為100:50:0。于其他例子中，氮?dú)?氫氣/氬(1^2氾2/^)的氣流率約為100:0:50。于其他例子中，氮?dú)?氫氣/氬(N2/H2/Ar)的氣流率約為100:20:30。于其他例子中，氮?dú)?氫氣/氬(N2/H2/Ar)的氣流率約為20:30:50。各種氣體及基底的溫度可維持在介于0"C至約30(TC。
方法100進(jìn)行至步驟112，以第二材料作為蝕刻掩模，對(duì)第一材料層進(jìn)行第二蝕刻步驟。第二蝕刻步驟可為被設(shè)計(jì)成能有效移除位于第二材料層的開口內(nèi)所露出的第一材料層的干蝕刻或濕蝕刻。
于一實(shí)施例中，第一及第二材料層各自包括一擇自于TiN、 MoN、 TaC、TiAlN、 TaN、 Al及W的金屬材料。上述方法可用以圖案化場(chǎng)效應(yīng)晶體管(field-effect transistor; FET)的金屬柵極，例如金屬氧化物半導(dǎo)體晶體管metal-oxide-semiconductor FET;MOSFET)的金屬柵極。于其他實(shí)施例中，當(dāng)分開調(diào)變n型MOSFET的第一金屬柵極元件(n金屬(n metal))及p型MOSFET的第二金屬柵極元件(p金屬(p metal))，以得到適合的功函數(shù)且因此最佳化元件效能時(shí)，利用上述方法圖案化NMOS的n金屬以及PMOS的p金屬。于一實(shí)施例中，第一材料層是p金屬。于另一實(shí)施例中，第一材料層是金屬材料且第二材料層是多晶硅。又于另一實(shí)施例中，第一材料層是金屬材料且第二材料層是例如氮化硅的硬掩模材料層。圖6為根據(jù)本發(fā)明概念的另一實(shí)施例的方法180的流程圖，形成具有金屬柵極堆疊的半導(dǎo)體結(jié)構(gòu)。圖7至圖9為另一實(shí)施例的具有金屬柵極堆疊的半導(dǎo)體結(jié)構(gòu)200的工藝剖面圖。形成半導(dǎo)體元件的方法180是參照?qǐng)D6至圖9作說明。
方法180起始于步驟182，提供半導(dǎo)體基底210。半導(dǎo)體基底210包括硅?；?10也可包括鍺(germanium)、硅鍺(silicon germanium),或其他合適的半導(dǎo)體材料。于其他實(shí)施例中，基底210可利用其他半導(dǎo)體材料，例如鉆石(diamond)、碳化硅(silicon carbide; SiC)、石申化鎵(gallium arsenic; GaAs)、磷石申化鎵(gallium arsenic phosphorous; GaAsP、石申化鋁銦(aluminum indiumarsenic; AlInAs)、石申化鋁鎵(aluminum gallium arsenic; AlGaAs)、磷化鎵銦(gallium indium phosphorus; GaInP)或其他上述材料合適的組合。
方法180進(jìn)行至步驟184，于半導(dǎo)體基底210上形成多個(gè)金屬柵極堆疊材料層(metal-gate-stack material layers)。于一實(shí)施例中，于半導(dǎo)體基底210上形成high k介電材料層214。于high k介電材料層214上形成蓋層(cappinglayer)216。于蓋層216上形成金屬柵極層(金屬層)218。于金屬層218上額外的形成多晶硅層220?？捎诎雽?dǎo)體基底210及high k介電材料層214之間插入界面層(interfacial layer; IL) 212。
high k介電材料層214是利用合適的方法形成，例如原子層沉積法(atomic layer deposition; ALD)。其他用以形成high k介電材料層的方法包括金屬有機(jī)化學(xué)氣相沉禾只法(metal organic chemical vapor deposition; MOCVD)、物理氣相沉積法(physical vapor deposition; PVD)、紫外線-臭氧氧化法(UV-Ozone Oxidation)及分子束外延法(molecular beam epitaxy; MBE)。于其他實(shí)施例中，highk介電材料層包括二氧化鉿(Hf02)。 highk介電材料層也可包括金屬氮化物(metal nitride)、金屬硅酸鹽(metal silicates)或其他金屬氧化物。
金屬柵極層218是利用PVD或其他合適的方法形成。金屬柵極層包括氮化鈦(titaniumnitride)。于其他實(shí)施例中，金屬柵極層可包括氮化鉭(tantalumnitride)、氮化鉬(molybdenum nitride)、氮化鴇(tungsten nitride)、鉤、碳化鉭(tantalum carbide)、碳氮化牽旦(tantalum carbide nitride)或氮化鈦鋁(Titaniumaluminum nitride)。
蓋層216是插在high k介電材料層及金屬柵極層之間。蓋層216包括氧
8化鑭(lanthanum oxide; LaO)。蓋層也可包括其他適合的材料。
界面層212，例如薄氧化硅層，是于形成highk介電材料層之前形成于硅基底210上?？衫肁LD或熱氧化法形成薄氧化硅層。
方法180進(jìn)行至步驟186,于多層金屬柵極堆疊層(multiplemetal-gate-stack layers)上形成圖案化光致抗蝕劑層222。圖案化光致抗蝕劑層222是用作掩模以形成金屬柵極。于此特定的例子中，圖案化掩模222形成于多晶硅層220上，如圖7所示。圖案化光致抗蝕劑層是利用光刻步驟形成。光刻步驟可包括光致抗蝕劑層涂布、軟烤(softbaking)、掩模對(duì)準(zhǔn)、曝光、曝光后烘烤(post-exposure baking)、 顯影(developing photoresist)及硬烤(hardbaking)步驟。也可以例如無光罩光刻(maskless photolithography)、電子束刻寫(electron-beam writing)、 離子束亥!j寫(ion-beam writing)及分子轉(zhuǎn)印(molecular imprint)的其他適合的方法進(jìn)行或取代光刻曝光步驟。
方法180進(jìn)行至步驟188，利用圖案化光致抗蝕劑層222定義各個(gè)柵極區(qū)及各個(gè)露出要被移除的柵極堆疊材料層的開口，進(jìn)行蝕刻步驟以圖案化一或多個(gè)柵極材料層。蝕刻步驟將位于圖案化掩模的開口內(nèi)的多晶硅層移除。于一實(shí)施例中，第一蝕刻步驟利用干蝕刻法。于一實(shí)施例中，干蝕刻步驟利用含氟等離子體移除多晶硅。舉例而言，蝕刻氣體包括CF4。蝕刻氣體也可包括Cl2、 HBr或其組合。
于其他實(shí)施例中，蝕刻步驟亦圖案化金屬柵極層218。于圖8所示的實(shí)施例中，所述的蝕刻步驟圖案化金屬柵極層218、蓋層216及high k介電材料層214。用以移除金屬柵極層的蝕刻步驟可能需要多個(gè)步驟，包括以專屬的蝕刻步驟以個(gè)別移除每個(gè)材料層的各種蝕刻步驟。
于一實(shí)施例中，是利用第二蝕刻步驟移除金屬柵極層。舉例而言，第二蝕刻步驟為干蝕刻步驟。于一實(shí)施例中，干蝕刻步驟利用含氟等離子體移除金屬柵極層。舉例而言，蝕刻氣體包括CF4。第二干蝕刻步驟特別是使用氟碳(fkiorocarbon)等離子體。舉例而言，蝕刻氣體包括CF4。
于其他實(shí)施例中，利用第三蝕刻步驟移除high k介電材料層214。第三蝕刻步驟是調(diào)變其蝕刻種類(干或濕蝕刻)、蝕刻劑及蝕刻環(huán)境以有效移除high k介電材料層。第三蝕刻步驟實(shí)質(zhì)上移除位于圖案化掩模的開口內(nèi)的highk介電材料層。于一實(shí)施例中，第三蝕刻步驟包括干蝕刻。第三蝕刻步驟的干蝕刻可利用含氟等離子體移除high k介電材料層。第三蝕刻步驟可利用至少包括氟、氯及惰性氣體的蝕刻化學(xué)移除介電材料層。
請(qǐng)參考圖9，方法180進(jìn)行至步驟190，提供含氮等離子體至基底以移除圖案化光致抗蝕劑層。含氮等離子體包括氮，且可包括額外的氫或氬，或氫/氬兩者。于一實(shí)施例中，通入氮?dú)庵练磻?yīng)腔室以產(chǎn)生氮等離子體以移除圖案化光致抗蝕劑層。氮?dú)獾臍饬髀?gas flowrate)高至約1000 sccm?？晒┙o氮?dú)庵翜囟冉橛诩s0'C至約30(TC的反應(yīng)腔室內(nèi)?；蛘呤牵诶煤入x
子體移除光致抗蝕劑的過程中，基底的溫度維持在介于or:至約3oo°c。于
其他實(shí)施例中，通入額外的氫氣至反應(yīng)腔室內(nèi)以產(chǎn)生含氮等離子體以移除圖
案化光致抗蝕劑層。氫氣的氣流率介于Osccm至約1000 sccm?？商峁┑?dú)庵翜囟冉橛?"C至約30(TC的反應(yīng)腔室內(nèi)。適當(dāng)?shù)恼{(diào)整氮?dú)饧皻錃獾臍怏w比例以有效移除圖案化光致抗蝕劑層。于其他實(shí)施例中，通入額外的氬氣至反應(yīng)腔室內(nèi)以產(chǎn)生含氮等離子體以移除圖案化光致抗蝕劑層。氬氣的氣流率介于0 sccm至約1000 sccm?？商峁鍤庵翜囟冉橛诩s0'C至約30(TC的反應(yīng)腔室內(nèi)。適當(dāng)?shù)恼{(diào)整氮?dú)?、氬氣的氣體比例以有效移除圖案化光致抗蝕劑層。于其他實(shí)施例中，通入氮、氫及氬至反應(yīng)腔室內(nèi)以移除圖案化光致抗蝕劑層。于一例子中，N2/H2/Ar氣流比率約為100:50:0。于一例子中，N2/H2/Ar氣流比率約為100:0:50。于其他例子中，N2/H2/Ar氣流比率約為100:20:30。于其他實(shí)施例中，N2/H2/Ar氣流比率約為20:30:50。各種氣體及基底的溫度可維持在介于0t:至約300°C 。利用含氮等離子體取代氧氣灰化法(oxygen ashing)以移除圖案化光致抗蝕劑可避免對(duì)第一及第二材料層的氧化作用。
雖然未顯示出，本發(fā)明實(shí)施例亦可包含其他步驟以形成多個(gè)摻雜區(qū)域，例如源極及漏極區(qū)，或形成例如多重內(nèi)連線(multilayer interconnection; MLI)的元件。于一實(shí)施例中，利用清潔步驟移除位于基底上及/或金屬柵極堆疊的側(cè)壁上的高分子殘余物(polymeric residue)或其他殘余物。清潔蝕刻步驟設(shè)計(jì)以有效移除高分子殘余物或其他污染物。
于一實(shí)施例中，輕摻雜漏極(lightly doped drain; LDD)區(qū)是于柵極堆疊形成之后形成。柵極間隙壁(gate spacer)可形成于金屬柵極堆疊的側(cè)壁上。接著，源極及漏極區(qū)實(shí)質(zhì)上對(duì)準(zhǔn)于間隙壁的外側(cè)邊緣形成。柵極間隙壁可具有多層結(jié)構(gòu)，且可包含氧化硅、氮化硅、氮氧化硅或其他介電材料。具有n型摻雜質(zhì)或p型摻雜質(zhì)的摻雜源極及漏極區(qū)域及LDD區(qū)是利用例如離子注入的一般摻雜方式形成。用以形成相關(guān)的摻雜區(qū)域的N型摻雜質(zhì)可包括磷、砷及/或其他材料。P型摻雜質(zhì)可包括硼、銦及/或其他材料。
接著形成多重內(nèi)連線。多重內(nèi)連線包括垂直的內(nèi)連線，例如一般的介層窗(via)或接觸窗(contact)，并包括水平的內(nèi)連線，例如金屬線(metal lines)?？墒褂冒ㄣ~、鎢及金屬硅化物(silicide)的各種導(dǎo)電材料形成各個(gè)內(nèi)連線元件。于一實(shí)施例中，利用鑲嵌法(damascene)形成銅相關(guān)的多重內(nèi)連線結(jié)構(gòu)。于其他實(shí)施例中，利用鉤于接觸洞內(nèi)形成鎢插塞(plug)。
半導(dǎo)體結(jié)構(gòu)可還包含額外的隔離元件以將每個(gè)元件互相隔離。隔離元件可包括不同的結(jié)構(gòu)，并可利用不同的制造技術(shù)予以形成。舉例而言，隔離元件可包括淺溝槽隔離(shallow trench isolation; STI)元件。STI的形成步驟可包
括于基底內(nèi)蝕刻出溝槽，以及以例如氧化硅、氮化硅或氮氧化硅的絕緣材料填充溝槽。所填充的溝槽可具有多層結(jié)構(gòu)，例如具有熱氧化襯層并以氮化硅填充溝槽。于一實(shí)施例中，STI結(jié)構(gòu)可利用一連續(xù)的步驟形成，例如成長(zhǎng)墊氧化物(pad oxide)、以低壓化學(xué)氣相沉積法(LPCVD)形成氮化層、利用光致抗蝕劑及掩模圖案化STI開口、于基底內(nèi)蝕刻出溝槽、選擇性的成長(zhǎng)熱氧化溝槽襯墊層(thermal oxide trench liner)以增進(jìn)溝槽界面(trench interface)特性、以CVD氧化物填充溝槽、利用化學(xué)機(jī)械研磨法(chemical mechanicalplanarization; CMP)回蝕刻、及利用氮化物剝離法(nitride stripping)法留下STI結(jié)構(gòu)。
半導(dǎo)體結(jié)構(gòu)150或200僅為可利用方法100或180中的各種概念的元件中的其中一個(gè)例子。所述半導(dǎo)體結(jié)構(gòu)及其制造方法可應(yīng)用于其他具有high k及金屬柵極元件的半導(dǎo)體元件，例如應(yīng)變半導(dǎo)體基底(strained semiconductorsubstrate)、異半導(dǎo)體元件(hetero-semiconductor device)、或無應(yīng)力絕緣結(jié)構(gòu)(stress-free isolation structure)。
本發(fā)明并非限于包括MOS晶體管的半導(dǎo)體結(jié)構(gòu)的應(yīng)用，而還可延伸至其他具有金屬柵極堆疊的集成電路。舉例而言，半導(dǎo)體結(jié)構(gòu)150可包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dynamic random access memory; DRAM)單元、單電子晶體管(single electron transistor; SET)、及/或其他微電子元件(microelectronic device)(于此統(tǒng)稱為微電子元件)。于其他實(shí)施例中，半導(dǎo)體結(jié)構(gòu)150包括鰭式場(chǎng)效應(yīng)晶體管(FinFET tmnsistor)。當(dāng)然，本發(fā)明的概念亦可應(yīng)用于可取得的其他類型的晶體管，包括單柵極晶體管(single-gate transistor)、雙柵極晶體管(double-gate transistor)及其他多柵極晶體管(multiple畫gate transistor),且可使用于不同的應(yīng)用中，包括感測(cè)單元(sensor cell)、存儲(chǔ)器單元(memory cell)、邏輯單元(logic cdl)及其他的應(yīng)用。
雖然本發(fā)明的實(shí)施例公開如上，然而其并非用以限定本發(fā)明，任何本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許更動(dòng)與潤飾。于一實(shí)施例中，蓋層可為氧化鑭或氧化鋁。于其他實(shí)施例中，半導(dǎo)體結(jié)構(gòu)150的第二材料層可包括鋁或鎢。于一實(shí)施例中，利用本發(fā)明的方法形成n型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(n畫type metal-oxide-semiconductorfield-effect-transistor; NMOSFET)。于其他實(shí)施例中，于先形成柵極的步驟(gate-first process)中利用本發(fā)明的方法形成金屬柵極堆疊，其中以上述方法形成金屬柵極堆疊，且其保留于最終的結(jié)構(gòu)中。于其他實(shí)施例中，于混成步驟(hybrid process)中利用本發(fā)明的方法形成金屬柵極堆疊，其中以上述方法形成第一型金屬柵極堆疊(例如NOMOS金屬柵極堆疊)，且其保留于最終的結(jié)構(gòu)中。所形成的第二型金屬柵極堆疊(例如POMOS金屬柵極堆疊)視為虛置柵極結(jié)構(gòu)(dummy gate structure),因此能進(jìn)行源/漏極離子摻雜步驟及退火步驟。接著，移除部分的虛置柵極結(jié)構(gòu)，并以適合的材料再填充(refill)虛置柵極溝槽(dummy gate trench)。舉例而言，將PMOS區(qū)域內(nèi)的多晶硅層及金屬層移除后，以p金屬再填充并更以例如銅的另一金屬填充以形成PMOS金屬柵極堆疊。于其他實(shí)施例中，于后形成柵極的步驟(gate-last process)中利用本發(fā)明的方法形成金屬柵極堆疊，其中于形成源極及漏極元件之前或之后，以本發(fā)明的方法形成虛置金屬柵極堆疊，而NMOS及PMOS全體或個(gè)別的虛置金屬柵極堆疊會(huì)被最終的金屬層材料所取代。
于其他實(shí)施例中，半導(dǎo)體基底可包括外延層。舉例而言，基底可具有覆蓋塊半導(dǎo)體(bulk semiconductor)的外延層。再者，可對(duì)基底施予應(yīng)力以增強(qiáng)性能。舉例而言，外延層可包括相異于塊半導(dǎo)體的半導(dǎo)體材料，例如，以鍺化硅(silicon germanium)覆蓋塊硅(bulk silicon),或者是，硅層覆蓋以包含選擇性外延成長(zhǎng)(SEG)的步驟所形成的塊鍺化硅(bulk silicon germanium)。再者，基底可包括例如埋藏介電層的絕緣層上覆半導(dǎo)體(semiconductor-on-insulator;SOI)結(jié)構(gòu)。或者是，基底可包括例如埋藏氧化層(buried oxide; BOX)的埋藏介電層，其可通過被稱為埋藏氧化層氧注入隔離(separation by implantation ofoxygen; SIMOX)的方法、晶圓接合法(wafer bonding)、選擇性外延成長(zhǎng)法(selective印itaxial growth; SEG)或其他合適的方法所形成。
因此，本發(fā)明提供一種形成半導(dǎo)體元件的方法。方法包括于一基底上形成一第一材料層；于該第一材料層上形成一圖案化光致抗蝕劑層；利用該圖案化光致抗蝕劑層作為一掩模，對(duì)該第一材料層施行一蝕刻步驟；以及提供一含氮等離子體至該基底以移除該圖案化光致抗蝕劑層。
于此方法中，該提供含氮等離子體包括通入氮?dú)狻Ｔ撎醘共含氮等離子體可還包括通入氫氣。該提供含氮等離子體可還包括通入氬氣。于一實(shí)施例中，該第一材料層包括金屬。方法可還包括形成一第二材料層于該第一材料層及基底之間。該第二材料層可包括不同的金屬材料。于其他實(shí)施例中，該第一材料層及第二材料層包括一擇自由MoN、 TaC、 TiN、 TiAlN、 TaN、 Al及多
晶硅所構(gòu)成的群組的材料。該提供含氮等離子體至基底的步驟可包括提供該基底于介于約0°C及300°C之間的溫度。該施行蝕刻步驟可包括圖案化該第一材料層以形成一場(chǎng)效應(yīng)晶體管的金屬柵極。
本發(fā)明也提供一種形成半導(dǎo)體元件的金屬柵極堆疊的方法的另一實(shí)施例。方法包括于一基底上形成一第一金屬層；于該第一金屬層上形成一導(dǎo)電材料層；于該導(dǎo)電材料層上形成一圖案化光致抗蝕劑層，該圖案化光致抗蝕劑層定義露出該導(dǎo)電材料層的開口；對(duì)該導(dǎo)電層及金屬層施行一蝕刻步驟，以移除位于該圖案化光致抗蝕劑層的開口內(nèi)的金屬層，形成一金屬柵極；以及提供一含氮等離子體至該基底以移除該圖案化光致抗蝕劑層。
于此方法中，該提供含氮等離子體包括通入氮?dú)?。該通入氮?dú)獾牟襟E可包括供給流率高至約1000 sccm的氮?dú)?。該提供含氮等離子體的步驟可還包括通入氫氣。該通入氫氣的步驟可包括供給流率高至約1000 sccm的氫氣。該提供含氮等離子體的步驟可還包括通入氬氣。該通入氬氣的步驟可包括供給流率高至約1000 seem的氬氣。該提供該含氮等離子體的步驟可包括提供該含氮等離子體至該金屬柵極，以于該金屬柵極的側(cè)壁上形成一保護(hù)層。上述方法可還包括當(dāng)提供該含氮等離子體時(shí)，使該基底維持在介于約0°C至約I 300。C的溫度。該導(dǎo)電層可包括一第二金屬層或多晶硅。本發(fā)明還提供一種形成半導(dǎo)體元件的金屬柵極堆疊的方法的另一實(shí)施例。方法包括于一基底上形成一高介電系數(shù)(highk)介電材〗抖層；于該基底上
形成一金屬層；于該金屬層上形成一多晶硅層；于該多晶硅層上形成一圖案化光致抗蝕劑層；利用該圖案化光致抗蝕劑層作為一掩模，對(duì)該基底施行一蝕刻步驟以移除該多晶硅層及金屬柵極層；以及提供一含氮等離子體至該基底以移除該圖案化光致抗蝕劑層。
所述方法可還包括于該highk介電材料層及基底之間形成一蓋層。該蓋層可包括氧化鑭。該金屬層包括氮化鈦。于其他實(shí)施例中，該金屬層可包括一擇自由氮化鉭(tantalum nitride; TaN)、碳化鉭(tantalum carbide; TaC)、氮化鉬(molybdenum nitride; MoN)及氮化鉤(tungsten nitride; WN)所構(gòu)成的群組的導(dǎo)電材料。該金屬柵極堆疊可為一場(chǎng)效應(yīng)晶體管的金屬柵極結(jié)構(gòu)。該提供含氮等離子體的步驟可包括通入氮?dú)狻Ｔ撎峁┖入x子體的步驟可包括通入一擇自包含氫氣、氬氣及其組合的群組的額外氣體。該提《共含氮等離子體的步驟可包括于約0°C至約300°C的溫度通入一含氮?dú)怏w。
雖然本發(fā)明已以較佳實(shí)施例公開如上，然而其并非用以限定本發(fā)明，任何本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求所界定的范圍為準(zhǔn)。
1權(quán)利要求
1.一種形成半導(dǎo)體元件的方法，包括于一基底上形成一第一材料層；于該第一材料層上形成一圖案化光致抗蝕劑層；利用該圖案化光致抗蝕劑層作為一掩模，對(duì)該第一材料層施行一蝕刻步驟；以及提供一含氮等離子體至該基底以移除該圖案化光致抗蝕劑層。
2. 如權(quán)利要求1所述的形成半導(dǎo)體元件的方法，其中該提供含氮等離子 體包括通入氮?dú)狻?br> 3. 如權(quán)利要求2所述的形成半導(dǎo)體元件的方法，其中該提供含氮等離子 體還包括通入氫氣及氬氣中的其中 一個(gè)。
4. 如權(quán)利要求1所述的形成半導(dǎo)體元件的方法，其中該第一材料層包括 金屬。
5. 如權(quán)利要求1所述的形成半導(dǎo)體元件的方法，還包括形成一第二材料 層于該第一材料層及基底之間。
6. 如權(quán)利要求5所述的形成半導(dǎo)體元件的方法，其中該第二材料層包括 金屬。
7. 如權(quán)利要求1所述的形成半導(dǎo)體元件的方法，其中該第一材料層包括 一擇自由MoN、 TaC、 TiN、 TiAlN、 TaN、 Al及多晶硅所構(gòu)成的群組的材料。
8. 如權(quán)利要求1所述的形成半導(dǎo)體元件的方法，其中該提供含氮等離子 體至基底的步驟包括提供該基底于介于約0'C及30(TC之間的溫度。
9. 如權(quán)利要求1所述的形成半導(dǎo)體元件的方法，其中該施行蝕刻步驟包 括圖案化該第一材料層以形成一場(chǎng)效應(yīng)晶體管的金屬柵極。
10. —種形成半導(dǎo)體元件的金屬柵極堆疊的方法，包括 于一基底上形成一第一金屬層； 于該第一金屬層上形成一導(dǎo)電材料層；于該導(dǎo)電材料層上形成一圖案化光致抗蝕劑層，該圖案化光致抗蝕劑層 定義露出該導(dǎo)電材料層的開口 ；對(duì)該導(dǎo)電層及金屬層施行一蝕刻步驟，以移除位于該圖案化光致抗蝕劑 層的開口內(nèi)的金屬層，形成一金屬柵極；以及提供一含氮等離子體至該基底以移除該圖案化光致抗蝕劑層。
11. 如權(quán)利要求io所述的形成半導(dǎo)體元件的金屬柵極堆疊的方法，其中該提供含氮等離子體包括通入氮?dú)狻?br> 12. 如權(quán)利要求11所述的形成半導(dǎo)體元件的金屬柵極堆疊的方法，其中 該提供含氮等離子體的步驟還包括通入氫氣及氬氣中的其中一個(gè)，包括供給 流率高至約1000 sccm的一個(gè)氫氣及氬氣。
13. 如權(quán)利要求IO所述的形成半導(dǎo)體元件的金屬柵極堆疊的方法，其中 該提供該含氮等離子體的步驟包括提供該含氮等離子體至該金屬柵極，以于 該金屬柵極的側(cè)壁上形成一保護(hù)層。
14. 一種形成半導(dǎo)體元件的金屬柵極堆疊的方法，包括 于一基底上形成一高介電系數(shù)介電材料層； 于該基底上形成一金屬層； 于該金屬層上形成一多晶硅層； 于該多晶硅層上形成一圖案化光致抗蝕劑層；利用該圖案化光致抗蝕劑層作為一掩模，對(duì)該基底施行一蝕刻步驟以移 除該多晶硅層及金屬柵極層；以及提供一含氮等離子體至該基底以移除該圖案化光致抗蝕劑層。
15. 如權(quán)利要求14所述的形成半導(dǎo)體元件的金屬柵極堆疊的方法，還包 括于該高介電系數(shù)介電材料層及基底之間形成一蓋層。
全文摘要
本發(fā)明提供一種半導(dǎo)體元件及其金屬柵極堆疊的形成方法，包括于一基底上形成一第一材料層；于該第一材料層上形成一圖案化光致抗蝕劑層；利用該圖案化光致抗蝕劑層作為一掩模，對(duì)該第一材料層施行一蝕刻步驟；以及提供一含氮等離子體至該基底以移除該圖案化光致抗蝕劑層。本發(fā)明能夠克服氧氣等離子體的移除所造成的金屬層的氧化及起始氧化層的再成長(zhǎng)的問題。再者，本發(fā)明還能夠克服金屬柵極的氧化、氧滲透至high k介電材料層及起始氧化層再成長(zhǎng)的問題。
文檔編號(hào)H01L21/336GK101673686SQ20091017176
公開日2010年3月17日 申請(qǐng)日期2009年9月2日 優(yōu)先權(quán)日2008年9月8日
發(fā)明者林志忠, 林毓超, 林益安, 陳嘉仁 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司