專利名稱：半導體器件的制作方法
技術領域：
本發(fā)明涉及其中采用耗盡型金屬-氧化物-半導體(MOS )晶體管和增強型MOS晶體管的半導體器件。
背景技術：
近年來，隨著技術上的進步以用于減小集成電路(IC)的芯片尺
寸，技術水平已得到提高。在目前技術狀況中保持優(yōu)勢的一個方法是創(chuàng)造具有優(yōu)秀特性的高附加值產品。
上文提及的特性可以是各種類型，并且包括溫度特性和靈敏度。
首先IC的溫度特性作為例子說明。為了改善IC的溫度特性，主要要求存在于IC中的基準電壓對溫度的穩(wěn)定性。
對于基準電壓生成電路，已經根據制造工藝或IC中的布圖考慮
各種類型的電路。最普遍采用的具有便利性的電路中的一個可以是耗
盡型MOS晶體管和增強型MOS晶體管的組合。
關于其中采用耗盡型MOS晶體管和增強型MOS晶體管的基準電壓電路，用于通過對電路創(chuàng)造性的方法改善溫度特性的許多想法已經在文獻中說明(參見，例如，JP 05-289760 A和JP 11-134051 A)
接著，從靈敏度方面來說，在電壓調節(jié)器的情況下，輸出電壓相對于輸入電壓應該是穩(wěn)定的。在這個情況下，基準電壓或其他^^擬電路特性要求是穩(wěn)定的并且不依賴輸入電壓而變化。同樣在這個情況下，通過對電路創(chuàng)造性的方法，通常嘗試抑制基準電壓的波動及其類似物。
然而，在上文提及的方法中，對電路創(chuàng)造性的方法本身使電路結構復雜化并且增加IC的面積。目前，IC的成本日益減少，并且IC的
5小型化也是重要問題。因此，由提供用于增加價值的電路導致的IC面積的增加不是可行的。
此外，在現有產品的生產被轉移到另一個工廠制造的情況中，當產品顯示不同的特性時顯著的工作量被強加以用于重做電路設計或布圖。

發(fā)明內容
鑒于上文，本發(fā)明具有通過不是關于電路而是關于器件的創(chuàng)造性
的方法來增強集成電路(IC)的溫度特性或模擬特性而不增加IC的
面積的目的。
為了實現上文提及的目的，本發(fā)明采用下列方法。
(1 )在包括增強型金屬-氧化物-半導體(MOS )晶體管和耗盡型MOS晶體管的半導體器件中，增強型MOS晶體管的阱的濃度不同于耗盡型MOS晶體管的阱的濃度。
(2)在包括基準電壓生成電路(包括增強型MOS晶體管和耗盡型MOS晶體管)的半導體器件中，增強型MOS晶體管的阱的濃度不同于耗盡型MOS晶體管的阱的濃度。
(3 )在根據項目(1)和項目(2)的包括增強型MOS晶體管和耗盡型MOS晶體管的半導體器件中，津€盡型MOS晶體管的阱的一部分在濃度方面有變化。
(4 )在才艮據項目(1 )和項目(2 )的包括增強型MOS晶體管和耗盡型MOS晶體管的半導體器件中，增強型MOS晶體管的阱的一部分在濃度方面有變化。
(5 )在才艮據項目(1)和項目(2 )的包括增強型MOS晶體管和耗盡型MOS晶體管的半導體器件中，耗盡型MOS晶體管的阱的一部分和增強型MOS晶體管的阱的一部分各在濃度方面有變化。
(6 )在才艮據項目(1 )和項目(2 )的包括增強型MOS晶體管和耗盡型MOS晶體管的半導體器件中，耗盡型MOS晶體管包括各在阱的全部或一部分中具有不同的濃度的多個耗盡型MOS晶體管以通過例如微調(trimming)來選擇該多個耗盡型MOS晶體管的最佳耗盡型MOS晶體管。
(7 )在根據項目(1 )和項目(2 )的包括增強型MOS晶體管和耗盡型MOS晶體管的半導體器件中，增強型MOS晶體管包括各在阱的全部或一部分中具有不同的濃度的多個增強型MOS晶體管以通過例如微調來選擇該多個增強型MOS晶體管的最佳增強型MOS晶體管。
(8 )在根據項目(1 )和項目(2 )的包括增強型MOS晶體管和耗盡型MOS晶體管的半導體器件中，耗盡型MOS晶體管包括各在阱的全部或一部分中具有不同的濃度的多個耗盡型MOS晶體管以通過例如微調來選擇該多個耗盡型MOS晶體管的最佳耗盡型MOS晶體管，并且增強型MOS晶體管包括各在阱的全部或一部分中具有不同的濃度的多個增強型MOS晶體管以通過例如微調來選擇該多個增強型MOS晶體管的最佳增強型MOS晶體管。
根據上文說明的本發(fā)明，IC的溫度特性或模擬特性可增強而不增加IC的面積。
此外，例如，當現有產品被轉移到另一個工廠制造時，如果此產品具有不同的溫度特性或不同的模擬特性，IC的溫度特性或模擬特性可調整而不需要重做電路設計或布圖。


在附圖中
圖1是示出耗盡型MOS晶體管和增強型MOS晶體管的橫截面視圖，其是本發(fā)明的主要部分；
圖2是示出最簡單的ED型的基準電壓生成電路的圖，其中采用耗盡型MOS晶體管和增強型MOS晶體管；
圖3A至3H是各示出根據本發(fā)明的第一實施例的制造增強型MOS晶體管和耗盡型MOS晶體管的方法的橫截面視圖4A至4C是各示出根據本發(fā)明第二實施例的制造增強型MOS
晶體管和耗盡型MOS晶體管的方法的橫截面視圖5是示出根據本發(fā)明第三實施例的其中耗盡型MOS晶體管的
阱的一部分在濃度方面有變化的情況的橫截面視圖6是示出根據本發(fā)明的第四實施例的其中形成在阱濃度方面變
化的多個增強型MOS晶體管和多個耗盡型MOS晶體管的情況的平面圖。
具體實施例方式
物-半導體(MOS)晶體管和增強型MOS晶體管的半導體器件，并 且改變耗盡型MOS晶體管和增強型MOS晶體管的阱的濃度以改善主 電路特性，由此增強半導體器件的特性。 在下文中，說明本發(fā)明的原理和實施例。
圖1示出根據本發(fā)明的耗盡型MOS晶體管和增強型MOS晶體管 的橫截面結構。在圖1中，標號IOI表示半導體硅襯底，并且阱區(qū)103 (其是耗盡型MOS晶體管的低濃度第二導電類型雜質區(qū))和阱區(qū)104 (其具有與耗盡型MOS晶體管的阱區(qū)103的濃度不同的濃度并且是 增強型MOS晶體管的低濃度第二導電類型雜質區(qū))在硅村底101中 形成。耗盡型MOS晶體管和增強型MOS晶體管分別在阱區(qū)103和阱 區(qū)104中形成。
耗盡型MOS晶體管和增強型MOS晶體管通過場絕緣膜105與其 他部件電絕緣，并且這些晶體管的柵電極108通過柵極絕緣膜107形 成。溝道區(qū)106 (其是低濃度第一導電類型雜質區(qū))在耗盡型MOS 晶體管的柵電極108的下面形成，并且與高濃度第 一導電類型源區(qū)109 和高濃度第一導電類型漏區(qū)UO接觸。
在虛線內的區(qū)111指示當施加略高于耗盡型MOS晶體管的闊值電壓的柵極偏壓時用柵極形成的第二耗盡層。在虛線內的區(qū)112指示
由第一導電類型溝道區(qū)106、第一導電類型源區(qū)109和第一導電類型漏區(qū)IIO和第二導電類型阱區(qū)103之間的結形成的第一耗盡層。
接著，本發(fā)明的原理用當作主電路的例子的基準電壓生成電路說明，在該主電路中采用耗盡型MOS晶體管和增強型MOS晶體管。這里，基準電壓生成電路作為最簡單的增強-耗盡(ED)型說明。
圖2是示出 一般的ED型基準電壓生成電路200的電路圖。ED型基準電壓生成電路200的工作原理如下。
首先，與輸入電壓無關的恒定電流由具有互相連接的柵電極和源電極的耗盡型MOS晶體管生成。然后，生成的恒定電流被使得在以飽和的方式連接的增強型MOS晶體管中流動。因此，在由圖2的黑點參指示的部分處的電勢上升以最終達到與輸入電壓無關的恒定電壓。
這里，導出基準電壓的理論方程。
首先，當耗盡型MOS晶體管的柵極電壓、闊值電壓和K值分別由VGD、 VTD和KD表示時，由耗盡型MOS晶體管生成的恒定電流ID由下列方程1表示。 膨=:IQD(FGD - FH))2
這里，耗盡型MOS晶體管的柵電極與其的源電極連接，并且VGD等于0V。因此，通過用OV取代方程1的VGD得到下列方程2。 :腦=脂(O麵= M)《隱》2
接著，當增強型MOS晶體管的柵極電壓、閾值電壓和K值分別由VGE、 VTE和KE表示時，在增強型MOS晶體管中流動的電流IE由下列方程3表示。 花=竭隨-,》2
這里，相同的電流在耗盡型MOS晶體管和增強型MOS晶體管中流動，并且因此方程2等于方程3。然后，建立下列方程4。下列方程5通過變換方程4得到。
<formula>formula see original document page 10</formula>
這里，增強型MOS晶體管以飽和方式連接，并且因此其的柵極電壓和漏極電壓兩者都成為基準電壓。因此，由Vref代表的基準電壓由下列方程6表示。
<formula>formula see original document page 10</formula>[方程6] V￡
因此，基準電壓由增強型MOS晶體管的閾值電壓VTE、耗盡型MOS晶體管的閾值電壓VTD和增強型MOS晶體管的K值和耗盡型MOS晶體管的K值的比率《KD/KE) 1/2構成。
這里，考慮基準電壓的溫度特性。
基于上文示出的結果，基準電壓的溫度特性類似地由VTE、 VTD和《KD/KE)1/2的溫度特性確定。
當載流子在柵極絕緣膜的下面的溝道區(qū)中感生(induce)并且電流由于溝道區(qū)的反轉而開始流動時，增強型MOS晶體管的閾值電壓VTE對應于柵極電壓。在半導體的溫度變化的情況下，少數載流子的數量隨著熱能的變化而變化，其改變雜質原子的有效濃度。有效濃度關于溫度的變化依賴于濃度水平而受到不同的影響。因此，當阱的濃度變化時，有效濃度關于溝道區(qū)的溫度的變化量變化，其結果是引起溝道區(qū)中反轉的電壓的變化量變化。也就是說，VTE的溫度特性變化。
當第一導電類型溝道區(qū)的一部分被由第一導電類型溝道區(qū)和第二導電類型阱區(qū)之間的pn結形成的第一耗盡層和被由施加在襯底表面?zhèn)壬系臇艠O電壓形成的第二耗盡層扼流時，耗盡型MOS晶體管的閾值電壓VTD對應于柵極電壓，從而切斷電連接。
因此，耗盡型MOS晶體管的閾值電壓VTD的溫度變化受到由第一導電類型溝道區(qū)和第二導電類型阱區(qū)之間的pn結形成的第一耗盡層的溫度變化所影響。為了改變在pn結處的耗盡層的溫度特性，可改變p型雜質濃度和n型雜質濃度之間的濃度差。當阱的濃度變化時，由第一導電類型溝道區(qū)和第二導電類型阱區(qū)之間的pn結形成的第一耗盡層的溫度特性變化。因此，用于通過第一耗盡層和第二耗盡層扼流溝道區(qū)的一部分的電壓變化量變化。也就是說，VTD的溫度特性變化。
這樣，如在本發(fā)明中說明的，關于籌毛盡型MOS晶體管和增強型MOS晶體管兩者，當阱的濃度變化時，基準電壓生成電路的溫度特性或主電路的溫度特性變化，而且，半導體器件的溫度特性變化。
接著，考慮基準電壓或其他模擬電路特性對輸入電壓的依賴性。
當輸入電壓升高以增加源極和漏才及之間或柵極和漏極之間的電場時，碰撞離子的產生或溝道長度調制的效應變得顯著，產生不能獲得優(yōu)秀的模擬特性的問題。該問題可通過改變阱的濃度以減輕電場集中而改善。如上文說明的，當采用改變阱的濃度的方法時，半導體器件的特性可增強而不增加器件面積。另外，對于半導體器件的制造，在現有半導體器件在另一個工廠制造的情況下，半導體器件的特性可調節(jié)到期望的特性而不用在布圖或器件面積方面做出強烈變化。
在下文中，參考圖3A至3H，用當作例子的n型MOS晶體管說明本發(fā)明的第一實施例。
在圖3A中，在p型或n型硅襯底101中，通過離子注入與光阻劑102的使用使雜質摻雜進入耗盡型MOS晶體管的p型阱區(qū)103。
在圖3B中，耗盡型MOS晶體管的p型阱區(qū)103用光阻劑102覆蓋，并且通過離子注入使雜質摻雜進入增強型MOS晶體管的p型阱區(qū)104。
在圖3C中，耗盡型MOS晶體管的p型阱區(qū)103和增強型MOS晶體管的p型阱區(qū)104由于熱擴散而延伸。
在圖3D中，具有大約100至500nm的膜厚度的場絕緣膜105使用硅的局部氧化(LOCOS)工藝形成。
在圖3E中，例如砷等的n型雜質通過離子注入摻雜大約lx10。cm量，以由此形成低濃度n型溝道區(qū)106。
在圖3F中，具有大約10至100nm膜厚度的硅氧化膜形成作為柵極絕緣膜107。
在圖3G中，充當柵電極的多晶硅層108被沉積到大約200至300nm的膜厚度并且被蝕刻。
在圖3H中，例如砷等的高濃度n型雜質通過離子注入摻雜，其中形成的柵電極108和形成的場絕緣膜105被用作掩模，以從而形成源區(qū)109和漏區(qū)110。 一4殳而言，源區(qū)109和漏區(qū)110的濃度大約在5 x 10"cm-3和1 x 10"cm-3之間。隨后，層間絕緣膜(沒有示出)被沉積以電連接源區(qū)109和漏區(qū)110到柵電極108。
圖4A至4C示出本發(fā)明的第二實施例。
在圖4A中，在p型或n型硅襯底101中，雜質通過離子注入摻雜進入待成為耗盡型MOS晶體管或增強型MOS晶體管的p型阱區(qū)的區(qū)113。
在圖4B中，耗盡型MOS晶體管的p型阱區(qū)103用光阻劑102覆蓋，并且雜質通過離子注入摻雜進入增強型MOS晶體管的p型阱區(qū)104。
在圖4C中，耗盡型MOS晶體管的p型阱區(qū)103和增強型MOS晶體管的p型阱區(qū)104由于熱擴散而變化。
隨后的步驟與上文說明的第 一 實施例的步驟相同。
圖5示出本發(fā)明的第三實施例。在圖5中，阱115在耗盡型MOS晶體管的第二導電類型部的一部分中形成。阱115的濃度與耗盡型MOS晶體管的第二導電類型阱114的濃度不同。在這個情況下，耗盡型MOS晶體管的第二導電類型阱114的濃度可與增強型MOS晶體管的第二導電類型阱104的濃度相同。
圖6示出本發(fā)明的第四實施例。在溫度特性需要準確地調節(jié)的情況下，準備有充當半導體器件的主電路并且在阱濃度方面變化的多個
增強型MOS晶體管和多個耗盡型MOS晶體管。最佳的增強型MOS晶體管和最佳的耗盡型MOS晶體管通過例如微調來選擇。因此，可制造具有期望的特性的半導體裝置。
權利要求
1.一種半導體器件，包括基準電壓生成電路，所述基準電壓生成電路包括在具有第一雜質濃度的第一阱中形成的增強型金屬-氧化物-半導體(MOS)晶體管；和在具有與所述第一阱的所述第一雜質濃度不同的第二雜質濃度的第二阱中形成的耗盡型MOS晶體管。
2. —種半導體器件，包括在具有第一雜質濃度的第一阱中形成的增強型MOS晶體管；和 在具有與所述第一阱的所述第一雜質濃度不同的第二雜質濃度的第二阱中形成的耗盡型MOS晶體管。
3. 如權利要求1所述的半導體器件；其中所述耗盡型MOS晶體管的所述第二阱的一部分在濃度方面 有變化。
4. 如權利要求1所述的半導體器件；其中所述增強型MOS晶體管的所述第一阱的一部分在濃度方面 有變化。
5. 如權利要求1所述的半導體器件；其中所述耗盡型MOS晶體管的所述第二阱的一部分和所述增強 型MOS晶體管的所述第一阱的一部分各在濃度方面有變化。
6. 如權利要求1所述的半導體器件；其中所述耗盡型MOS晶體管包括各在第二阱的全部或部分中具 有不同的濃度的多個耗盡型MOS晶體管以通過包含微調的過程選擇 所述多個耗盡型MOS晶體管的最佳耗盡型MOS晶體管。
7. 如權利要求1所述的半導體器件；其中所述增強型MOS晶體管包括各在第一阱的全部或部分中具 有不同的濃度的多個增強型MOS晶體管以通過包含微調的過程選擇所述多個增強型MOS晶體管的最佳增強型MOS晶體管。
8. 如權利要求1所述的半導體器件；其中所述耗盡型MOS晶體管包括各在第二阱的全部或部分中具 有不同的濃度的多個耗盡型MOS晶體管以通過包含微調的過程選擇 所述多個耗盡型MOS晶體管的最佳耗盡型MOS晶體管，并且其中所述增強型MOS晶體管包括各在第一阱的全部或部分中具 有不同的濃度的多個增強型MOS晶體管以通過包含微調的過程選擇 所述多個增強型MOS晶體管的最佳增強型MOS晶體管。
9. 如權利要求2所述的半導體器件；其中所述耗盡型MOS晶體管的第二阱的一部分在濃度方面有變化。
10. 如權利要求2所述的半導體器件；其中所述增強型MOS晶體管的第一阱的一部分在濃度方面有變化。
11. 如權利要求2所述的半導體器件；其中所述耗盡型MOS晶體管的第二阱的一部分和所述增強型 MOS晶體管的第一阱的一部分各在濃度方面有變化。
12，如權利要求2所述的半導體器件；其中所述耗盡型MOS晶體管包括各在第二阱的全部或部分中具 有不同的濃度的多個耗盡型MOS晶體管以通過包含微調的過程選擇 所述多個耗盡型MOS晶體管的最佳耗盡型MOS晶體管。
13. 如權利要求2所述的半導體器件；其中所述增強型MOS晶體管包括各在第一阱的全部或部分中具 有不同的濃度的多個增強型MOS晶體管以通過包含微調的過程選擇 所述多個增強型MOS晶體管的最佳增強型MOS晶體管。
14. 如權利要求2所述的半導體器件；其中所述耗盡型MOS晶體管包括各在第二阱的全部或部分中具 有不同的濃度的多個耗盡型MOS晶體管以通過包含微調的過程選擇所述多個耗盡型MOS晶體管的最佳耗盡型MOS晶體管，并且其中所述增強型MOS晶體管包括各在第一阱的全部或部分中具 有不同的濃度的多個增強型MOS晶體管以通過包含微調的過程選擇 所述多個增強型MOS晶體管的最佳增強型MOS晶體管。
全文摘要
提供的是包括耗盡型MOS晶體管和增強型MOS晶體管的半導體器件。在半導體器件中，為了提供具有增強的溫度特性或模擬特性而沒有通過電路的添加而增加半導體器件面積的基準電壓生成電路，形成具有彼此不同濃度的耗盡型MOS晶體管和增強型MOS晶體管的阱區(qū)。
文檔編號H01L29/36GK101673743SQ20091017635
公開日2010年3月17日 申請日期2009年9月10日 優(yōu)先權日2008年9月10日
發(fā)明者原田博文, 吉野英生, 小山內潤 申請人:精工電子有限公司