專利名稱：一種閃存的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)器件，且特別涉及一種閃存。
背景技術(shù)：
閃存以其便捷，存儲(chǔ)密度高，可靠性好等優(yōu)點(diǎn)成為非揮發(fā)性存儲(chǔ)器中研 究的熱點(diǎn)。從二十世紀(jì)八十年代第一個(gè)閃存產(chǎn)品問(wèn)世以來(lái)，隨著技術(shù)的發(fā)展
和各類電子產(chǎn)品對(duì)存儲(chǔ)的需求，閃存被廣泛用于手機(jī)，筆記本，掌上電腦和u 盤等移動(dòng)和通訊設(shè)備中，閃存為一種非易變性存儲(chǔ)器，其運(yùn)作原理是通過(guò)改 變晶體管或存儲(chǔ)單元的臨界電壓來(lái)控制門極通道的開關(guān)以達(dá)到存儲(chǔ)數(shù)據(jù)的目 的，使存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)不會(huì)因電源中斷而消失，而閃存為電可擦除且 可編程的只讀存儲(chǔ)器的 一種特殊結(jié)構(gòu)。
如今閃存已經(jīng)占據(jù)了非揮發(fā)性半導(dǎo)體存儲(chǔ)器的大部分市場(chǎng)份額，成為發(fā) 展最快的非揮發(fā)性半導(dǎo)體存儲(chǔ)器，然而現(xiàn)有的閃存在邁向更高存儲(chǔ)密度的時(shí) 候，通過(guò)縮小器件尺寸來(lái)提高存儲(chǔ)密度將會(huì)面臨很大的挑戰(zhàn)。
浮柵在向65nm以下縮小時(shí)，由于浮柵周圍絕緣層尺寸縮小會(huì)遇到多晶硅 材料浮柵內(nèi)電子容易流失的問(wèn)題，只要多晶硅某一處漏電，整個(gè)多晶硅材料 的浮柵內(nèi)電子就會(huì)全部流失。因此，選用新的材料來(lái)制作浮柵越來(lái)越受到廠 家和研發(fā)人員的重一見。

發(fā)明內(nèi)容
為了克服現(xiàn)有技術(shù)中通過(guò)縮小器件尺寸來(lái)提高存儲(chǔ)密度遇到問(wèn)題，本發(fā) 明提供了一種體積小、存儲(chǔ)容量大的閃存。
本發(fā)明提供了一種閃存，包括襯底和形成于襯底內(nèi)的源極區(qū)和漏極區(qū)； 分別從所述源極區(qū)和漏極區(qū)引出的源極和漏極；浮柵氧化膜，覆蓋于所述襯 底之上、源極和漏極之間的區(qū)域；選擇柵，形成于所述浮柵氧化膜之上，且位于所述源極和所述漏才及之間；第一浮4冊(cè)，形成于所述浮4冊(cè)氧化膜之上，且 位于所述源極和所述選擇4冊(cè)之間，所述第一浮4冊(cè)為納米硅；第二浮柵，形成 于所述浮柵氧化膜之上，且位于所述漏極和所述選擇4冊(cè)之間，所述第二浮柵 為納米硅；第一控制柵氧化膜和第二控制柵氧化膜，分別形成于所述第一浮 柵和所述第二浮柵之上；第一控制柵和第二控制柵，分別位于所述第一控制 柵氧化膜和所述第二控制^l氧化膜之上。
可選的，所述襯底包括p型硅村底、深n阱和p阱，所述深n阱位于所 述p型硅襯底上，所述p阱位于所述深n阱上。
可選的，所述源極區(qū)和漏極區(qū)，形成于所述p阱中。
由于采用了上述技術(shù)方案，與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本 發(fā)明所提供的閃存結(jié)構(gòu)與通用的CMOS工藝兼容，能夠在不改變工藝制程技術(shù) 的情況下通過(guò)改變閃存的內(nèi)部結(jié)構(gòu)，減小閃存的體積；閃存的浮柵采用納米 硅，相比于多晶硅材料，增加了閃存的尺寸縮小能力，另外，由多個(gè)相互絕 緣的納米硅制成的浮柵不會(huì)因?yàn)槟骋惶幝╇姸鴮?dǎo)致浮柵內(nèi)電子全部流失，從 而提高了制成的器件的穩(wěn)定性。


圖1為本發(fā)明一種閃存的結(jié)構(gòu)示意圖2為本發(fā)明一種閃存的從左側(cè)存儲(chǔ)單元讀入的實(shí)施例結(jié)構(gòu)示意圖； 圖3為本發(fā)明一種閃存的存儲(chǔ)單元寫入的實(shí)施例結(jié)構(gòu)示意圖。
具體實(shí)施例方式
下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說(shuō)明。
首先，請(qǐng)參考圖1，圖1為本發(fā)明一種閃存的結(jié)構(gòu)示意圖，從圖上可以看 到本發(fā)明一種閃存，包括襯底，所述村底包括p型硅襯底23、深n阱19和 p阱22，深n阱19位于所述p型硅襯底23之上，p阱22位于所述深n阱19之上；源極區(qū)21和漏極區(qū)18，形成于所述p阱22內(nèi)；源極11和漏極17， 從所述源極區(qū)21和所述漏極區(qū)18中引出；浮柵氧化膜20，位于所述p阱22 之上、源漏極之間；選擇柵14,形成于所述浮柵氧化膜20之上，且位于所述 源極11和所述漏極17之間；第一浮柵13,形成于所述浮柵氧化膜20之上， 且位于所述源極11和所述選擇柵14之間，所述第一浮柵13為納米硅；第二 浮柵16，形成于所述浮4冊(cè)氧化膜20之上，且位于所述漏極17和所述選擇柵 14之間，所述第二浮4冊(cè)16為納米硅；第一控制柵12氧化膜25和第二控制柵 15氧化膜24,分別形成于所述第一浮柵13和所述第二浮斥冊(cè)16之上；第一控 制柵12和第二控制柵15,分別位于所述第一控制柵12氧化膜25和所述第二 控制柵15氧化膜24之上。此外，該閃存結(jié)構(gòu)的源極、漏極和各柵之間均采 用氧化物進(jìn)行隔離。
實(shí)際操作時(shí)，如圖2所述，圖2為本發(fā)明一種閃存的從左側(cè)存儲(chǔ)單元讀 入的實(shí)施例結(jié)構(gòu)示意圖，為達(dá)到從左側(cè)存儲(chǔ)單元讀入的目的，在第一控制柵 12和第二控制4冊(cè)15上加3伏特的電壓，在選擇4冊(cè)14上加3伏特的電壓，源 極11加零伏特電壓，漏極17加3伏特電壓。p阱22中有電子從源極11流到 選擇柵14，第一浮柵13電荷存儲(chǔ)的數(shù)量會(huì)影響到p阱22中電流的大小，本 發(fā)明中第一浮柵13為納米硅，當(dāng)?shù)谝桓?3中電荷存儲(chǔ)飽和時(shí)，p阱22中 電流最小，當(dāng)?shù)谝桓?3中無(wú)電荷時(shí)，p阱22中電流最大，因此設(shè)定p阱 22內(nèi)最小電流狀態(tài)為"0 0"，中間電流狀態(tài)為"0 1"，最大電流狀態(tài)為"10"， 這樣納米硅的第一浮柵13電荷存儲(chǔ)狀態(tài)可以作為區(qū)分存儲(chǔ)"0 0" "0 1" "1 0" 信息狀態(tài)，實(shí)現(xiàn)信息存儲(chǔ)的功能，圖中箭頭方向?yàn)殡娮恿鲃?dòng)的方向。
圖3是本發(fā)明的又一個(gè)較佳實(shí)施例，圖3為本發(fā)明一種閃存的存儲(chǔ)單元 寫入的實(shí)施例結(jié)構(gòu)示意圖，為達(dá)到從左側(cè)存儲(chǔ)單元寫入的目的，于第一控制 柵12上加10伏特的電壓，第二控制4冊(cè)15上加3伏特的電壓，在選擇4冊(cè)14 上加3伏特的電壓，源極11加零伏特電壓，漏極17加3伏特電壓。第一控 制柵12上的電壓控制第一浮柵13上所存儲(chǔ)的電子，所以通過(guò)第一浮柵13上 所存儲(chǔ)的電子進(jìn)一步地改變p阱22所需的臨界電壓，在讀取時(shí)，依據(jù)第一浮 柵13所存儲(chǔ)的電子而區(qū)分為兩種狀態(tài)，其是將p阱22中的電子經(jīng)由浮柵氧 化膜20而注入至第一浮柵13以改變第一浮柵13所存儲(chǔ)的電子數(shù)目，當(dāng)?shù)谝桓?3存儲(chǔ)較多電子時(shí)，閾值電壓較高，而當(dāng)?shù)谝桓?3存儲(chǔ)較少電子時(shí)， 閾值電壓較低。閾值電壓高，溝道電流小或截止，反之閾值電壓低，溝道電 流大或?qū)?。為了增加注入至第一浮?3的電子數(shù)目，必須在第一控制柵12 上加較高的電壓，例如10伏特，來(lái)保證第一浮柵13和p阱22的電勢(shì)差。
為了對(duì)閃存進(jìn)行編程化，因此必須向第 一浮柵13注入所存儲(chǔ)的電子數(shù)量， 本例中利用的是熱電子注入方式，當(dāng)電子經(jīng)由p阱22自源極11移動(dòng)至漏極 17時(shí)，第一控制,柵12與源極11所形成的電場(chǎng)以及源極11和漏極17所形成 的電場(chǎng)會(huì)使漏極17周圍的電子開始加速移動(dòng)而產(chǎn)生高能量的電子，最后第一 控制柵12所提供的10伏特正電壓會(huì)將通道中達(dá)到足以克服浮柵氧化膜20的 相對(duì)應(yīng)能量障壁的電子吸引并傳導(dǎo)至第一浮4冊(cè)13，圖中箭頭方向?yàn)殡娮恿鲃?dòng) 的方向。
該結(jié)構(gòu)與通用的CMOS工藝兼容，能夠在不改變工藝制程技術(shù)的情況下通 過(guò)改變閃存的內(nèi)部結(jié)構(gòu)，減少閃存的體積；閃存的浮柵采用局部存儲(chǔ)電荷的 納米硅，相比于多晶硅材料，增加了閃存浮柵的可縮小化的能力，另外在精 度允許的情況下，本發(fā)明的結(jié)構(gòu)還可以進(jìn)一步縮小，可以大量提升存儲(chǔ)密度。
雖然本發(fā)明己以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本 領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改， 因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種閃存，其特征在于包括襯底和形成于襯底內(nèi)的源極區(qū)和漏極區(qū)；分別從所述源極區(qū)和漏極區(qū)引出的源極和漏極；浮柵氧化膜，覆蓋于所述襯底之上、源極和漏極之間的區(qū)域；選擇柵，形成于所述浮柵氧化膜之上，且位于所述源極和所述漏極之間；第一浮柵，形成于所述浮柵氧化膜之上，且位于所述源極和所述選擇柵之間，所述第一浮柵為納米硅；第二浮柵，形成于所述浮柵氧化膜之上，且位于所述漏極和所述選擇柵之間，所述第二浮柵為納米硅；第一控制柵氧化膜和第二控制柵氧化膜，分別形成于所述第一浮柵和所述第二浮柵之上；第一控制柵和第二控制柵，分別位于所述第一控制柵氧化膜和所述第二控制柵氧化膜之上。
2. 根據(jù)權(quán)利要求1所述的閃存，其特征在于所述襯底包括p型硅襯底、 深n阱和p阱，所述深n阱位于所述p型硅襯底上，所述p阱位于所述深n 阱上。
3. 根據(jù)權(quán)利要求2所述的閃存，其特征在于所述源才及區(qū)和漏極區(qū)，形成 于所述p阱中。
全文摘要
本發(fā)明提供一種閃存，包括源極和漏極，與襯底相連；浮柵氧化膜，位于襯底之上；選擇柵，形成于浮柵氧化膜之上，且位于源極和漏極之間；第一浮柵，形成于浮柵氧化膜之上，且位于源極和選擇柵之間，第一浮柵為納米硅；第二浮柵，形成于浮柵氧化膜之上，且位于漏極和選擇柵之間，第二浮柵為納米硅；第一控制柵氧化膜和第二控制柵氧化膜，分別形成于第一浮柵和第二浮柵之上；第一控制柵和第二控制柵，分別位于第一控制柵氧化膜和第二控制柵氧化膜之上。本發(fā)明提供的閃存的浮柵采用納米硅，相比于多晶硅材料，增加了閃存面積的可再縮的能力。
文檔編號(hào)H01L27/115GK101640205SQ20091019458
公開日2010年2月3日 申請(qǐng)日期2009年8月25日 優(yōu)先權(quán)日2009年8月25日
發(fā)明者博 張 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司