專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其設(shè)計(jì)一種半導(dǎo)體器件的制作方法。
背景技術(shù)：
互補(bǔ)金屬氧化物半導(dǎo)體圖像傳感器(CMOS image sensor, CIS)芯片是一種將光
信號(hào)轉(zhuǎn)換為電信號(hào)的半導(dǎo)體器件，近年來(lái)，由于在電路集成，能量消耗和制造成本方面 的諸多優(yōu)點(diǎn)，CIS得到了快速發(fā)展。高性能的CIS芯片需要弱暗電流(low dark current)， 較大的動(dòng)態(tài)工作范圍以及高敏感度等。CIS芯片的敏感度計(jì)算公式如下敏感度=入射光子導(dǎo)致的電壓降/(入射光強(qiáng)度*曝光時(shí)間)其中，敏感度的單位是mV/Lux*Second，Lux是入射光強(qiáng)度的單位。參考附圖1所示，為包含光敏原件的CIS芯片的結(jié)構(gòu)示意圖，附圖中，在半導(dǎo)體 襯底10內(nèi)具有淺溝槽隔離結(jié)構(gòu)11 (STI)，相鄰的淺溝槽隔離結(jié)構(gòu)11之間形成有光敏原件 例如發(fā)光二極管12，所述的半導(dǎo)體襯底10上，還形成有CMOS管等。附圖1所示的CIS 芯片還包括位于半導(dǎo)體襯底與第一金屬層Ml之間的前金屬介電層(Pre Metal Dielectric, PMD)層，其厚度為H0，位于第一金屬層Ml與第二金屬層M2之間的第一金屬層間介 電層(InterMetal Dielectric, IMD)層，其厚度為Hl，位于第二金屬層M2與第三金屬層 M3之間的第二 IMD層，其厚度為H2，當(dāng)然，附圖1僅僅是一個(gè)結(jié)構(gòu)簡(jiǎn)圖，并未完全畫 出CIS芯片的完整內(nèi)部結(jié)構(gòu)，并且，其Ml，M2，M3以及IMD層也僅僅是為了舉例的 簡(jiǎn)單表示，實(shí)際中，所述金屬層以及IMD層的層數(shù)根據(jù)工藝設(shè)計(jì)的需要而定。所述的CIS芯片工作時(shí)，入射光14從芯片表面通過(guò)第二 IMD層，第一 IMD層， PMD層并照射到發(fā)光二極管12上時(shí)，啟動(dòng)發(fā)光二極管將光信號(hào)轉(zhuǎn)換為電信號(hào)。但是， 在入射光從芯片表面照射到發(fā)光二極管的過(guò)程中，由于第二IMD層，第一IMD層和PMD 層對(duì)部分入射光的吸收和反射，導(dǎo)致到達(dá)發(fā)光二極管的光強(qiáng)度衰減。一般來(lái)說(shuō)，入射光 從芯片表面到達(dá)發(fā)光二極管所經(jīng)過(guò)的路徑越長(zhǎng)，光強(qiáng)度衰減越厲害。因此，如果能夠縮 短入射光從芯片表面到達(dá)發(fā)光二極管的路徑，就能夠減少光強(qiáng)度的衰減。為了縮短入射光從芯片表面到達(dá)發(fā)光二極管的路徑，傳統(tǒng)工藝是采用化學(xué)機(jī)械 拋光工藝(CMP)過(guò)拋光所述第二IMD層，第一IMD層和PMD層，以減小第二IMD層， 第一 IMD層和PMD層的厚度。然而，由于CMP工藝的限制，過(guò)拋光會(huì)導(dǎo)致PMD層和 IMD層(包括第二 IMD層和第一 IMD層)厚度的不均勻性，例如，過(guò)拋光后，晶圓邊緣 剩余的PMD或者IMD層的厚度遠(yuǎn)小于晶圓中心處剩余的PMD或者IMD層的厚度，隨著 拋光時(shí)間和拋光厚度的增加，這種厚度差會(huì)繼續(xù)變大。參考附圖2A，為包含半導(dǎo)體襯底和介質(zhì)層的晶圓的結(jié)構(gòu)示意圖，提供半導(dǎo)體襯 底100，所述的半導(dǎo)體襯底100中可以形成有半導(dǎo)體器件例如發(fā)光二極管和CMOS器件， 還可以是形成有半導(dǎo)體器件以及PMD層，層間介電層(ILD)，IMD層，互連結(jié)構(gòu)中的 一種或者任意多種的組合。所述半導(dǎo)體襯底100上，形成有突出的結(jié)構(gòu)110，所述的突出的結(jié)構(gòu)110可以是柵極，用于互連的金屬連線，插塞等等任意可能出現(xiàn)的結(jié)構(gòu)。一般 來(lái)說(shuō)，所述的突出結(jié)構(gòu)總是會(huì)存在于任意半導(dǎo)體襯底的表面，在半導(dǎo)體器件的制作工藝 中，總是會(huì)在所述的突出結(jié)構(gòu)上沉積介質(zhì)層，為了較好的在所述的突出結(jié)構(gòu)之間填充介 質(zhì)層，采用高密度等離子體沉積的方法沉積氧化硅或者氮氧化硅等材料，作為第一介質(zhì) 層120，所述的第一介質(zhì)層的厚度例如2000 8000埃，由于突出結(jié)構(gòu)的存在，所述的第 一介質(zhì)層120的表面是凸凹不平的，隨后，在所述的第一介質(zhì)層120的表面繼續(xù)采用常規(guī) 工藝沉積第二介質(zhì)層130，所述的第二介質(zhì)層130的厚度例如是4000 15000埃，材料 例如為TEOS，所述的TEOS是主要成分為二氧化硅的絕緣材料。之后，對(duì)所述的第二 介質(zhì)層和第一介質(zhì)層進(jìn)行CMP工藝，為了減小所述的拋光后的剩余的第一介質(zhì)層和第二 介質(zhì)層的厚度，進(jìn)行過(guò)拋光。由于CMP工藝對(duì)晶圓邊緣和晶圓中心拋光速率的不均勻 性，導(dǎo)致在晶圓邊緣和晶圓中心形成厚度差，隨著拋光工藝的進(jìn)一步進(jìn)行，厚度差的數(shù) 值變大。參考附圖2B至附圖2C所示，分別為進(jìn)行CMP過(guò)拋光導(dǎo)致晶圓中心的芯片和晶 圓邊緣的芯片厚度差的結(jié)構(gòu)示意圖，其中，附圖2B所示晶圓中心的芯片上介質(zhì)層的厚度 為Dtl，附圖2C所示晶圓邊緣的芯片上介質(zhì)層的厚度為，Dtl與D1的厚度差可以達(dá)到1300 埃。
根據(jù)器件性能以及工藝設(shè)計(jì)的需要，通常在CIS芯片的制作工藝中，含有PMD 層以及多個(gè)IMD層，如果對(duì)每一個(gè)介質(zhì)層都進(jìn)行過(guò)拋光，則晶圓中心處和晶圓邊緣處的 厚度差就會(huì)變的更大，這種厚度差的存在會(huì)導(dǎo)致晶圓邊緣處的芯片中的光電二極管的敏 感性增加，導(dǎo)致晶圓邊緣處芯片中的光電二極管過(guò)敏感，最終導(dǎo)致良率的下降。

發(fā)明內(nèi)容
本發(fā)明提供一種半導(dǎo)體器件的制作方法，以解決現(xiàn)有的半導(dǎo)體器件制作方法 中，晶圓的邊緣位置和中心位置形成的芯片的介質(zhì)層厚度差較大的缺陷。一種半導(dǎo)體器件的制作方法，包括提供半導(dǎo)體襯底，所述的半導(dǎo)體襯底上具有突出結(jié)構(gòu)；采用沉積工藝在所述的半導(dǎo)體襯底上依次沉積第一介質(zhì)層和刻蝕阻擋層，所述 刻蝕阻擋層和第一介質(zhì)層在突出結(jié)構(gòu)對(duì)應(yīng)位置的上表面高于其它位置的上表面；采用旋涂工藝在刻蝕阻擋層上形成在不同位置上表面相同的第二介質(zhì)層；采用第一刻蝕工藝刻蝕所述第二介質(zhì)層至暴露出刻蝕阻擋層的最高點(diǎn)；采用第二刻蝕工藝刻蝕所述的第二介質(zhì)層、刻蝕阻擋層以及第一介質(zhì)層，直至 完全去除所述刻蝕阻擋層。由于采用了上述技術(shù)方案，與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)采用本實(shí)施例所述的方法，無(wú)需采用CMP工藝，采用旋涂工藝，第二介質(zhì)層 (DUO材料)被平坦的形成在具有凸凹不平表面的第一介質(zhì)層和刻蝕阻擋層上，在隨后采 用第一刻蝕劑刻蝕第二介質(zhì)層的工藝中，刻蝕阻擋層的存在使刻蝕工藝進(jìn)行至刻蝕阻擋 層的最高點(diǎn)時(shí)通過(guò)刻蝕終點(diǎn)控制系統(tǒng)自行終止，避免了刻蝕劑對(duì)各個(gè)膜層刻蝕速率不同 導(dǎo)致的厚度差異，隨后，選用對(duì)第二介質(zhì)層、刻蝕阻擋層和第一介質(zhì)層刻蝕速率相同的 第二刻蝕劑，去除余下的第二介質(zhì)層，刻蝕阻擋層，以及第一介質(zhì)層的突出部分，直至 完全去除刻蝕阻擋層厚，留下設(shè)定厚度并且表面平坦的第一介質(zhì)層。由于一直采用各向異性的刻蝕的方法，而這種 蝕刻方法很容易就可以實(shí)現(xiàn)整片晶圓范圍內(nèi)蝕刻速率的高度 一致性，所以最后整片晶圓上不同位置余下的第一介質(zhì)層的厚度是相同的，并且，易于 控制第一介質(zhì)層的最終厚度，可以實(shí)現(xiàn)減小第一介質(zhì)層厚度，從而提高半導(dǎo)體器件的光 靈敏度的目的。


圖1為為包含光敏原件的CIS芯片的結(jié)構(gòu)示意圖；圖2A為包含半導(dǎo)體襯底和介質(zhì)層的晶圓的結(jié)構(gòu)示意圖；圖2B至圖2C為進(jìn)行CMP過(guò)拋光導(dǎo)致晶圓中心的芯片和晶圓邊緣的芯片厚度差 的結(jié)構(gòu)示意圖；圖3至圖8為本發(fā)明具體實(shí)施方式
所述的半導(dǎo)體器件制作方法的各步驟器件的結(jié) 構(gòu)示意圖；圖9為刻蝕阻擋層中氮原子的信號(hào)強(qiáng)度變化曲線；圖10以及11分別為晶圓中心位置和晶圓邊緣位置芯片上介質(zhì)層厚度的比較圖。
具體實(shí)施例方式根據(jù)背景技術(shù)所述，現(xiàn)有技術(shù)中增加CIS芯片的敏感度的方法是采用過(guò)CMP 工藝拋光晶圓的介質(zhì)層(包括層間介質(zhì)層ILD，金屬間介質(zhì)層IMD，以及金屬前介質(zhì)層 PMD),以減小介質(zhì)層的厚度，但是，由于CMP工藝對(duì)中心位置和晶圓邊緣位置的拋 光速率不同，因此，晶圓所述方法會(huì)導(dǎo)致晶圓中心位置和晶圓邊緣位置表面的高度差過(guò) 大，致使晶圓的良率下降。因此，本發(fā)明提出一種方法，在介質(zhì)層形成后，在介質(zhì)層上 沉積刻蝕阻擋層，之后通過(guò)旋涂工藝在介質(zhì)層上形成DUO層，然后采用刻蝕工藝依次刻 蝕DUO層，刻蝕阻擋層以及介質(zhì)層的突出部分，使介質(zhì)層達(dá)到設(shè)定的厚度，并具有平坦 的表面，避免了由于CMP工藝過(guò)拋光帶來(lái)的缺陷。下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說(shuō)明。本實(shí)施例提供一種半導(dǎo)體器件的制作方法，包括步驟Si，提供半導(dǎo)體襯底200，所述的半導(dǎo)體襯底200上具有突出結(jié)構(gòu)210 ；參 考附圖3所示，為包含半導(dǎo)體襯底的晶圓的結(jié)構(gòu)示意圖，所述的半導(dǎo)體襯底200中可以 形成有半導(dǎo)體器件例如發(fā)光二極管和CMOS器件，還可以是形成有半導(dǎo)體器件以及PMD 層，ILD層，IMD層，互連結(jié)構(gòu)中的一種或者任意多種的組合。所述半導(dǎo)體襯底200上， 形成有突出的結(jié)構(gòu)210，所述的突出的結(jié)構(gòu)210可以是柵極，用于互連的金屬連線，插塞 等任意可能出現(xiàn)的結(jié)構(gòu)。一般來(lái)說(shuō)，所述的突出結(jié)構(gòu)總是會(huì)存在于任意半導(dǎo)體襯底的表 面。步驟S2，采用沉積工藝在所述的半導(dǎo)體襯底200上依次沉積第一介質(zhì)層220和 刻蝕阻擋層230，所述刻蝕阻擋層230和第一介質(zhì)層220在突出結(jié)構(gòu)210上的表面高度大 于其它位置的表面高度；參考附圖4所示，在所述的突出結(jié)構(gòu)210上沉積第一介質(zhì)層220，由于突出結(jié)構(gòu) 210的存在以及沉積工藝的特性，所述的第一介質(zhì)層220的表面是凸凹不平的，其在突出 結(jié)構(gòu)210上的表面高度大于其它位置的表面高度。為了在所述的突出結(jié)構(gòu)之間較好的填充第一介質(zhì)層，本實(shí)施例采用高密度等離子體沉積的方法沉積氧化硅或者氮氧化硅等材 料作為第一介質(zhì)層220，所述的第一介質(zhì)層的厚度應(yīng)該比最終期望的第一介質(zhì)層的厚度厚 150 300埃，例如為2000 8000埃。隨后，在所述的第一介質(zhì)層220的表面繼續(xù)采用常規(guī)工藝沉積刻蝕阻擋層230， 所述的刻蝕阻擋層230的厚度例如為200 500埃，所述刻蝕阻擋層用作后續(xù)第一次刻蝕 DUO層的刻蝕終點(diǎn)。所述的刻蝕阻擋層230的材料例如為氮化硅或者氮氧化硅等含有氮 元素的介質(zhì)材料。步驟S3，參考附圖5所示，采用旋涂工藝在刻蝕阻擋層上形成第二介質(zhì)層240; 所述第二介質(zhì)層240的材料例如是DUO，所述的DUO是一種Honeywell公司生產(chǎn)的以 氧化硅為主要成分的絕緣材料，由于其常規(guī)狀態(tài)下為液態(tài)，因此，可以以旋涂(Spin-on)的工藝形成，旋涂工藝的特點(diǎn)是可以在凸凹不平的表面上形成表面平坦的膜層，所述的 DUO層完全填充刻蝕阻擋層的突出部分之間的空間，并且高于刻蝕阻擋層的最高點(diǎn)，較 好的，所述的DUO層的厚度高于第一介質(zhì)層最高點(diǎn)500 1000埃，可以保證形成的DUO 層表面具有較高的平坦度。采用旋涂工藝形成DUO層之后，烘烤所述第二介質(zhì)層使其固化，所述的的烘烤 溫度為150 300攝氏度，時(shí)間為1 30分鐘。優(yōu)選的，在200°C的溫度條件下烘烤120 秒左右，以使DUO層固化。之后，為了使DUO層的刻蝕速率與刻蝕阻擋層和第一介質(zhì)層的刻蝕速率相同， 對(duì)所述的DUO層進(jìn)行等離子體處理，在氮?dú)饣蛘叨栊詺怏w環(huán)境中，等離子體處理的工藝 條件為壓強(qiáng)O.3 3Torr，等離子射頻功率(Radio Frequencypower)為800 3OOOW,晶 圓溫度為250 350°C，處理時(shí)間為30 60秒，其中氮?dú)饣蛘叨栊詺怏w的流量為1500 3500sccm。步驟S4，參考附圖6所示，采用第一刻蝕工藝刻蝕所述第二介質(zhì)層240至暴露 出刻蝕阻擋層230的最高點(diǎn)；所述的第一刻蝕工藝為刻蝕劑包括CF4, CHF3, O2，可 選的，CF4的氣體流量為20 50sccm，CHF3的氣體流量為10 40sccm，O2的氣體流 量為5 20SCCm，更進(jìn)一步，第一刻蝕工藝的壓強(qiáng)為30 IOOmT，等離子射頻功率(RF power)為 200 500W。步驟S5,參考附圖7和附圖8所示，采用第二刻蝕工藝刻蝕所述第二介質(zhì)層 240、刻蝕阻擋層230以及第一介質(zhì)層至完全去除刻蝕阻擋層。所述的第二刻蝕工藝為 刻蝕劑包括CHF3, CH2F2，Ar，可選的，CHF3的氣體流量為20 40sccm，CH2F2的氣 體流量為10 30sccm，Ar的氣體流量為100 200sccm，更進(jìn)一步，第一刻蝕工藝的壓 強(qiáng)為40 120mT，等離子射頻功率(RFpower)為200 400W。步驟S4以及步驟S5所述的第一刻蝕工藝以及第二刻蝕工藝的刻蝕終點(diǎn)通過(guò)終點(diǎn) 檢測(cè)系統(tǒng)實(shí)現(xiàn)，所述的終點(diǎn)檢測(cè)系統(tǒng)通過(guò)檢測(cè)含氮離子/原子濃度的變化，實(shí)現(xiàn)刻蝕終 點(diǎn)的判斷。參考附圖9所示的刻蝕阻擋層中氮原子的信號(hào)強(qiáng)度變化曲線，圖中的縱坐標(biāo) 表示檢測(cè)到的含氮原子的信號(hào)強(qiáng)度，其中的含氮原子來(lái)源于刻蝕阻擋層中的氮化硅膜， 檢測(cè)到的含氮原子的信號(hào)強(qiáng)，表示暴露在刻蝕離子下的氮化硅膜增多。當(dāng)采用第一刻蝕工藝開(kāi)始刻蝕所述第二介質(zhì)層時(shí)，檢測(cè)到含氮原子的信號(hào)強(qiáng)度 為0，隨著采用第一刻蝕工藝刻蝕第二介質(zhì)層工藝的進(jìn)行，到達(dá)T-I時(shí)間時(shí)，信號(hào)強(qiáng)度陡然增大，表示刻蝕工藝已經(jīng)進(jìn)行到刻蝕阻擋層的最高點(diǎn)(附圖6所示的結(jié)構(gòu))，已經(jīng)有氮 化硅離子暴露在第一刻蝕工藝的刻蝕劑中。由于第一刻蝕劑對(duì)第二介質(zhì)層和刻蝕阻擋層的刻蝕速率不同，因此，當(dāng)?shù)竭_(dá)T-I 時(shí)間時(shí)，變換刻蝕劑，采用第二刻蝕工藝?yán)^續(xù)進(jìn)行刻蝕，所述的第二刻蝕工藝選用的刻 蝕劑對(duì)第二介質(zhì)層，刻蝕阻擋層以及第一介質(zhì)層的刻蝕速率近似，不會(huì)導(dǎo)致刻蝕之后晶 圓界面的高度差。所述的采用第二刻蝕劑進(jìn)行對(duì)第二介質(zhì)層，刻蝕阻擋層以及第一介 質(zhì)層同時(shí)進(jìn)行刻蝕的工藝進(jìn)行至T-2時(shí)，信號(hào)檢測(cè)到的氮原子的信號(hào)強(qiáng)度又一次徒然增 力口，這表示采用第二刻蝕劑進(jìn)行刻蝕的工藝已經(jīng)進(jìn)行到了刻蝕阻擋層的最低部(附圖7所 示的結(jié)構(gòu))，此時(shí)，第二介質(zhì)層已經(jīng)被完全刻蝕去除，繼續(xù)采用第二刻蝕劑進(jìn)行刻蝕，亥Ij 蝕工藝?yán)^續(xù)進(jìn)行至T-3時(shí)，完全去除刻蝕阻擋層，所述刻蝕工藝?yán)^續(xù)進(jìn)行，至T-4時(shí)停 止。從T-3至T-4的時(shí)間為過(guò)刻蝕時(shí)間，通常小于10s，此步驟的目的在于通過(guò)過(guò)刻蝕 保證刻蝕阻擋層被完全去除，并預(yù)留下設(shè)定厚度的第一介質(zhì)層。從T-I至T-4的時(shí)間都采用第二刻蝕工藝進(jìn)行。 采用本實(shí)施例所述的方法，無(wú)需采用CMP工藝，采用旋涂工藝，第二介質(zhì)層 (DUO材料)被平坦的形成在具有凸凹不平表面的第一介質(zhì)層和刻蝕阻擋層上，在隨后采 用第一刻蝕劑刻蝕第二介質(zhì)層的工藝中，刻蝕阻擋層的存在使刻蝕工藝進(jìn)行至刻蝕阻擋 層的最高點(diǎn)時(shí)通過(guò)刻蝕終點(diǎn)控制系統(tǒng)自行終止，避免了刻蝕劑對(duì)各個(gè)膜層刻蝕速率不同 導(dǎo)致的厚度差異，隨后，選用對(duì)第二介質(zhì)層、刻蝕阻擋層和第一介質(zhì)層刻蝕速率相同的 第二刻蝕劑，去除余下的第二介質(zhì)層，刻蝕阻擋層，以及第一介質(zhì)層的突出部分，直至 完全去除刻蝕阻擋層厚，留下設(shè)定厚度并且表面平坦的第一介質(zhì)層，也就是所，余下的 第一介質(zhì)層的表面不再具有突出結(jié)構(gòu)。由于一直采用各向異性的刻蝕的方法，而這種蝕 刻方法很容易就可以實(shí)現(xiàn)整片晶圓范圍內(nèi)蝕刻速率的高度一致性，所以最后整片晶圓上 不同位置余下的第一介質(zhì)層的厚度是相同的，并且，易于控制第一介質(zhì)層的最終厚度， 可以實(shí)現(xiàn)減小第一介質(zhì)層厚度，從而提高半導(dǎo)體器件的光靈敏度的目的。參考附圖10以及附圖11所示，為晶圓中心位置和晶圓邊緣位置芯片上介質(zhì)層厚 度的比較圖，在最早形成的第一介質(zhì)層厚度為7200埃的情況下，通過(guò)本實(shí)施例所述的工 藝，采用刻蝕工藝刻蝕，簡(jiǎn)報(bào)并平坦化所述第一介質(zhì)層厚，晶圓中心的第一介質(zhì)層厚度 為3850埃，晶圓邊緣位置的第一介質(zhì)層的厚度為3920埃，所述的厚度差滿足工藝設(shè)計(jì) 的需要，因此，認(rèn)為晶圓表面平坦度較高。而采用現(xiàn)有工藝，在第一介質(zhì)層厚度為5000 埃，第二介質(zhì)層厚度為11000埃的情況下，通過(guò)將近200秒的CMP工藝平坦化和減薄， 晶圓中心的第一介質(zhì)層厚度為4000埃，晶圓邊緣位置的第一介質(zhì)層的厚度為2900埃，其 平坦度遠(yuǎn)遠(yuǎn)不如本實(shí)施例所述的方法形成的晶圓表面的平坦度。采用本實(shí)施例所述的方法形成的半導(dǎo)體器件，由于比較容易的控制第一介質(zhì)層 的厚度，因此，可以提高含有光敏器件的半導(dǎo)體產(chǎn)品的光敏感性，并且提高了產(chǎn)品良率。雖然本發(fā)明已以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技 術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù) 范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體器件的制作方法，其特征在于，包括提供半導(dǎo)體襯底，所述的半導(dǎo)體襯底上具有突出結(jié)構(gòu)；采用沉積工藝在所述的半導(dǎo)體襯底上依次沉積第一介質(zhì)層和刻蝕阻擋層，所述刻蝕 阻擋層和第一介質(zhì)層在突出結(jié)構(gòu)對(duì)應(yīng)位置的上表面高于其它位置的上表面；采用旋涂工藝在刻蝕阻擋層上形成在不同位置上表面相同的第二介質(zhì)層；采用第一刻蝕工藝刻蝕所述第二介質(zhì)層至暴露出刻蝕阻擋層的最高點(diǎn)；采用第二刻蝕工藝刻蝕所述的第二介質(zhì)層、刻蝕阻擋層以及第一介質(zhì)層，直至完全 去除所述刻蝕阻擋層。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，進(jìn)一步包括采用第二 刻蝕工藝進(jìn)一步過(guò)刻蝕所述第一介質(zhì)層，形成設(shè)定厚度的第一介質(zhì)層。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，采用旋涂工藝在刻蝕 阻擋層上形成在不同位置上表面相同的第二介質(zhì)層之后，進(jìn)一步包括烘烤所述第二介 質(zhì)層使其固化；采用等離子體處理所述第二介質(zhì)層，使第二刻蝕工藝刻蝕劑對(duì)第二介質(zhì) 層的刻蝕速率與對(duì)刻蝕阻擋層和第一介質(zhì)層的刻蝕速率相同。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件的制作方法，其特征在于，所述的烘烤所述第二 介質(zhì)層使其固化的溫度為150 300攝氏度，時(shí)間為1 30分鐘。
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件的制作方法，其特征在于，采用等離子體處理的 工藝為壓強(qiáng)0.3 3Torr，等離子射頻功率為800 3000W，晶圓溫度為250 350°C， 處理時(shí)間為30 60秒，其中氮?dú)饣蛘叨栊詺怏w的流量為1500 3500SCCm。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，第一刻蝕工藝的刻 蝕劑包括CF4, CHF3, O2, CF4的氣體流量為20 50sccm，CHF3的氣體流量為10 40sccm, O2的氣體流量為5 20sccm。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，第二刻蝕工藝的刻蝕 劑包括CHF3, CH2F2, Ar，CHF3的氣體流量為20 40sccm，CH2F2的氣體流量為10 30sccm, Ar的氣體流量為100 200sccm。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，所述的突出結(jié)構(gòu)為柵 極結(jié)構(gòu)或者金屬互連線結(jié)構(gòu)。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，所述的第一介質(zhì)層采 用高密度等離子體沉積工藝形成。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，所述的第二介質(zhì)層 材料為DUO。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，所述的刻蝕阻擋層 材料為氮化硅或者氮氧化硅。
全文摘要
一種半導(dǎo)體器件的制作方法，包括提供半導(dǎo)體襯底，所述的半導(dǎo)體襯底上具有突出結(jié)構(gòu)；采用沉積工藝在所述的半導(dǎo)體襯底上依次沉積第一介質(zhì)層和刻蝕阻擋層，所述刻蝕阻擋層和第一介質(zhì)層在突出結(jié)構(gòu)對(duì)應(yīng)位置的上表面高于其它位置的上表面；采用旋涂工藝在刻蝕阻擋層上形成在不同位置上表面相同的第二介質(zhì)層；采用第一刻蝕工藝刻蝕所述第二介質(zhì)層至暴露出刻蝕阻擋層的最高點(diǎn)；采用第二刻蝕工藝刻蝕所述的第二介質(zhì)層、刻蝕阻擋層以及第一介質(zhì)層，直至完全去除所述刻蝕阻擋層。所述的方法在整個(gè)晶圓上不同位置余下的第一介質(zhì)層的厚度是相同的，并且可以實(shí)現(xiàn)減小第一介質(zhì)層厚度，從而提高半導(dǎo)體器件的光靈敏度的目的。
文檔編號(hào)H01L21/82GK102024754SQ20091019584
公開(kāi)日2011年4月20日 申請(qǐng)日期2009年9月17日 優(yōu)先權(quán)日2009年9月17日
發(fā)明者羅飛, 鄒立 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司