專利名稱：一種垂直雙擴散mos晶體管結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種MOS晶體管結(jié)構(gòu)，具體涉及一種垂直結(jié)構(gòu)的雙擴散MOS晶體管結(jié)構(gòu)，屬于半導體器件領(lǐng)域。
背景技術(shù)：
在半導體集成電路中，以雙擴散MOS晶體管為基礎的電路，簡稱DMOS，利用兩種雜質(zhì)原子的側(cè)向擴撒速度差，形成自對準的亞微米溝道，可以達到很高的工作頻率和速度。而DMOS晶體管又可分為橫向DMOS晶體管(簡稱LDMOS)和垂直DMOS晶體管(VDMOS)兩種。其中，垂直DMOS晶體管由于其良好的性能和高集成度，在半導體集成電路領(lǐng)域中得到越來越多的應用。 圖la為傳統(tǒng)垂直雙擴散MOS晶體管(簡稱VDMOS)100剖面結(jié)構(gòu)示意圖。如圖la所示，垂直雙擴散MOS晶體管100在N+硅襯底110上生長一層N—外延層120，電子由N+源摻雜區(qū)104流經(jīng)溝道105后改為垂直方向由襯底110流出。因此，漏電極101由硅片底面引出，硅片表面只有源電極102和柵電極103，有利于提高集成度，其中，多晶硅柵130和外延層120之間有一柵氧化層106，用于將多晶硅柵130和有源區(qū)隔開。
圖lb為垂直雙擴散MOS晶體管100單元結(jié)構(gòu)內(nèi)的寄生元件示意圖，圖lc為垂直雙擴散MOS晶體管100帶有寄生元件的等效電路圖，如lb及圖lc所示，漏極和源極短接時的輸入電容Ciss = Cgs+Cgd，柵極和源極短接時的輸出電容Coss = Cds+Cgd，而柵極和源極短接時的反向傳輸電容Crss = Cgd，其中，反向傳輸電容Crss通常指米勒電容(Miller Capacitance),是影響器件電壓上升和回落時間以及開關(guān)延時的重要參數(shù)。
由于具有相對較高的開關(guān)速度且需要的功率較低，MOS晶體管，特別是垂直雙擴散MOS晶體管(VDMOS)在開關(guān)領(lǐng)域中被廣泛的使用。然而，MOS晶體管中的動態(tài)損耗占據(jù)了變換器總損失中較大的百分比，動態(tài)損耗與器件的上升和回落時間(rise and falltimes)成正比，而器件的上升和回落時間又與器件的反向傳輸電容(即柵-漏電容)，也就是米勒電容成比例。如圖la所示，由于在垂直雙擴散MOS晶體管100中，其漏極101和柵極103大面積交疊，會產(chǎn)生較大的米勒電容，因此，由米勒電容所引起的動態(tài)損耗在垂直雙擴散MOS晶體管中表現(xiàn)的尤為嚴重。 在現(xiàn)有技術(shù)中，降低MOS晶體管柵-漏電容Cgd的方法通常有兩種 一種方法是減小柵極、漏極的面積，但該方法會帶來較大的導通電阻Rds(on)，在增大開關(guān)損耗的同時，也會造成器件電流、電壓等其他性能的下降；另一種方法是降低柵極和漏極的相對接觸面積，通常采用的手段是對柵極采用一定的屏蔽技術(shù)，從而減小柵-漏的相對電容，在中國專利CN03817927.X中即提供了一包括一個屏蔽電極和一個開關(guān)電極的半導體柵結(jié)構(gòu)，該結(jié)構(gòu)雖在一定程度上降低了柵-漏的相對電容，但結(jié)構(gòu)涉及工藝步驟較多，制備方法較復雜，增加了MOS晶體管的制造成本，此外，該結(jié)構(gòu)中涉及到多層電介質(zhì)層，其尺寸精度不易控制，對MOS晶體管的其他性能及MOS器件之間的相互集成有一定影響。
發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是，提供一種垂直雙擴散MOS晶體管結(jié)構(gòu)，有效降低 MOS晶體管的柵-漏電容，從而降低開關(guān)過程中的動態(tài)損耗，提高器件性能。
為解決上述技術(shù)問題，本發(fā)明提供的垂直雙擴散MOS晶體管結(jié)構(gòu)包括第一導 電類型的半導體襯底，覆蓋半導體襯底表面的第一導電類型的外延層，位于外延層內(nèi)的 第一導電類型的層狀源摻雜區(qū)，位于外延層內(nèi)并環(huán)繞源摻雜區(qū)的、第二導電類型的溝道 區(qū)，覆蓋外延層表面除源摻雜區(qū)外其他區(qū)域的柵氧化層，位于柵氧化層上表面且在水平 方向上位于溝道區(qū)旁側(cè)的絕緣層，覆蓋絕緣層以及柵氧化層的多晶硅柵極，以及分別位 于外延層表面和半導體襯底下表面的金屬源電極和漏電極，其中，絕緣層與溝道區(qū)在水 平方向上有一距離間隔。 本發(fā)明提供的垂直雙擴散MOS晶體管結(jié)構(gòu)中，多晶硅柵極側(cè)壁覆蓋一層側(cè)間隙 壁(Spacer),該側(cè)間隙壁(Spacer)為由正硅酸乙酯CTEOS)熱分解淀積的無定形二氧化硅。 該垂直雙擴散MOS晶體管結(jié)構(gòu)中，柵氧化層的厚度為500人~1200 A,絕緣層的厚度D^ 所述柵氧化層的厚度，且絕緣層與溝道區(qū)之間在水平方向的間隔距離為0.2 ii m 1 y m。 該結(jié)構(gòu)中，絕緣層為二氧化硅、氮化硅、氮氧化硅、含碳硅氧化物中的一種或任意幾種 組成的混合物，通過熱氧化或化學氣相淀積方法沉積。本發(fā)明提供的垂直雙擴散MOS晶體管結(jié)構(gòu)中，半導體襯底的摻雜濃度大于外延
層的摻雜濃度，此外，源摻雜區(qū)為重摻雜區(qū)域，其摻雜濃度約為1E21cm—3，遠大于外延
層的摻雜濃度；溝道區(qū)為輕摻雜區(qū)域，其摻雜濃度約為1E17cm—3。 作為較佳技術(shù)方案，第一半導體類型為N型，第二半導體類型為P型。 作為可選技術(shù)方案，第一半導體類型為P型，第二半導體類型為N型。 本發(fā)明的技術(shù)效果是，通過在溝道區(qū)旁側(cè)、柵氧化層上方引入一厚度較厚的絕
緣層，增加了多晶硅柵和外延層之間的相對距離，即相當于增加了柵-漏電容兩極板間的
距離，從而在不改變多晶硅柵面積、不增大器件導通電阻的前提下，減小了垂直雙MOS
晶體管的柵-漏電容(即米勒電容)，大大縮短了MOS晶體管在開關(guān)過程中對柵-漏電
容的充放電時間，提高了MOS晶體管的開關(guān)速度，降低其動態(tài)損耗，使器件性能有了很
大提高。
圖la為傳統(tǒng)垂直雙擴散MOS晶體管剖面結(jié)構(gòu)示意圖；
圖lb為垂直雙擴散MOS晶體管單元結(jié)構(gòu)內(nèi)寄生元件示意圖；
圖lc為垂直雙擴散MOS晶體管帶有寄生元件的等效電路圖；
圖2為本發(fā)明提供的雙擴散MOS晶體管剖面結(jié)構(gòu)示意圖。
具體實施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面結(jié)合附圖對本發(fā)明作進一 步的詳細描述。 圖2為本發(fā)明提供的雙擴散MOS晶體管剖面結(jié)構(gòu)示意圖。
如圖2所示，垂直雙擴散MOS晶體管200包括第一導電類型的半導體襯底 210;覆蓋在半導體襯底210表面的第一導電類型的外延層220;位于外延層220內(nèi)的第 一導電類型的層狀源摻雜區(qū)201和第二導電類型的溝道區(qū)202 ;覆蓋外延層220表面除源 摻雜區(qū)201外其他區(qū)域的柵氧化層203 ;位于柵氧化層203上表面且在水平方向上位于溝 道區(qū)202旁側(cè)的絕緣層205 ;覆蓋絕緣層205以及柵氧化層203的多晶硅柵204 ;以及位 于外延層220表面用于引出源電極211的金屬層208，位于多晶硅柵204表面用于引出柵 電極213的金屬層209和位于半導體襯底210下表面用于引出漏電極212的金屬層207。 其中，源摻雜區(qū)201位于外延層220內(nèi)且貼近其表面的位置，而溝道區(qū)202位于源摻雜區(qū) 201下方且環(huán)繞整個源摻雜區(qū)201，位于柵氧化層203上表面的絕緣層205與溝道區(qū)202 在水平方向上間隔一距離D。 在本具體實施方式
中，垂直雙擴散MOS晶體管結(jié)構(gòu)200的多晶硅柵204的 寬度W為10iim 20iim，且其側(cè)壁覆蓋有一層側(cè)間隙壁(Spacer)206，該側(cè)間隙壁 (Spacer)206為由正硅酸乙酯(TEOS)熱分解淀積的無定形二氧化硅。在該垂直雙擴散 MOS晶體管結(jié)構(gòu)200中，源摻雜區(qū)201的寬度為6 ii m 8 ii m，柵氧化層203的厚度為 500A~1200 A，絕緣層205的厚度柵氧化層203的的厚度，且絕緣層205與溝道區(qū) 202在水平方向的間隔距離L為0.2iim lym，作為優(yōu)選實施參數(shù)，通常選擇絕緣層 205的厚度D》2000A。該結(jié)構(gòu)中，絕緣層205為二氧化硅、氮化硅、氮氧化硅、含碳硅 氧化物中的一種或任意幾種組成的混合物，通過熱氧化或化學氣相淀積方法沉積。
在本具體實施方式
中，垂直雙擴散MOS晶體管結(jié)構(gòu)200所選用的半導體襯底 210的摻雜濃度大于外延層220的摻雜濃度，此外，源摻雜區(qū)201為重摻雜區(qū)域，其摻雜 濃度約為1E21cm—3，遠大于外延層220的摻雜濃度；溝道區(qū)202為輕摻雜區(qū)域，其摻雜濃 度約為lE17cm3。此外，本具體實施方式
中所涉及的覆蓋多晶硅柵304側(cè)壁的側(cè)間隙壁 (Spacer)206用于定義源摻雜區(qū)201的擴散區(qū)域，從而避免短溝道效應的發(fā)生。該側(cè)間隙 壁(Spacer)206結(jié)構(gòu)的制備，可根據(jù)器件及工藝需要靈活設置。 作為最佳實施例，第一半導體類型為N型，第二半導體類型為P型。即在N十 摻雜的半導體襯底210上外延一 N-摻雜的外延層220，在外延層220內(nèi)先后離子注入形 成P-摻雜的溝道區(qū)202和N++摻雜的源摻雜區(qū)201 ，并在外延層220表面位于溝道區(qū)202 旁側(cè)的位置熱氧化或化學氣象淀積形成一厚度較厚的絕緣層205，之后在外延層220表面 熱氧化生長一柵氧化層203，柵氧化層203位于絕緣層205與外延層220之間，且覆蓋了 外延層220表面除源摻雜區(qū)201外的區(qū)域，由于絕緣層205的作用，柵氧化層203兩端部 分較厚，中間部分較薄，此后，在柵氧化層203及絕緣層205上淀積多晶硅柵極204，該 垂直雙擴散MOS晶體管結(jié)構(gòu)200為NMOS晶體管。 作為又一實施例，第一半導體類型為P型，第二半導體類型為N型。即在P— 摻雜的半導體襯底210上外延一 P-摻雜的外延層220，在外延層220內(nèi)先后離子注入形成 N-摻雜的溝道區(qū)202和P++摻雜的源摻雜區(qū)201，并在外延層220表面位于溝道區(qū)202旁 側(cè)的位置熱氧化或化學氣象淀積形成一厚度較厚的絕緣層205，之后在外延層220表面熱 氧化生長一柵氧化層203，柵氧化層203位于絕緣層205與外延層220之間，且覆蓋了外 延層220表面除源摻雜區(qū)201外的區(qū)域，由于絕緣層205的作用，柵氧化層203兩端部分 較厚，中間部分較薄，此后，在柵氧化層203及絕緣層205上淀積多晶硅柵極204，該垂直雙擴散MOS晶體管結(jié)構(gòu)200為PMOS晶體管。 作為最佳實施例的參數(shù)選擇，垂直雙擴散MOS晶體管200的多晶硅柵極204寬 度W為15iim，源摻雜區(qū)201的寬度為7iim，摻雜濃度為1E21cm,柵氧化層203的 厚度為800 A，絕緣層205為熱氧化生長的二氧化硅，其厚度D為4000 A，絕緣熱層205 與溝道區(qū)202在水平方向的間隔距離L為0.3 ii m 0.7 ii m，溝道區(qū)202的摻雜濃度為 1E17cm—3，且溝道區(qū)202中間區(qū)域的摻雜濃度較高，邊緣區(qū)域的摻雜濃度較低。
該具體實施方式
中，垂直雙擴散MOS晶體管結(jié)構(gòu)200的柵-漏電容主要由位于 多晶硅柵204和半導體襯底210以及外延層220之間的柵氧化層203和絕緣層205所造成 的，在MOS晶體管工作過程中，多晶硅柵204和第一半導體類型摻雜的外延層220分別 充當電容器的兩金屬平板，而位于二者之間的柵氧化層203和絕緣層205則充當位于兩金
屬平板之間的高介電常數(shù)介質(zhì)，根據(jù)電容量的計算公式C^^，其中s為電容極板面
積；d為極板間距離；k為靜電力常量；e為極板間所填充介質(zhì)的介電常數(shù)。在柵氧化
層203與多晶硅柵204之間引入一厚度較厚的絕緣層205，即相當于增大了電容極板多晶 硅柵204和外延層220之間的距離，從而在不減小多晶硅柵204面積的前提下，既保證了 較小的導通電阻，又減小了MOS晶體管的柵-漏電容(米勒電容)，減少了MOS晶體管 開關(guān)過程中對反向傳輸電容CU即Cgd)的充放電時間，從而減小了 MOS晶體管的上升 和回落時間以及開關(guān)延時，大大降低了其動態(tài)損耗，使器件性能得到更進一步的提高。
此外，絕緣層205與溝道區(qū)202在水平方向上保持一定距離的間隔，即絕緣層 205不覆蓋溝道區(qū)202，在垂直雙擴散MOS晶體管結(jié)構(gòu)200中，溝道區(qū)202與多晶硅柵 204之間仍只間隔一薄層柵氧化層203，厚度較厚的絕緣層205的引入，除減小MOS晶體 管200的柵-漏電容外，不會對器件其他性能產(chǎn)生任何影響，很好的保證了垂直雙MOS 晶體管200的器件功能。 在不偏離本發(fā)明的精神和范圍的情況下還可以構(gòu)成許多有很大差別的實施例。 應當理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說明書中所述的具體實施 例。
權(quán)利要求
一種垂直雙擴散MOS晶體管結(jié)構(gòu)，包括第一導電類型的半導體襯底；覆蓋所述半導體襯底上表面的第一導電類型的外延層；位于所述外延層內(nèi)并與外延層表面相鄰接的第一導電類型的源摻雜區(qū)，所述源摻雜區(qū)為層狀；位于所述外延層內(nèi)并環(huán)繞所述源摻雜區(qū)的、第二導電類型的溝道區(qū)；覆蓋所述外延層表面除所述源摻雜區(qū)外其他區(qū)域的柵氧化層；位于所述外延層表面且與所述源摻雜區(qū)相鄰接的金屬源電極；位于所述半導體襯底下表面的金屬漏電極；其特征在于，所述垂直雙擴散MOS晶體管結(jié)構(gòu)還包括位于所述柵氧化層上表面且在水平方向位于所述溝道區(qū)旁側(cè)的絕緣層，所述絕緣層與所述溝道區(qū)在水平方向上有一間隔距離；覆蓋所述絕緣層以及所述柵氧化層的多晶硅柵。
2. 根據(jù)權(quán)利要求l所述的垂直雙擴散MOS晶體管結(jié)構(gòu)，其特征在于，所述柵氧化層的厚度為500人 12冊A。
3. 根據(jù)權(quán)利要求l所述的垂直雙擴散MOS晶體管結(jié)構(gòu)，其特征在于，所述絕緣層為 二氧化硅、氮化硅、氮氧化硅、含碳硅氧化物中的一種或任意幾種組成的混合物，通過 熱氧化生長或化學氣相淀積方法沉積。
4. 根據(jù)權(quán)利要求3所述的垂直雙擴散MOS晶體管結(jié)構(gòu)，其特征在于，所述絕緣層的 厚度所述柵氧化層的厚度。
5. 根據(jù)權(quán)利要求4所述的垂直雙擴散MOS晶體管結(jié)構(gòu)，其特征在于，所述絕緣層與 所述溝道區(qū)在水平方向的間隔距離為0.2 ii m 1 y m。
6. 根據(jù)權(quán)利要求l所述的垂直雙擴散MOS晶體管結(jié)構(gòu)，其特征在于，所述多晶硅 柵極側(cè)壁覆蓋一層側(cè)間隙壁，所述側(cè)間隙壁為由正硅酸乙酯熱分解淀積的無定形二氧化娃o
7. 根據(jù)權(quán)利要求l所述的垂直雙擴散MOS晶體管結(jié)構(gòu)，其特征在于，所述第一半導 體類型為N型，所述第二半導體類型為P型。
8. 根據(jù)權(quán)利要求l所述的垂直雙擴散MOS晶體管結(jié)構(gòu)，其特征在于，所述第一半導 體類型為P型，所述第二半導體類型為N型。
9. 根據(jù)權(quán)利要求1 8中任意一項所述的垂直雙擴散MOS晶體管結(jié)構(gòu)，其特征在 于，所述半導體襯底的摻雜濃度大于所述外延層的摻雜濃度，所述源摻雜區(qū)的摻雜濃度 大于所述半導體襯底的摻雜濃度。
全文摘要
一種垂直雙擴散MOS晶體管結(jié)構(gòu)，屬于半導體器件領(lǐng)域，包括半導體襯底、外延層、源摻雜區(qū)、溝道區(qū)、柵氧化層以及多晶硅柵，并在多晶硅柵與柵氧化層之間、水平方向位于溝道區(qū)旁側(cè)的位置增加了一厚度較厚的絕緣層，該絕緣層的引入，增加了多晶硅柵和外延層之間的相對距離，即增加了柵-漏電容兩極板間的距離，從而在不改變多晶硅柵面積、不增大器件導通電阻的情況下，有效減小了器件的柵-漏電容，大大縮短了MOS晶體管開關(guān)過程中對柵-漏電容的充放電時間，提高了MOS晶體管的開關(guān)速度，并降低其動態(tài)損耗，使器件性能有了很大提高。
文檔編號H01L29/02GK101692462SQ20091019716
公開日2010年4月7日 申請日期2009年10月14日 優(yōu)先權(quán)日2009年10月14日
發(fā)明者克里絲, 劉憲周, 張雨 申請人:上海宏力半導體制造有限公司