專利名稱：集成電路銅互連結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，更為具體的，本發(fā)明涉及一種集成電路銅互連結(jié)構(gòu) 的制作方法。
背景技術(shù)：
集成電路即IC技術(shù)的不斷進(jìn)步，集成在同一芯片上的元器件數(shù)量已從最初的幾 十幾百個(gè)進(jìn)化到現(xiàn)在的數(shù)以百萬(wàn)計(jì)。目前IC的性能和復(fù)雜度遠(yuǎn)非當(dāng)初所能想象。為了達(dá) 到復(fù)雜度和電路密度的要求(即集成到確定區(qū)域內(nèi)的器件數(shù)量)，最小的特征尺寸，也就 是公知的器件的“幾何線寬”隨著工藝技術(shù)的革新而越來(lái)越小。如今，半導(dǎo)體器件的最小線 寬已經(jīng)小于0. 25微米。不斷增加的電路密度不僅提高了 IC的性能和復(fù)雜程度，同時(shí)還給客戶帶來(lái)更低 成本的部件。一套集成電路生產(chǎn)設(shè)備可能要花費(fèi)幾億甚至幾十億美元。而每個(gè)生產(chǎn)設(shè)備的 產(chǎn)率是一定的，硅片上的IC數(shù)量也是確定的，因此，通過(guò)減小IC上每個(gè)器件的特征尺寸，就 可以在同一硅片上制作出更多的器件，從而提高了整個(gè)產(chǎn)線的產(chǎn)量。但是，隨著IC特征尺 寸的不斷減小，矛盾日益凸顯，即，IC的導(dǎo)電部分(如引線互連)與晶體管的間距越來(lái)越小， 而為了適應(yīng)導(dǎo)電部分的尺寸，用來(lái)隔離導(dǎo)電部分的介電層也越做越薄。所述晶體管間距減 小，隨之產(chǎn)生了諸如耦合噪聲、功率損失、RC延遲等問(wèn)題。為解決上述因IC版圖集成度大幅提高而引起的問(wèn)題，一個(gè)可采用的解決方案就 是采用銅作為IC互連引線材料。但是，銅的應(yīng)用又給工藝集成帶來(lái)了挑戰(zhàn)，銅在互連結(jié)構(gòu) 制作工藝中產(chǎn)生了許多鋁不會(huì)發(fā)生的問(wèn)題，其中一個(gè)問(wèn)題即是銅突起缺陷的形成。銅互連 線結(jié)構(gòu)通常是通過(guò)雙鑲嵌工藝制作的，所述工藝是刻蝕介電層而形成溝槽，接著再在溝槽 中填充銅。填入銅之前會(huì)在溝槽或開(kāi)口內(nèi)形成阻擋層以預(yù)防銅原子擴(kuò)散，由于溝槽內(nèi)的銅 有三邊受到阻擋層束縛，故當(dāng)溫度上升時(shí)銅只能向上或沿銅線方向膨脹。這種因銅沿銅線 方向膨脹而產(chǎn)生的尖丁狀突起即被稱為銅突起缺陷“Cu hillock”。一般來(lái)說(shuō)，銅突起的尺 寸很小，不會(huì)影響0. 13微米及以上工藝節(jié)點(diǎn)的良率。但隨著工藝節(jié)點(diǎn)降低到0.09微米以 下，銅突起可能會(huì)造成諸如短路之類的缺陷，從而影響良率。目前已有諸多減少銅突起缺陷的方法，其中之一是降低制作工藝溫度，銅突起缺 陷大約形成于150攝氏度以上，控制銅互連結(jié)構(gòu)制作工藝溫度在此溫度下可以避免銅突起 缺陷形成。但是，低溫下制作半導(dǎo)體元件會(huì)帶來(lái)密度或均勻性較差的問(wèn)題。申請(qǐng)?zhí)?00610137340. 4的中國(guó)發(fā)明專利申請(qǐng)公布了一種互連線的結(jié)構(gòu)及形成方 法。所述互連線形成方法是通過(guò)摻雜錫或鋁等金屬材料，形成多層摻雜的金屬層來(lái)制作銅 互連結(jié)構(gòu)以減少銅突起缺陷，同時(shí)，所述摻雜的金屬層通過(guò)多個(gè)高雜質(zhì)濃度及多個(gè)低雜質(zhì) 濃度的金屬層互相間隔而成。但是，所述多層的金屬層制作增加了工藝的復(fù)雜度，不利于工 藝集成。綜上，需要一種改進(jìn)的銅互連制作的工藝方法以減少銅突起缺陷對(duì)芯片的影響。

發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種集成電路銅互連結(jié)構(gòu)的制作方法，減少了銅互連結(jié) 構(gòu)中由于初始應(yīng)力特性產(chǎn)生的銅突起現(xiàn)象，進(jìn)而減少了由于銅突起帶來(lái)的介電層穿通缺 陷。為解決上述問(wèn)題，本發(fā)明提供了一種集成電路銅互連結(jié)構(gòu)的制作方法，包括提供 半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有銅互連結(jié)構(gòu)，所述銅互連結(jié)構(gòu)具有初始應(yīng)力特性；將 形成有銅互連結(jié)構(gòu)的半導(dǎo)體襯底裝入反應(yīng)腔體中；在所述反應(yīng)腔體中，對(duì)所述銅互連結(jié)構(gòu) 進(jìn)行退火處理，以使所述銅互連結(jié)構(gòu)具有二次應(yīng)力特性，所述二次應(yīng)力特性小于初始應(yīng)力 特性?？蛇x的，所述銅互連結(jié)構(gòu)退火處理的氣氛為氮?dú)?、惰性氣體或二者的混合氣體；可選的，所述銅互連結(jié)構(gòu)退火處理的工藝參數(shù)為氣壓為2torr至IOtorr ；反應(yīng)溫 度為300攝氏度至450攝氏度；反應(yīng)時(shí)間為30秒至200秒；氣體流量為1600至2200SCCM ；可選的，所述反應(yīng)腔體為化學(xué)氣相淀積腔體；可選的，所述銅互連結(jié)構(gòu)的退火處理后，還包括繼續(xù)在同一反應(yīng)腔體內(nèi)，在所述形 成有銅互連結(jié)構(gòu)的半導(dǎo)體襯底上形成介電層，退火過(guò)程與所述介電層的形成是連續(xù)的，半 導(dǎo)體襯底不需要從反應(yīng)腔體中取出，即所述半導(dǎo)體襯底不會(huì)暴露在空氣中；所述介電層通 過(guò)等離子體增強(qiáng)型化學(xué)氣相淀積形成，所述介電層的成分是氮化硅、碳氮化硅或其他便于 刻蝕和平坦化的介電材料；所述介電層的形成溫度范圍與所述銅互連結(jié)構(gòu)的退火處理的溫 度范圍相同，所述退火處理后沒(méi)有升溫或降溫過(guò)程；可選的，所述介電層形成后，還包括繼續(xù)在所述介電層上形成金屬間介電層，所述 金屬間介電層為低K介電材料。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)1.通過(guò)增加與現(xiàn)有工藝設(shè)備兼容的退火處理工藝來(lái)改善銅互連結(jié)構(gòu)的應(yīng)力特性， 有效減少銅突起缺陷的數(shù)量，減少了銅突起缺陷帶來(lái)的介電層穿通現(xiàn)象，提高了電路的良 率和性能；2.通過(guò)將對(duì)銅互連結(jié)構(gòu)的退火處理工藝與緊接著的介電層形成工藝是在同一反 應(yīng)腔體內(nèi)進(jìn)行的，襯底不需要從反應(yīng)腔體內(nèi)取出；同時(shí)，所述退火處理工藝的溫度范圍與后 續(xù)的介電層形成溫度范圍相同，無(wú)需降溫或升溫過(guò)程，不會(huì)增加工藝處理時(shí)間，有利于退火 處理工藝與現(xiàn)有工藝的集成。


圖1是本發(fā)明集成電路銅互連結(jié)構(gòu)制作方法的流程示意圖。圖2至圖5是本發(fā)明實(shí)施例的銅互連結(jié)構(gòu)的制作方法的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式通常情況下，銅互連結(jié)構(gòu)上的銅突起對(duì)集成電路造成的缺陷是在金屬間介電層形 成后表現(xiàn)出來(lái)的。如果銅突起的高度超過(guò)金屬間介電層厚度，就可能引起兩層金屬層之間 的穿通，從而產(chǎn)生銅突起缺陷；而如果銅突起的高度小于金屬間介電層厚度，就不易造成穿 通問(wèn)題。依據(jù)現(xiàn)有技術(shù)下銅互連結(jié)構(gòu)的掃描電鏡實(shí)驗(yàn)結(jié)果，可以觀測(cè)到，每個(gè)銅突起缺陷的尺寸均在0. 1微米至0. 5微米的范圍內(nèi)，所述0. 1微米至0. 5微米尺寸的銅突起缺陷會(huì)影 響90納米以下節(jié)點(diǎn)的良率。此外，雖然所述缺陷尺寸很小，但由于其數(shù)量眾多，仍會(huì)嚴(yán)重影 響缺陷分析的準(zhǔn)確性。針對(duì)上述問(wèn)題，發(fā)明人提供如下技術(shù)方案，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯 底上形成有銅互連結(jié)構(gòu)，所述銅互連結(jié)構(gòu)具有初始應(yīng)力特性；將形成有銅互連結(jié)構(gòu)的半導(dǎo) 體襯底裝入反應(yīng)腔體中；在所述反應(yīng)腔體中，對(duì)銅互連結(jié)構(gòu)進(jìn)行退火處理，以使所述銅互連 結(jié)構(gòu)具有二次應(yīng)力特性，所述二次應(yīng)力特性小于初始應(yīng)力特性?？蛇x的，所述介電層形成 后，還包括繼續(xù)在所述介電層上形成金屬間介電層，所述金屬間介電層為低K介電材料。圖1為本發(fā)明的集成電路銅互連結(jié)構(gòu)制作方法的流程示意圖。包括如下步驟執(zhí) 行步驟S202，提供半導(dǎo)體襯底；執(zhí)行步驟S204，在所述半導(dǎo)體襯底上形成層間介電層，在 層間介電層部分區(qū)域上形成銅互連結(jié)構(gòu)；之后，執(zhí)行步驟S206，提供反應(yīng)腔體；執(zhí)行步驟 S208，所述反應(yīng)腔體內(nèi)的氣體為氮?dú)狻⒍栊詺怏w或者二者的混合氣體；執(zhí)行步驟S210，將所 述形成有銅互連結(jié)構(gòu)的半導(dǎo)體襯底裝入反應(yīng)腔體；執(zhí)行步驟S212，對(duì)所述銅互連結(jié)構(gòu)進(jìn)行 退火處理；執(zhí)行步驟S214，將所述半導(dǎo)體襯底保留在反應(yīng)腔體內(nèi)；執(zhí)行步驟S216，在所述銅 互連結(jié)構(gòu)上形成介電層；依據(jù)具體實(shí)施例的不同，可選的，執(zhí)行步驟S218，在所述介電層上 繼續(xù)形成一層或多層金屬間介電層。圖2至圖5是本發(fā)明的銅互連結(jié)構(gòu)制作方法的剖面結(jié)構(gòu)示意圖。如圖2所示，202 示意了半導(dǎo)體襯底。在具體實(shí)施例中，所述半導(dǎo)體襯底202為單晶硅、絕緣體上硅(SOI)、 鍺化硅以及其他合適的半導(dǎo)體材料，同時(shí)所述半導(dǎo)體襯底應(yīng)包含有一個(gè)或多個(gè)器件，如圖2 中心的MOS晶體管200。如圖3所示，在所述半導(dǎo)體襯底202上形成層間介電層302，所述層間介電層302 的部分區(qū)域上形成銅互連結(jié)構(gòu)304。所述層間介電層302為低K介電材料，包括但不局限于 以下材料摻雜碳、磷或硼的氧化硅，以及三者的復(fù)合材料，或者依據(jù)實(shí)際應(yīng)用確定的多層 材料，如含硼的氧化硅或者其他材料。現(xiàn)有技術(shù)中，所述銅互連結(jié)構(gòu)304下還會(huì)形成阻擋層306以防止銅擴(kuò)散到層間介 電層302中。所述銅互連結(jié)構(gòu)304通過(guò)鑲嵌工藝或雙鑲嵌工藝制得。銅的形成通常采用化 學(xué)氣相淀積、電鍍或者所述兩種方法的結(jié)合；之后采用化學(xué)機(jī)械拋光(CMP)來(lái)實(shí)現(xiàn)所述銅 互連結(jié)構(gòu)304，同時(shí)完成所述銅互連結(jié)構(gòu)304表面的平坦化。所述阻擋層306是Ta/TaN、Ti/ TiN或者其他合適的阻擋層材料，如氧化硅、氮化硅、氮氧化硅或介電材料的堆疊結(jié)構(gòu)(例 如氧化硅/氮化硅/氧化硅ONO堆疊結(jié)構(gòu))。所述銅互連結(jié)構(gòu)304具有初始應(yīng)力特性，所述 初始應(yīng)力特性是指由于銅互連結(jié)構(gòu)的熱應(yīng)力不匹配所引起的。所述初始應(yīng)力特性造成了銅 突起308、銅突起310、分層以及類似缺陷。如圖4所示，包含有銅互連結(jié)構(gòu)的半導(dǎo)體襯底202被裝入反應(yīng)腔體內(nèi)并對(duì)所述銅 互連結(jié)構(gòu)304進(jìn)行退火處理。所述反應(yīng)腔體是具有等離子增強(qiáng)化學(xué)氣相淀積功能的化學(xué) 氣相淀積腔體，同時(shí)所述反應(yīng)腔體內(nèi)的氣體應(yīng)為氮?dú)饣蚨栊詺怏w或者兩者的混合氣體。所 述退火處理的處理?xiàng)l件為退火溫度為300攝氏度至450攝氏度；退火時(shí)間為30秒至200 秒，退火氣壓為2torr至lOtorr，氣體流量1600至2200SCCM。在具體實(shí)施例中，反應(yīng)壓強(qiáng) 為5torr，所述反應(yīng)氣體的流量為2000SCCM。通過(guò)所述退火處理，銅互連結(jié)構(gòu)304的應(yīng)力特 性得到改善，獲得二次應(yīng)力特性，所述二次應(yīng)力特性小于初始應(yīng)力特性，使得絕大部分銅突起310消失，而原先銅突起308位置殘留的銅突起408的顆粒尺寸也有明顯減小。如圖5所示，在退火處理后，所述半導(dǎo)體襯底202還保留在反應(yīng)腔體中，所述半導(dǎo) 體襯底202不會(huì)暴露在空氣中。所述工藝流程還包括在經(jīng)過(guò)退火處理的銅互連結(jié)構(gòu)304上 繼續(xù)形成介電層502。所述介電層502用作后續(xù)刻蝕工藝的刻蝕阻擋層。所述介電層502 為氮化硅、氮碳化硅或其他便于刻蝕和平坦化的介電材料。所述介電層選擇在與退火溫度 相同的溫度范圍下形成，所述退火處理后沒(méi)有升溫或降溫過(guò)程，例如在300攝氏度至450攝 氏度的范圍內(nèi)，優(yōu)選的，在330攝氏度至360攝氏度的范圍內(nèi)。可以看到，在銅突起408位 置，原先銅突起的顆粒高度超過(guò)所述介電層502厚度而形成缺陷，而退火處理后，由于所述 銅突起顆粒體積減小，顆粒高度小于介電層502厚度，銅突起缺陷消失?？蛇x的，依據(jù)具體實(shí)施例的不同，所述銅互連結(jié)構(gòu)的制作流程還包括形成一層或 多層金屬間介電層504，包括在刻蝕停止層上形成低K介電材料、平坦化、形成其他層間介 電層以及其他后道工藝。所述低K介電層包括氧化硅、摻雜的氧化硅、有機(jī)硅、摻雜碳的氧 化硅以及摻雜氮的碳化硅。對(duì)于經(jīng)過(guò)退火處理的半導(dǎo)體襯底，與未經(jīng)退火處理的半導(dǎo)體襯底進(jìn)行對(duì)照比較， 以檢驗(yàn)退火處理的效果。具體實(shí)施例中，退火處理的處理?xiàng)l件如下所示反應(yīng)時(shí)間110秒；氣壓 ^iTorr ；氣體流量2000SCCM；反應(yīng)溫度350攝氏度；抽真空時(shí)間10秒。以下所述測(cè)試結(jié)果均是在金屬間介電層形成后，采用掃描電鏡觀察的。結(jié)果發(fā)現(xiàn)， 在第二金屬間介電層上，經(jīng)過(guò)退火處理的半導(dǎo)體襯底上的銅突起缺陷的數(shù)量為43個(gè)，遠(yuǎn)少 于未經(jīng)過(guò)退火處理的半導(dǎo)體襯底上的152個(gè)。而在第三金屬間介電層和第四金屬間介電層 的觀測(cè)也得到了類似結(jié)果。在第三金屬間介電層觀察到，經(jīng)過(guò)退火處理的半導(dǎo)體襯底的銅 突起缺陷的數(shù)量為65個(gè)，而未經(jīng)過(guò)退火處理的半導(dǎo)體襯底的銅突起缺陷為118個(gè)；在第四 金屬間介電層觀察到，經(jīng)過(guò)退火處理的半導(dǎo)體襯底上的銅突起缺陷數(shù)量為52個(gè)，而未經(jīng)退 火處理的半導(dǎo)體襯底上的銅突起缺陷為157個(gè)。退火處理的時(shí)間對(duì)所述銅突起缺陷減少的效果也有影響。在金屬間介電層即摻雜 氮的碳化硅形成后，采用兩片半導(dǎo)體襯底作為實(shí)驗(yàn)對(duì)象，采用掃描電鏡觀察半導(dǎo)體襯底上 的缺陷，結(jié)果發(fā)現(xiàn)，對(duì)于不同的退火處理時(shí)間，對(duì)應(yīng)半導(dǎo)體襯底上的銅突起缺陷減少效果也 不同。未經(jīng)退火處理時(shí)，兩片半導(dǎo)體襯底上的銅突起缺陷數(shù)量對(duì)應(yīng)為1045和1073個(gè)。退 火處理40秒后，銅突起缺陷數(shù)量有所減少；退火處理80秒之后，銅突起缺陷的數(shù)量相應(yīng)為 119和84個(gè)；而退火處理120秒后，銅突起缺陷的數(shù)量分別只有17和66個(gè)，遠(yuǎn)少于未經(jīng)退 火處理的半導(dǎo)體襯底上的銅突起缺陷數(shù)量。雖然本發(fā)明已以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù) 人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種變動(dòng)和修改，因此本發(fā)明的保護(hù)范圍應(yīng) 當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種集成電路銅互連結(jié)構(gòu)的制作方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有銅互連結(jié)構(gòu)，所述銅互連結(jié)構(gòu)具有初始應(yīng) 力特性；將形成有銅互連結(jié)構(gòu)的半導(dǎo)體襯底裝入反應(yīng)腔體中；在所述反應(yīng)腔體中，對(duì)所述銅互連結(jié)構(gòu)進(jìn)行退火處理，以使所述銅互連結(jié)構(gòu)具有二次 應(yīng)力特性，所述二次應(yīng)力特性小于初始應(yīng)力特性。
2.如權(quán)利要求1所述的集成電路銅互連結(jié)構(gòu)的制作方法，其特征在于，所述退火處理 的氣氛為氮?dú)?、惰性氣體或者二者的混合氣體。
3.如權(quán)利要求1所述的集成電路銅互連結(jié)構(gòu)的制作方法，其特征在于，所述退火處理 工藝的具體參數(shù)為氣壓為2torr至IOtorr ；反應(yīng)溫度為300攝氏度至450攝氏度；反應(yīng)時(shí) 間為30秒至200秒，氣體流量為1600至2200SCCM。
4.如權(quán)利要求1所述的集成電路銅互連結(jié)構(gòu)的制作方法，其特征在于，所述反應(yīng)腔體 為化學(xué)氣相淀積腔體。
5.如權(quán)利要求1所述的集成電路銅互連結(jié)構(gòu)的制作方法，其特征在于，還包括繼續(xù)在 同一反應(yīng)腔體內(nèi)，在所述形成有銅互連結(jié)構(gòu)的半導(dǎo)體襯底上形成介電層，退火過(guò)程與所述 介電層的形成是連續(xù)的，半導(dǎo)體襯底不需要從反應(yīng)腔體中取出，即所述半導(dǎo)體襯底不會(huì)暴 露在空氣中。
6.如權(quán)利要求5所述的集成電路銅互連結(jié)構(gòu)的制作方法，其特征在于，所述介電層通 過(guò)等離子體增強(qiáng)型化學(xué)氣相淀積形成。
7.如權(quán)利要求5所述的集成電路銅互連結(jié)構(gòu)的制作方法，其特征在于，所述介電層的 形成溫度范圍與對(duì)所述銅互連結(jié)構(gòu)進(jìn)行退火處理的退火溫度范圍相同，所述退火處理后沒(méi) 有升溫或降溫過(guò)程。
8.如權(quán)利要求5所述的集成電路銅互連結(jié)構(gòu)的制作方法，其特征在于，所述介電層是 氮化硅或碳氮化硅。
9.如權(quán)利要求5所述的集成電路銅互連結(jié)構(gòu)的制作方法，其特征在于，還包括繼續(xù)在 所述介電層上形成金屬間介電層。
10.如權(quán)利要求9所述的集成電路銅互連結(jié)構(gòu)的制作方法，其特征在于，所述金屬間介 電層為低K介電材料。
全文摘要
一種集成電路銅互連結(jié)構(gòu)的制作方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有銅互連結(jié)構(gòu)，所述銅互連結(jié)構(gòu)具有初始應(yīng)力特性。之后，將所述半導(dǎo)體襯底裝入反應(yīng)腔體內(nèi)并對(duì)所述銅互連結(jié)構(gòu)進(jìn)行退火處理。所述退火處理使銅互連結(jié)構(gòu)具有二次應(yīng)力特性，而且所述二次應(yīng)力特性小于初始應(yīng)力特性。所述銅互連結(jié)構(gòu)的制作方法減少了因初始應(yīng)力特性產(chǎn)生的銅突起缺陷。
文檔編號(hào)H01L21/321GK102054757SQ20091019858
公開(kāi)日2011年5月11日 申請(qǐng)日期2009年11月10日 優(yōu)先權(quán)日2009年11月10日
發(fā)明者劉明源, 卑多慧, 鄭春生 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司