專(zhuān)利名稱(chēng)：垂直式閃存結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及一種垂直式閃存結(jié)構(gòu)及 其制造方法。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的發(fā)展，閃存(flash memory)作為一種非揮發(fā)性存儲(chǔ)器得到了廣 泛的應(yīng)用。閃存在傳統(tǒng)的MOS晶體管結(jié)構(gòu)基礎(chǔ)上增加了一個(gè)浮柵和一層隧穿氧化層，并利 用浮柵來(lái)存儲(chǔ)電荷，實(shí)現(xiàn)了存儲(chǔ)內(nèi)容的非揮發(fā)性。專(zhuān)利號(hào)為ZL0315U84. 4的中國(guó)專(zhuān)利公開(kāi)了一種垂直式閃存結(jié)構(gòu)及其制造方法。 圖1至圖6給出了上述垂直式閃存結(jié)構(gòu)制造方法的剖面結(jié)構(gòu)示意圖。如圖1所示，提供半導(dǎo)體底材2，在所述半導(dǎo)體底材2上刻蝕形成凹陷區(qū)域4，之后 通過(guò)離子注入分別形成源極和漏極區(qū)域6。如圖2所示，在所述半導(dǎo)體底材2上的凹陷區(qū)域4內(nèi)填充絕緣材料8，所述絕緣材 料8完全覆蓋所述凹陷區(qū)域4，之后使用化學(xué)機(jī)械拋光對(duì)所述半導(dǎo)體底材2的表面進(jìn)行平整 化。如圖3所示，對(duì)所述絕緣材料8進(jìn)行刻蝕以暴露出部分凹陷區(qū)域4，并殘留一部分 絕緣材料在所述半導(dǎo)體底材2上，所述殘留的絕緣材料8的厚度約為0. 1微米。如圖4所示，在所述凹陷區(qū)域4的壁面上形成氧化層10 ；之后再在所述氧化層10 的豎直表面上形成散射狀的硅顆粒12作為浮柵(floating gate)；之后，沉積一層氧化硅 氮化硅(ON)或者是氧化硅氮化硅氧化硅(ONO)材料薄膜14于所述散射狀硅顆粒12的豎 直表面上作為復(fù)合介質(zhì)層；然后在所述薄膜14的豎直表面上形成非晶型硅層16作為控制 柵(control gate)；最后沉積一絕緣層18于所述凹陷區(qū)域4，并使用化學(xué)機(jī)械拋光進(jìn)行平 整化。如圖5所示，使用選擇性刻蝕去除部分散射狀硅顆粒12以及非晶型硅層16，定義 出合適的溝道長(zhǎng)度(channel length)。如圖6所示，在對(duì)所述散射狀硅顆粒12以及非晶型硅層16進(jìn)行刻蝕之后，在所述 刻蝕部分填充絕緣材料20，并使用化學(xué)機(jī)械拋光進(jìn)行平整化。上述方案制造所得的垂直式閃存結(jié)構(gòu)如圖6所示，圖6包括了兩個(gè)垂直式閃存單 元，分別為閃存單元30和閃存單元40，其導(dǎo)電溝道22幾乎與所述半導(dǎo)體底材2的水平表 面垂直，以圖6中的閃存單元30為例，其導(dǎo)電溝道22由源極區(qū)域6的最右端延伸至漏極區(qū) 域6的最左端。但是，由于所述源/漏極區(qū)域6是通過(guò)在襯底2上刻蝕形成凹陷區(qū)域后通 過(guò)離子注入形成的，源極與漏極彼此之間并沒(méi)有覆蓋的區(qū)域，使得所述導(dǎo)電溝道22為端到 端的連接，所述導(dǎo)電溝道22與源/漏極區(qū)域6的接觸面積都很小，使得有效溝道在水平方 向上的深度較淺，造成導(dǎo)通電阻增大，降低了器件的反應(yīng)速率。

發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供了一種垂直式閃存結(jié)構(gòu)及其制造方法，降低了溝道導(dǎo)通 電阻，提高了器件性能。本發(fā)明提供了一種垂直式閃存的制造方法，包括如下步驟提供襯底，在所述襯底上形成源區(qū)；在所述源區(qū)水平表面上形成第一介質(zhì)層，所述第一介質(zhì)層覆蓋所述源區(qū)；在所述第一介質(zhì)層中形成開(kāi)口，所述開(kāi)口露出所述源區(qū)的一部分；在所述開(kāi)口中形成硅材料層，作為有源區(qū)；去除所述第一介質(zhì)層的一部分，暴露出所述有源區(qū)的豎直表面；在所述有源區(qū)的豎直表面上沿水平方向依次形成浮柵介質(zhì)層、浮柵、控制柵介質(zhì) 層和控制柵；在所述有源區(qū)的水平表面上形成漏區(qū)?？蛇x的，有源區(qū)的形成方法為選擇性外延生長(zhǎng)(SEG)。
可選的，所述浮柵介質(zhì)層的材料為氧化硅?？蛇x的，所述控制柵介質(zhì)層為氮化硅/氧化硅疊層結(jié)構(gòu)或者氧化硅/氮化硅/氧化硅疊層結(jié)構(gòu)?？蛇x的，所述浮柵層和控制柵層的材料為多晶硅或摻雜的非晶硅。可選的，所述漏區(qū)的形成方法為選擇性外延生長(zhǎng)或者離子注入?？蛇x的，刻蝕去除所述第一介質(zhì)層的一部分后，剩余的第一介質(zhì)層的厚度為50埃 至1000埃?？蛇x的，在所述有源區(qū)的豎直表面上依次形成浮柵介質(zhì)層、浮柵、控制柵介質(zhì)層和 控制柵包括在所述有源區(qū)的豎直表面上沿水平方向依次形成浮柵介質(zhì)層、浮柵層、控制柵 介質(zhì)層、控制柵層和第二介質(zhì)層；以垂直方向刻蝕去除部分浮柵層和控制柵層，形成浮柵和 控制柵，并在刻蝕形成的溝槽中填充第三介質(zhì)層；沿水平方向?qū)λ龅诙橘|(zhì)層、第三介質(zhì) 層、浮柵介質(zhì)層、控制柵介質(zhì)層和有源區(qū)的表面進(jìn)行平整化。為了解決上述問(wèn)題，本發(fā)明還提供了一種垂直式閃存結(jié)構(gòu)，包括襯底；源區(qū)，形成于所述襯底的水平表面上；有源區(qū)，形成于所述源區(qū)的水平表面上，覆蓋部分源區(qū)；第一介質(zhì)層，覆蓋在所述有源區(qū)兩側(cè)的源區(qū)的表面上；浮柵介質(zhì)層，形成于所述有源區(qū)的豎直表面上；浮柵，形成于所述浮柵介質(zhì)層的豎直表面上；控制柵介質(zhì)層，形成于所述浮柵的豎直表面上；控制柵，形成于所述控制柵介質(zhì)層的豎直表面上；漏區(qū)，形成于所述有源區(qū)的水平表面上?？蛇x的，所述有源區(qū)為摻雜的單晶硅或者非晶硅材料?？蛇x的，所述源區(qū)和漏區(qū)的摻雜類(lèi)型相同，并且與所述有源區(qū)的摻雜類(lèi)型相反?？蛇x的，所述浮柵介質(zhì)層的材料為氧化硅?？蛇x的，所述控制柵介質(zhì)層為氮化硅/氧化硅疊層結(jié)構(gòu)或者氧化硅/氮化硅/氧化硅疊層結(jié)構(gòu)?？蛇x的，所述浮柵和控制柵的材料為多晶硅或摻雜的非晶硅。與現(xiàn)有技術(shù)相比，上述公開(kāi)的技術(shù)方案有如下優(yōu)點(diǎn)上述公開(kāi)的垂直式閃存結(jié)構(gòu)及其制造方法中，首先形成源區(qū)，之后在源區(qū)的水平 表面上形成有源區(qū)和漏區(qū)，與現(xiàn)有技術(shù)端到端的導(dǎo)電溝道相比，本技術(shù)方案的導(dǎo)電溝道為 面到面的連接，降低了導(dǎo)電溝道的電阻，提高了器件性能。


圖1至圖6是現(xiàn)有技術(shù)垂直式閃存制造方法的剖面結(jié)構(gòu)示意圖；圖7是本發(fā)明實(shí)施例的垂直式閃存結(jié)構(gòu)制造方法的流程示意圖；圖8至圖15是本發(fā)明實(shí)施例的垂直式閃存結(jié)構(gòu)制造方法的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式本發(fā)明提供了一種垂直式閃存結(jié)構(gòu)及其制造方法，首先形成源區(qū)，之后在源區(qū)的水平 表面上形成有源區(qū)和漏區(qū)，增大了有效溝道的深度，降低了導(dǎo)電溝道的電阻，提高了器件性能。為使本發(fā)明的方法、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具 體實(shí)施方式做詳細(xì)的說(shuō)明。圖7給出了本發(fā)明實(shí)施例的垂直式閃存結(jié)構(gòu)制造方法的流程示意圖。如圖7所示， 執(zhí)行步驟Si，提供襯底，在所述襯底上形成源區(qū)；執(zhí)行步驟S2，在所述源區(qū)水平表面上形成 第一介質(zhì)層，所述第一介質(zhì)層覆蓋所述源區(qū)；執(zhí)行步驟S3，在所述第一介質(zhì)層中形成開(kāi)口， 所述開(kāi)口露出所述源區(qū)的一部分；執(zhí)行步驟S4,在所述開(kāi)口中形成硅材料層，作為有源區(qū)； 執(zhí)行步驟S5，去除所述第一介質(zhì)層的一部分，暴露出所述有源區(qū)的豎直表面；執(zhí)行步驟S6， 在所述有源區(qū)的豎直表面上沿水平方向依次形成浮柵介質(zhì)層、浮柵、控制柵介質(zhì)層和控制 柵；執(zhí)行步驟S7，在所述有源區(qū)的水平表面上形成漏區(qū)。圖8至圖15為本發(fā)明實(shí)施例的垂直式閃存結(jié)構(gòu)制造方法的剖面結(jié)構(gòu)示意圖，下面 結(jié)合圖7對(duì)本發(fā)明的實(shí)施例進(jìn)行詳細(xì)說(shuō)明。如圖7和圖8所示，執(zhí)行步驟Si，提供襯底100，在所述襯底100上形成源區(qū)101。所述襯底100的材質(zhì)可以是單晶硅、非晶硅中的一種，所述襯底100的材質(zhì)也可以 是硅鍺化合物，所述襯底100還可以是絕緣體上硅(S0I，SiliCon On Insulator)結(jié)構(gòu)或硅 上外延層結(jié)構(gòu)。所述源區(qū)101的形成方法為離子注入，根據(jù)器件類(lèi)型，如果是P型半導(dǎo)體器件，則 注入III族元素離子，如果是N型半導(dǎo)體器件，則注入V族元素離子，注入深度為幾十至數(shù) 百埃。在所述源區(qū)101形成之后，還包括對(duì)所述襯底100進(jìn)行熱處理，對(duì)注入離子進(jìn)行激活， 并使得注入離子發(fā)生部分?jǐn)U散。如圖7和圖9所示，執(zhí)行步驟S2，在所述源區(qū)101水平表面上形成第一介質(zhì)層102， 所述第一介質(zhì)層102覆蓋所述源區(qū)101。然后執(zhí)行步驟S3，在所述第一介質(zhì)層102中形成 開(kāi)口 103a，所述開(kāi)口 103a露出所述源區(qū)101的一部分。所述第一介質(zhì)層102的材料為絕緣材料，如氧化硅，氮化硅，碳化硅等，本實(shí)施例 中選用的材料為氧化硅，其形成方法為化學(xué)氣相沉積(CVD)。
所述第一介質(zhì)層102的沉積厚度至少要大于垂直式閃存結(jié)構(gòu)的導(dǎo)電溝道的長(zhǎng)度。所述開(kāi)口 103a的形成方法為干法刻蝕或濕法刻蝕，本實(shí)施例中方法為干法刻蝕。如圖7和圖10所示，執(zhí)行步驟S4，在所述開(kāi)口 103a中形成硅材料層，作為有源區(qū) 103。所述有源區(qū)103填滿(mǎn)整個(gè)開(kāi)口 103a。所述有源區(qū)103的材料為摻雜的單晶硅或者非晶硅，其摻雜類(lèi)型與所述源區(qū)101 的離子注入類(lèi)型相反。所述有源區(qū)103的形成方法為選擇性外延生長(zhǎng)，主要反應(yīng)物為硅烷(SiH4)和含有 所述摻雜元素的氣體。如圖7和圖11所示，執(zhí)行步驟S5，去除所述第一介質(zhì)層102的一部分，暴露出所 述有源區(qū)103的豎直表面。在本實(shí)施例中，使用干法刻蝕去除所述第一介質(zhì)層102的一部 分之后，殘留的第一介質(zhì)層10 的厚度為50埃至1000埃，本實(shí)施例中所述殘留的第一介 質(zhì)層10 的厚度為80埃。如前所述，第一介質(zhì)層102的厚度要大于導(dǎo)電溝道的長(zhǎng)度，實(shí)際 上，暴露出的所述有源區(qū)103的豎直表面區(qū)域在后續(xù)過(guò)程中作為垂直式閃存的導(dǎo)電溝道區(qū) 域，因此，去除的所述第一介質(zhì)層102的厚度大致等于溝道長(zhǎng)度，而考慮到需要?dú)埩舻牡谝?介質(zhì)層10 的厚度，所述第一介質(zhì)層102在形成時(shí)的總厚度為溝道的目標(biāo)長(zhǎng)度加上50埃 至1000埃。如圖7、圖12、圖13和圖14所示，執(zhí)行步驟S6，在所述有源區(qū)的豎直表面上依次形 成浮柵介質(zhì)層、浮柵、控制柵介質(zhì)層和控制柵。下面結(jié)合圖12至圖14進(jìn)行詳細(xì)說(shuō)明。如圖12所示，在所述有源區(qū)103的豎直表面上依次形成浮柵介質(zhì)層104、浮柵層 105、控制柵介質(zhì)層106、控制柵層107和第二介質(zhì)層108。所述浮柵介質(zhì)層104的材料為二氧化硅，其形成方法為熱氧化法或者化學(xué)氣相沉 積，本實(shí)施例中采用的方法為化學(xué)氣相沉積。所述浮柵介質(zhì)層104的厚度為80埃至120埃。所述浮柵層105的材料為多晶硅或摻雜的非晶硅，其形成方法為化學(xué)氣相沉積。所述控制柵介質(zhì)層層106為氮化硅/氧化硅的疊層結(jié)構(gòu)或者氧化硅/氮化硅/氧 化硅的疊層結(jié)構(gòu)，所述控制柵層106的形成方法為化學(xué)氣相沉積。所述控制柵層107的材料為多晶硅或摻雜的非晶硅，其形成方法為化學(xué)氣相沉 積。所述第二介質(zhì)層108的材料為絕緣材料，如氧化硅，氮化硅，碳化硅等，本實(shí)施例 中優(yōu)選的材料為氧化硅，其形成方法為化學(xué)氣相沉積。在所述第二介質(zhì)層108形成之后，對(duì)所述第二介質(zhì)層108、控制柵層107、控制柵介 質(zhì)層106、浮柵層105和浮柵介質(zhì)層104的水平上表面進(jìn)行平整化，使得上述膜層的水平上 表面與所述有源區(qū)103的水平上表面齊平。本實(shí)施例中平整化的方法為化學(xué)機(jī)械拋光。如圖13所示，刻蝕去除所述浮柵層105和控制柵層107的一部分，形成浮柵10 和控制柵107a。在刻蝕后，所述浮柵10 和控制柵107a上方被刻蝕去除的部分形成了溝 槽。所述刻蝕方法為選擇性刻蝕，僅刻蝕去除所述浮柵層105和控制柵層107的一部 分，主要目的是控制所述控制柵107a和浮柵10 的長(zhǎng)度，從而調(diào)整導(dǎo)電溝道的長(zhǎng)度，所述 導(dǎo)電溝道位于所述源區(qū)103內(nèi)被所述浮柵10 和控制柵107a覆蓋的部分，所述導(dǎo)電溝道 的長(zhǎng)度與所述控制柵107a和浮柵10 的長(zhǎng)度大致相等。
如圖14所示，在刻蝕形成的所述溝槽中填充第三介質(zhì)層10 和107b。所述第三介質(zhì)層l(^b、107b的材料為絕緣材料，如氧化硅，氮化硅，碳化硅等，本 實(shí)施例中優(yōu)選的材料為氧化硅，其形成方法為化學(xué)氣相沉積。在所述第三介質(zhì)層10 和107b形成之后，對(duì)所述第三介質(zhì)層10 和107b、浮柵 介質(zhì)層104、控制柵介質(zhì)層106、第二介質(zhì)層108以及有源區(qū)103的水平上表面進(jìn)行平整化， 使上述膜層的水平上表面齊平。本實(shí)施例中，平整化方法優(yōu)選為化學(xué)機(jī)械拋光。在所述平整 化過(guò)程后，在垂直方向上，所述有源區(qū)103的水平上表面高出所述控制柵107a和浮柵105a 的水平上表面大約幾十埃至數(shù)百埃，也即圖14中區(qū)域103a在垂直方向上的長(zhǎng)度為幾十至 數(shù)百埃，所述區(qū)域103a在后續(xù)過(guò)程中用于形成漏區(qū)。如圖7和圖15所示，執(zhí)行步驟S7，在所述有源區(qū)103的水平表面上形成漏區(qū)109。 從而完成所述垂直式閃存結(jié)構(gòu)的制造過(guò)程。所述漏區(qū)109的形成方法為離子注入或者選擇性外延生長(zhǎng)，所述離子注入的離子 類(lèi)型或選擇性外延生長(zhǎng)的摻雜類(lèi)型與所述源區(qū)101的摻雜類(lèi)型相同。本實(shí)施例中選用的方 法為離子注入，其注入條件與所述源區(qū)101的注入條件一致。在所述漏區(qū)109形成之后，還 包括對(duì)所述襯底100進(jìn)行熱處理，激活注入的離子，并使其部分?jǐn)U散進(jìn)入有源區(qū)103內(nèi)被所 述浮柵10 覆蓋的區(qū)域。同時(shí)，在所述熱處理過(guò)程中，以及在形成所述浮柵介質(zhì)層104、浮 柵層105、控制柵介質(zhì)層106、控制柵層107、第二介質(zhì)層108以及第三介質(zhì)層10 和107b 的過(guò)程中涉及到的熱過(guò)程中，所述源區(qū)101中的摻雜離子都會(huì)向所述有源區(qū)103中擴(kuò)散，并 有部分離子進(jìn)入所述有源區(qū)103內(nèi)被浮柵105a覆蓋的區(qū)域內(nèi)，形成延伸的源區(qū)101a，使得 有源區(qū)103內(nèi)被浮柵10 覆蓋區(qū)域內(nèi)的導(dǎo)電溝道110在源區(qū)101和漏區(qū)109之間可以形 成電連接。需要說(shuō)明的是，本實(shí)施例中在執(zhí)行步驟S5的過(guò)程中，同時(shí)對(duì)有源區(qū)103兩側(cè)的第 一介質(zhì)層102進(jìn)行去除，露出有源區(qū)103兩側(cè)的垂直表面；在執(zhí)行步驟S6的過(guò)程中，同時(shí)在 所述有源區(qū)103兩側(cè)的垂直表面上分別形成浮柵介質(zhì)層、浮柵、控制柵介質(zhì)層和控制柵。因 此，本實(shí)施例相當(dāng)于同時(shí)形成了兩個(gè)垂直式閃存單元，在本發(fā)明的其他實(shí)施例中，也可以?xún)H 形成單個(gè)垂直式閃存單元，主要區(qū)別為在執(zhí)行步驟S5時(shí)僅去除有源區(qū)103 —側(cè)的第一介 質(zhì)層102 ；在執(zhí)行步驟S6時(shí)僅在該側(cè)形成浮柵介質(zhì)層、浮柵、控制柵介質(zhì)層和控制柵。本實(shí)施例形成的垂直式閃存結(jié)構(gòu)如圖15所示，圖15中包括了兩個(gè)垂直式閃存結(jié) 構(gòu)單元，對(duì)于單個(gè)單元來(lái)說(shuō)，主要包括襯底100 ；源區(qū)101，形成于所述襯底100的水平表 面上；有源區(qū)103，形成于所述源區(qū)101的水平上，覆蓋部分源區(qū)101 ；第一介質(zhì)層102，覆 蓋在所述有源區(qū)103兩側(cè)的源區(qū)101的表面上；浮柵介質(zhì)層104，形成于所述有源區(qū)103的 豎直表面上；浮柵105a，形成于所述浮柵介質(zhì)層104的豎直表面上；控制柵介質(zhì)層106，形 成于所述浮柵10 的豎直表面上；控制柵107a，形成于所述控制柵介質(zhì)層106的豎直表面 上；漏區(qū)109，形成于所述有源區(qū)103的水平表面上。如圖15所示，在讀取所述垂直式閃存結(jié)構(gòu)時(shí)，所述有源區(qū)103靠近浮柵介質(zhì)層104 的部分形成導(dǎo)電溝道110，使得所述漏區(qū)109通過(guò)延伸的源區(qū)IOla與所述源區(qū)101導(dǎo)通，由 于在形成過(guò)程中，首先形成源區(qū)101，之后在源區(qū)101上形成有源區(qū)103和漏區(qū)109，因此所 述漏區(qū)109覆蓋于所述源區(qū)101之上，使得所述導(dǎo)電溝道110為面到面的連接，其與所述源 區(qū)101和漏區(qū)109的接觸面積都較大，從而使導(dǎo)電溝道110在水平方向上的有效深度較深，降低了導(dǎo)通電阻，提高了器件性能。綜上，本發(fā)明提供了一種垂直式閃存結(jié)構(gòu)及其制造方法。與現(xiàn)有技術(shù)相比，本發(fā)明 降低了導(dǎo)電溝道的電阻，提高了器件性能。雖然本發(fā)明已以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù) 人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng) 當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種垂直式閃存的制造方法，其特征在于，包括 提供襯底，在所述襯底上形成源區(qū)；在所述源區(qū)水平表面上形成第一介質(zhì)層，所述第一介質(zhì)層覆蓋所述源區(qū)； 在所述第一介質(zhì)層中形成開(kāi)口，所述開(kāi)口露出所述源區(qū)的一部分； 在所述開(kāi)口中形成硅材料層，作為有源區(qū)； 去除所述第一介質(zhì)層的一部分，暴露出所述有源區(qū)的豎直表面； 在所述有源區(qū)的豎直表面上沿水平方向依次形成浮柵介質(zhì)層、浮柵、控制柵介質(zhì)層和 控制柵；在所述有源區(qū)的水平表面上形成漏區(qū)。
2.根據(jù)權(quán)利要求1所述的垂直式閃存的制造方法，其特征在于，所述有源區(qū)的形成方 法為選擇性外延生長(zhǎng)。
3.根據(jù)權(quán)利要求1所述的垂直式閃存的制造方法，其特征在于，所述浮柵介質(zhì)層的材 料為氧化硅。
4.根據(jù)權(quán)利要求1所述的垂直式閃存的制造方法，其特征在于，所述控制柵介質(zhì)層為 氮化硅/氧化硅疊層結(jié)構(gòu)或者氧化硅/氮化硅/氧化硅疊層結(jié)構(gòu)。
5.根據(jù)權(quán)利要求1所述的垂直式閃存的制造方法，其特征在于，所述浮柵和控制柵的 材料為多晶硅或摻雜的非晶硅。
6.根據(jù)權(quán)利要求1所述的垂直式閃存的制造方法，其特征在于，所述漏區(qū)的形成方法 為選擇性外延生長(zhǎng)或者離子注入。
7.根據(jù)權(quán)利要求1所述的垂直式閃存的制造方法，其特征在于，去除所述第一介質(zhì)層 的一部分后，剩余的第一介質(zhì)層的厚度為50埃至1000埃。
8.根據(jù)權(quán)利要求1所述的垂直式閃存的制造方法，其特征在于，在所述有源區(qū)的豎直 表面上依次形成浮柵介質(zhì)層、浮柵、控制柵介質(zhì)層和控制柵包括在所述有源區(qū)的豎直表面 上沿水平方向依次形成浮柵介質(zhì)層、浮柵層、控制柵介質(zhì)層、控制柵層和第二介質(zhì)層；以垂 直方向刻蝕去除部分浮柵層和控制柵層，形成浮柵和控制柵，并在刻蝕形成的溝槽中填充 第三介質(zhì)層；沿水平方向?qū)λ龅诙橘|(zhì)層、第三介質(zhì)層、浮柵介質(zhì)層、控制柵介質(zhì)層和有 源區(qū)的表面進(jìn)行平整化。
9.一種垂直式閃存結(jié)構(gòu)，其特征在于，包括 襯底；源區(qū)，形成于所述襯底的水平表面上； 有源區(qū)，形成于所述源區(qū)的水平表面上，覆蓋部分源區(qū)； 第一介質(zhì)層，覆蓋在所述有源區(qū)兩側(cè)的源區(qū)的表面上； 浮柵介質(zhì)層，形成于所述有源區(qū)的豎直表面上； 浮柵，形成于所述浮柵介質(zhì)層的豎直表面上； 控制柵介質(zhì)層，形成于所述浮柵的豎直表面上； 控制柵，形成于所述控制柵介質(zhì)層的豎直表面上； 漏區(qū)，形成于所述有源區(qū)的水平表面上。
10.根據(jù)權(quán)利要求8所述的垂直式閃存結(jié)構(gòu)，其特征在于，所述有源區(qū)為摻雜的單晶硅 或者非晶硅材料。
11.根據(jù)權(quán)利要求8所述的垂直式閃存結(jié)構(gòu)，其特征在于，所述源區(qū)和漏區(qū)的摻雜類(lèi)型 相同，并且與所述有源區(qū)的摻雜類(lèi)型相反。
12.根據(jù)權(quán)利要求8所述的垂直式閃存結(jié)構(gòu)，其特征在于，所述浮柵介質(zhì)層的材料為氧化硅。
13.根據(jù)權(quán)利要求8所述的垂直式閃存結(jié)構(gòu)，其特征在于，所述控制柵介質(zhì)層為氮化硅 /氧化硅疊層結(jié)構(gòu)或者氧化硅/氮化硅/氧化硅疊層結(jié)構(gòu)。
14.根據(jù)權(quán)利要求8所述的垂直式閃存結(jié)構(gòu)，其特征在于，所述浮柵和控制柵的材料為 多晶硅或摻雜的非晶硅。
全文摘要
一種垂直式閃存結(jié)構(gòu)及其制造方法，所述制造方法包括提供襯底，在所述襯底上形成源區(qū)；在所述源區(qū)水平表面上形成第一介質(zhì)層，所述第一介質(zhì)層覆蓋所述源區(qū)；在所述第一介質(zhì)層中形成開(kāi)口，所述開(kāi)口露出所述源區(qū)的一部分；在所述開(kāi)口中形成硅材料層，作為有源區(qū)；以垂直方向去除所述第一介質(zhì)層的一部分，暴露出所述有源區(qū)的豎直表面；在所述有源區(qū)的豎直表面上沿水平方向依次形成浮柵介質(zhì)層、浮柵、控制柵介質(zhì)層和控制柵；在所述有源區(qū)的水平表面上形成漏區(qū)。本發(fā)明降低了溝道導(dǎo)通電阻，提高了器件性能。
文檔編號(hào)H01L21/8247GK102054781SQ200910198589
公開(kāi)日2011年5月11日 申請(qǐng)日期2009年11月10日 優(yōu)先權(quán)日2009年11月10日
發(fā)明者三重野文健 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司