專利名稱：Umos器件及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件的制造領(lǐng)域，尤其涉及UMOS器件及其形成方法。
背景技術(shù)：
功率金屬-氧化物-半導(dǎo)體場效應(yīng)管(P0wer M0SFET)結(jié)構(gòu)由于功能上的特殊性， 在非常廣闊的領(lǐng)域有著廣泛的應(yīng)用，例如，磁盤驅(qū)動，汽車電子以及功率器件等等方面。以 功率器件為例，應(yīng)用于功率器件的超大規(guī)模集成電路器件，其輸出整流器要求能夠在輸入 20V電壓而輸出大約3. 3V電壓和輸入IOV電壓而輸出大約1. 5V電壓；并且要求所述功率 器件能夠具有IOV至50V范圍的衰竭電壓。對于現(xiàn)有的一些器件無法滿足所述需求，例如 肖特基二極管(Schottky diodes)的衰竭電壓范圍大約在0. 5V。一種新型的器件結(jié)構(gòu)，U-溝槽金屬-氧化物-半導(dǎo)體場效應(yīng)管 ("U"-groove-metal-oxide-silicon transistors, UM0S)被提出來解決上述這個問題。 在例如在美國專利公開號為US20080079065A1中還能發(fā)現(xiàn)更多關(guān)于UMOS制造的相關(guān)信息。UMOS是一種柵極或者漏極形成為“U”溝槽結(jié)構(gòu)的場效應(yīng)管，UMOS不但提供了上述 器件的解決方案，并且采用UMOS的器件能夠比通常應(yīng)用NMOS的器件節(jié)約大約40%的空間， 參照圖1，圖1為現(xiàn)有的UMOS的結(jié)構(gòu)圖，具體包括，半導(dǎo)體襯底100，位于半導(dǎo)體襯底100內(nèi) 的掩埋漏極區(qū)，位于半導(dǎo)體襯底100上的外延層110，位于外延層110內(nèi)的源極區(qū)122，位于 外延層110內(nèi)的柵介質(zhì)層123和位于外延層110內(nèi)的柵介質(zhì)層123內(nèi)的柵導(dǎo)電層124，位于 外延層110內(nèi)的體區(qū)(body) 121。然而，隨著半導(dǎo)體技術(shù)的發(fā)展，半導(dǎo)體集成度的進一步提高，上述UMOS的溝道區(qū) 長度也會進一步縮小，上述溝道區(qū)長度的減小會導(dǎo)致UMOS在工作的時候耗盡區(qū)重疊而使 得UMOS器件失效。

發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問題是避免UMOS器件在工作的時候耗盡區(qū)重疊。為解決上述問題，本發(fā)明提供一種UMOS器件的形成方法，包括提供襯底，所述襯 底為n+型襯底；在所述襯底表面形成η外延層；在所述η外延層內(nèi)形成位于所述η外延層 表面?zhèn)鹊腜阱；在所述η外延層和ρ阱內(nèi)形成貫穿所述η外延層且位于ρ阱內(nèi)的溝槽；在所 述溝槽底部和溝槽側(cè)壁以及部分P阱與所述溝槽側(cè)壁相鄰的表面形成柵介質(zhì)層；在所述柵 介質(zhì)層表面形成柵電極層且所述柵電極層填充所述溝槽；在P阱內(nèi)形成源極區(qū)和體區(qū)，所 述源極區(qū)與柵介質(zhì)層相鄰?？蛇x的，柵電極層和柵介質(zhì)層有部分形成在ρ阱表面。可選的，在所述溝槽底部和溝槽側(cè)壁以及與所述溝槽側(cè)壁相鄰的ρ阱表面形成柵 介質(zhì)層和在所述介質(zhì)層表面形成填充所述溝槽的柵電極層具體步驟包括在所述溝槽底部 和溝槽側(cè)壁以及P阱表面形成柵介質(zhì)薄膜；在所述柵介質(zhì)薄膜上形成填充所述溝槽的柵電 極層薄膜；在所述柵電極層薄膜表面形成與柵電極層對應(yīng)的光刻膠圖形；以所述光刻膠圖形為掩膜，依次刻蝕柵電極層薄膜和柵介質(zhì)薄膜，形成柵電極層和柵介質(zhì)層?？蛇x的，所述柵電極層材料為多晶硅或者導(dǎo)電金屬材料?？蛇x的，所述柵介質(zhì)層材料為氧化硅或者氮化硅?？蛇x的，所述η外延層的離子濃度要低于η.型襯底的離子濃度。本發(fā)明還提供一種UMOS器件η+型襯底；形成在η+型襯底表面的η外延層；形成 在η外延層表面的P阱；貫穿所述η外延層且位于P阱內(nèi)的溝槽；形成在所述溝槽底部和溝 槽側(cè)壁以及部分P阱與所述溝槽側(cè)壁相鄰的表面的柵介質(zhì)層；形成在所述柵介質(zhì)層表面的 柵電極層且所述柵電極層填充所述溝槽；形成在P阱內(nèi)的源極區(qū)和體區(qū)，且所述源極區(qū)與 柵介質(zhì)層相鄰。可選的，所述柵電極層材料為多晶硅或者導(dǎo)電金屬材料?？蛇x的，所述柵介質(zhì)層材料為氧化硅或者氮化硅。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點本發(fā)明提供的制造方法形成的UMOS溝道 區(qū)足夠?qū)?，能夠避免工作時UMOS的源極區(qū)和漏極區(qū)的耗盡區(qū)重疊導(dǎo)致UMOS失效現(xiàn)象出現(xiàn)。


圖1為現(xiàn)有的UMOS器件的結(jié)構(gòu)圖；圖2是本發(fā)明UMOS器件形成方法的一實施例的流程示意圖；圖3至圖8為本發(fā)明UMOS器件形成方法的一實施例的過程示意圖。
具體實施例方式由背景技術(shù)可知，現(xiàn)有的UMOS結(jié)構(gòu)隨著半導(dǎo)體集成度的進一步提高會出現(xiàn)溝道 區(qū)長度進一步縮小，導(dǎo)致UMOS耗盡區(qū)重疊而使得UMOS失效現(xiàn)象。為此，本發(fā)明的發(fā)明人提出一種新的UMOS器件形成方法，包括提供襯底，所述襯 底為η+型襯底；在所述襯底表面形成η外延層；在所述η外延層內(nèi)形成位于所述η外延層 表面?zhèn)鹊腜阱；在所述η外延層和ρ阱內(nèi)形成貫穿所述η外延層且位于ρ阱內(nèi)的溝槽；在所 述溝槽底部和溝槽側(cè)壁以及部分P阱與所述溝槽側(cè)壁相鄰的表面形成柵介質(zhì)層；在所述柵 介質(zhì)層表面形成柵電極層且所述柵電極層填充所述溝槽；在P阱內(nèi)形成源極區(qū)和體區(qū)，所 述源極區(qū)與柵介質(zhì)層相鄰?？蛇x的，柵電極層和柵介質(zhì)層有部分形成在ρ阱表面?？蛇x的，在所述溝槽底部和溝槽側(cè)壁以及與所述溝槽側(cè)壁相鄰的ρ阱表面形成柵 介質(zhì)層和在所述介質(zhì)層表面形成填充所述溝槽的柵電極層具體步驟包括在所述溝槽底部 和溝槽側(cè)壁以及P阱表面形成柵介質(zhì)薄膜；在所述柵介質(zhì)薄膜上形成填充所述溝槽的柵電 極層薄膜；在所述柵電極層薄膜表面形成與柵電極層對應(yīng)的光刻膠圖形；以所述光刻膠圖 形為掩膜，依次刻蝕柵電極層薄膜和柵介質(zhì)薄膜，形成柵電極層和柵介質(zhì)層?？蛇x的，所述柵電極層材料為多晶硅或者導(dǎo)電金屬材料?？蛇x的，所述柵介質(zhì)層材料為氧化硅或者氮化硅?？蛇x的，所述η外延層的離子濃度要低于η.型襯底的離子濃度。本發(fā)明還提供一種UMOS器件η+型襯底；形成在η+型襯底表面的η外延層；形成 在η外延層表面的P阱；貫穿所述η外延層且位于P阱內(nèi)的溝槽；形成在所述溝槽底部和溝槽側(cè)壁以及部分P阱與所述溝槽側(cè)壁相鄰的表面的柵介質(zhì)層；形成在所述柵介質(zhì)層表面的 柵電極層且所述柵電極層填充所述溝槽；形成在P阱內(nèi)的源極區(qū)和體區(qū)，且所述源極區(qū)與 柵介質(zhì)層相鄰?？蛇x的，所述柵電極層材料為多晶硅或者導(dǎo)電金屬材料。可選的，所述柵介質(zhì)層材料為氧化硅或者氮化硅。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以 很多不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況 下做類似推廣，因此本發(fā)明不受下面公開的具體實施的限制。其次，本發(fā)明利用示意圖進行詳細描述，在詳述本發(fā)明實施例時，為便于說明，表 示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意圖只是實例，其在此不應(yīng) 限制本發(fā)明保護的范圍。此外，在實際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。圖2是本發(fā)明UMOS器件形成方法的一實施例的流程示意圖，圖3至圖8為本發(fā)明 UMOS器件形成方法的一實施例的過程示意圖。下面結(jié)合圖2至圖8對本發(fā)明的UMOS器件 形成方法進行說明。步驟S101，提供襯底，所述襯底為η+型襯底。參考圖3，提供襯底200，所述的襯底200可以是單晶硅、多晶硅或非晶硅；所述襯 底200也可以是硅、鍺、砷化鎵或硅鍺化合物；該襯底200還可以具有外延層或絕緣層上硅 結(jié)構(gòu)；所述的襯底200還可以是其它半導(dǎo)體材料，這里不再一一列舉。需要特別指出的是，所述襯底200為具有一定摻雜濃度的η.型襯底，在本實施例 中，所述襯底200為磷摻雜的η.型襯底，所述襯底的電阻率為0. 0015ohm. cm,當(dāng)然，需要特 別指出的是，也可以根據(jù)制備UMOS類型不同而適當(dāng)?shù)倪x擇摻雜類型的襯底200以及其他電 阻率的襯底200，在此特地說明，不應(yīng)過分限制本發(fā)明的保護范圍。所述的襯底200為η+型襯底可以通過直接向襯底供應(yīng)商購買獲得也可以通過離 子注入工藝向沒有摻雜的硅襯底內(nèi)注入η型離子獲得，在這里不做贅述。步驟S102，在所述襯底表面形成η外延層。參考圖4，所述在所述襯底200表面形成η外延層210的工藝可以選用公知的外延 工藝，具體工藝在這里不做贅述。所述外延層的離子摻雜濃度要低于η.型襯底的離子濃度，具體的η外延層的離子 摻雜濃度由所需UMOS器件的參數(shù)決定，本領(lǐng)域的技術(shù)人員可以根據(jù)所需要制備的UMOS的 參數(shù)來選定外延層的離子摻雜濃度，在此特地說明，不應(yīng)過分限制本發(fā)明的保護范圍。步驟S103，在所述η外延層210內(nèi)形成位于所述η外延層210表面?zhèn)鹊摩掩?。參考圖5，所述ρ阱220形成工藝可以為公知的離子注入工藝，具體的ρ阱220的 離子摻雜濃度由所需P阱220的參數(shù)決定，本領(lǐng)域的技術(shù)人員可以根據(jù)所需ρ阱220的參 數(shù)來選定P阱220的離子摻雜濃度，在此特地說明，不應(yīng)過分限制本發(fā)明的保護范圍。步驟S104，在所述η外延層210和ρ阱220內(nèi)形成貫穿所述η外延層210且位于 ρ阱220內(nèi)的溝槽。參考圖6，所述溝槽221的形成步驟包括在所述η外延層表面形成與所述溝槽 221對應(yīng)的光刻膠圖形；以所述光刻膠圖形為掩膜，依次刻蝕所述η外延層210和ρ阱220 形成溝槽221。所述刻蝕ρ阱220的深度由需要制備的UMOS器件的參數(shù)來設(shè)定，本領(lǐng)域的技術(shù)人員可以根據(jù)所需要制備的UMOS器件的參數(shù)來設(shè)定刻蝕時間，控制溝槽221在ρ阱 220的深度，在此特地說明，不應(yīng)過分限制本發(fā)明的保護范圍。參考圖7，如步驟S105所述，在所述溝槽221底部和溝槽221側(cè)壁以及部分ρ阱 220與所述溝槽221側(cè)壁相鄰的表面形成柵介質(zhì)層230。然后如步驟S106所述，在所述柵 介質(zhì)層230表面形成柵電極層240且所述柵電極層240填充所述溝槽221。上述步驟具體包括通過在所述溝槽221底部和溝槽221側(cè)壁以及ρ阱220表面 形成柵介質(zhì)薄膜；在所述柵介質(zhì)薄膜上形成填充所述溝槽221的柵電極層薄膜；在所述柵 電極層薄膜表面形成與柵電極層240對應(yīng)的光刻膠圖形；以所述光刻膠圖形為掩膜，依次 刻蝕柵電極層薄膜和柵介質(zhì)薄膜，形成柵電極層240和柵介質(zhì)層230。需要指出的是，刻蝕形成的柵電極層240和柵介質(zhì)層230有部分形成在ρ阱220 表面，而現(xiàn)有的UMOS器件的柵電極層和柵介質(zhì)層僅僅形成在溝槽221內(nèi)，現(xiàn)有的UMOS器件 在工作時候，源極區(qū)和漏極區(qū)的耗盡區(qū)容易重疊而使得UMOS器件失效，而本發(fā)明的形成的 柵電極層240和柵介質(zhì)層230有部分形成在ρ阱220表面使得溝道區(qū)會比現(xiàn)有的UMOS器 件會更寬，從而避免了源極區(qū)和漏極區(qū)的耗盡區(qū)容易重疊的現(xiàn)象出現(xiàn)。所述柵介質(zhì)層材料選自氧化硅或者氮化硅，柵電極層材料選自多晶硅或者導(dǎo)電金 屬材料。步驟S107，在ρ阱220內(nèi)形成源極區(qū)和體區(qū)，所述源極區(qū)與柵介質(zhì)層230相鄰。參考圖8，如步驟S107所述，在ρ阱220內(nèi)形成源極區(qū)251和體區(qū)252，所述源極 區(qū)251與柵介質(zhì)層230相鄰。所述形成源極區(qū)251和體區(qū)252的工藝步驟包括在所述ρ阱220表面形成與源 極區(qū)251對應(yīng)的光刻膠圖形；以所述與源極區(qū)251對應(yīng)的光刻膠圖形為掩膜，對ρ阱220進 行η+離子注入，形成源極區(qū)251 ；然后去除與源極區(qū)251對應(yīng)的光刻膠圖形，在所述ρ阱220 表面形成與體區(qū)252對應(yīng)的光刻膠圖形；以所述與體區(qū)252對應(yīng)的光刻膠圖形為掩膜，對ρ 阱220進行ρ+離子注入，形成體區(qū)252。請參考圖8，以上述工藝形成的UMOS器件，包括η+型襯底200 ；形成在η+型襯底 200表面的η外延層210 ；形成在η外延層210表面的ρ阱220 ；貫穿所述η外延層210且 位于ρ阱220內(nèi)的溝槽221 ；形成在所述溝槽221底部和溝槽221側(cè)壁以及部分ρ阱220與 所述溝槽221側(cè)壁相鄰的表面的柵介質(zhì)層230 ；形成在所述柵介質(zhì)層230表面的柵電極層 240且所述柵電極層240填充所述溝槽221 ；形成在ρ阱220內(nèi)的源極區(qū)251和體區(qū)252， 且所述源極區(qū)251與柵介質(zhì)層230相鄰。本發(fā)明提供的制造方法形成的UMOS器件溝道區(qū)足夠?qū)?，能夠避免工作時UMOS器 件的源極區(qū)和漏極區(qū)的耗盡區(qū)重疊導(dǎo)致UMOS器件失效現(xiàn)象出現(xiàn)。雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù) 人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng) 當(dāng)以權(quán)利要求所限定的范圍為準。
權(quán)利要求
1.一種UMOS器件形成方法，其特征在于，包括 提供襯底，所述襯底為n+型襯底；在所述襯底表面形成η外延層；在所述η外延層內(nèi)形成位于所述η外延層表面?zhèn)鹊摩掩?；在所述η外延層和P阱內(nèi)形成貫穿所述η外延層且位于P阱內(nèi)的溝槽；在所述溝槽底部和溝槽側(cè)壁以及部分P阱與所述溝槽側(cè)壁相鄰的表面形成柵介質(zhì)層；在所述柵介質(zhì)層表面形成柵電極層且所述柵電極層填充所述溝槽；在P阱內(nèi)形成源極區(qū)和體區(qū)，所述源極區(qū)與柵介質(zhì)層相鄰。
2.如權(quán)利要求1所述的UMOS器件形成方法，其特征在于，在所述溝槽底部和溝槽側(cè)壁 以及與所述溝槽側(cè)壁相鄰的P阱表面形成柵介質(zhì)層和在所述介質(zhì)層表面形成填充所述溝 槽的柵電極層具體步驟包括在所述溝槽底部和溝槽側(cè)壁以及P阱表面形成柵介質(zhì)薄膜； 在所述柵介質(zhì)薄膜上形成填充所述溝槽的柵電極層薄膜；在所述柵電極層薄膜表面形成與 柵電極層對應(yīng)的光刻膠圖形；以所述光刻膠圖形為掩膜，依次刻蝕柵電極層薄膜和柵介質(zhì) 薄膜，形成柵電極層和柵介質(zhì)層。
3.如權(quán)利要求1所述的UMOS器件形成方法，其特征在于，所述柵電極層材料為多晶硅 或者導(dǎo)電金屬材料。
4.如權(quán)利要求1所述的UMOS器件形成方法，其特征在于，所述柵介質(zhì)層材料為氧化硅或者氮化硅。
5.如權(quán)利要求1所述的UMOS器件形成方法，其特征在于，所述η外延層的離子濃度要 低于η+型襯底的離子濃度。
6.一種UMOS器件，其特征在于，包括 η.型襯底；形成在η+型襯底表面的η外延層； 形成在η外延層表面的ρ阱； 貫穿所述η外延層且位于ρ阱內(nèi)的溝槽；形成在所述溝槽底部和溝槽側(cè)壁以及部分P阱與所述溝槽側(cè)壁相鄰的表面的柵介質(zhì)層；形成在所述柵介質(zhì)層表面的柵電極層且所述柵電極層填充所述溝槽； 形成在P阱內(nèi)的源極區(qū)和體區(qū)，且所述源極區(qū)與柵介質(zhì)層相鄰。
7.如權(quán)利要求6所述的UMOS器件，其特征在于，所述柵電極層材料為多晶硅或者導(dǎo)電 金屬材料。
8.如權(quán)利要求6所述的UMOS器件，其特征在于，所述柵介質(zhì)層材料為氧化硅或者氮化娃。
全文摘要
一種UMOS器件及其形成方法，其中UMOS器件形成方法包括提供襯底，所述襯底為n+型襯底；在所述襯底表面形成n外延層；在所述n外延層內(nèi)形成位于所述n外延層表面?zhèn)鹊膒阱；在所述n外延層和p阱內(nèi)形成貫穿所述n外延層且位于p阱內(nèi)的溝槽；在所述溝槽底部和溝槽側(cè)壁以及部分p阱與所述溝槽側(cè)壁相鄰的表面形成柵介質(zhì)層；在所述柵介質(zhì)層表面形成柵電極層且所述柵電極層填充所述溝槽；在p阱內(nèi)形成源極區(qū)和體區(qū)，所述源極區(qū)與柵介質(zhì)層相鄰。本發(fā)明提供的制造方法形成的UMOS溝道區(qū)足夠?qū)?，能夠避免工作時UMOS器件的源極區(qū)和漏極區(qū)的耗盡區(qū)重疊導(dǎo)致UMOS器件失效現(xiàn)象出現(xiàn)。
文檔編號H01L29/78GK102074477SQ20091019922
公開日2011年5月25日 申請日期2009年11月20日 優(yōu)先權(quán)日2009年11月20日
發(fā)明者鄭大燮, 陳德艷 申請人:中芯國際集成電路制造(上海)有限公司