專(zhuān)利名稱：一種基于垂直柵soi cmos器件的超結(jié)結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于微電子與固體電子技術(shù)領(lǐng)域，涉及一種基于垂直柵SOI CMOS器件的超 結(jié)結(jié)構(gòu)及其制作方法。
背景技術(shù)：
SOI (Si 1 icon-On-Insulator)集成技術(shù)由于具有隔離性能好、漏電流小、速度快、 功耗低和抗輻照等優(yōu)點(diǎn)，被譽(yù)為二十一世紀(jì)的集成技術(shù)，并被廣泛應(yīng)用于高性能HVIC和 PIC中。 但是由于SOI材料的介質(zhì)隔離，制作在厚膜SOI襯底上MOS器件上下Si-Si02界面 處的耗盡層沒(méi)有接觸，在它們中間存在一中性體區(qū)，這一中性體區(qū)使得硅體處于電學(xué)浮空 狀態(tài)，產(chǎn)生了兩個(gè)明顯的二級(jí)寄生效應(yīng)，一個(gè)是〃 翹曲效應(yīng)〃 ，即Kink效應(yīng)；另一個(gè)是器件 源漏之間形成的基極開(kāi)路NPN寄生晶體管效應(yīng)。這種由于體區(qū)處于懸浮狀態(tài)，電勢(shì)被抬高， 使得碰撞電離產(chǎn)生的電荷無(wú)法被迅速移走的現(xiàn)象叫作浮體效應(yīng)。SOI CMOS器件特有的浮體 效應(yīng)不僅會(huì)降低器件增益，降低源漏擊穿電壓，引起單管閂鎖，帶來(lái)較大的泄漏電流，導(dǎo)致 功耗增加，還會(huì)引起電路工作的不穩(wěn)定，帶來(lái)噪聲過(guò)沖，對(duì)器件和電路性能的影響很大。
SOI CMOS器件中的浮體效應(yīng)，可以通過(guò)一種具有垂直柵結(jié)構(gòu)SOI CMOS器件抑制甚 至消除，即將傳統(tǒng)結(jié)構(gòu)PMOS和NMOS翻倒，從側(cè)部露出其體區(qū)，達(dá)到將PMOS和NMOS的體區(qū) 與埋氧層分離的目的，這樣一旦開(kāi)孔引出體電極便可將體區(qū)電勢(shì)箝位，更為方便的是，可以 根據(jù)實(shí)際需要選擇接地或接源極，這樣就幾乎完全消除了 SOI CMOS器件中的浮體效應(yīng)，大 大拓展了SOI CMOS器件的優(yōu)越性。 超結(jié)結(jié)構(gòu)則是在MOS管的溝道區(qū)和漏區(qū)加入一段濃度較低的漂移區(qū)，起到分擔(dān)源 漏電壓、提高整個(gè)器件擊穿電壓的作用，該漂移區(qū)通過(guò)交錯(cuò)的pn柱區(qū)能夠盡可能將整個(gè)漂 移區(qū)完全耗盡，這樣整個(gè)漂移區(qū)pn結(jié)及其它關(guān)鍵位置處的電場(chǎng)分布得以減小并且平坦化， 能夠最大限度提高漂移區(qū)抗擊穿能力的。 本實(shí)施例在垂直柵SOI CMOS器件的基礎(chǔ)上，通過(guò)引入超結(jié)技術(shù)，不僅能夠消除SOI CMOS器件的浮體效應(yīng)，還能夠在只使用1塊掩膜板的條件下實(shí)現(xiàn)傳統(tǒng)情況下需要2塊掩膜 板的漂移區(qū)pn柱區(qū)，降低了工藝復(fù)雜性。它將單一摻雜類(lèi)型的漂移區(qū)改造成pn柱區(qū)交錯(cuò) 的漂移區(qū)，盡可能使漂移區(qū)在達(dá)到擊穿電壓時(shí)全耗盡，優(yōu)化了漂移區(qū)的電場(chǎng)分布，在消除了 SOI CMOS器件浮體效應(yīng)、提高了器件擊穿電壓的前提下，大大提升了垂直柵SOI CMOS器件 超結(jié)結(jié)構(gòu)的整體電學(xué)性能，并減少了版圖簡(jiǎn)化了工藝。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種基于垂直柵SOI CMOS器件的超結(jié)結(jié)構(gòu) 及一種基于垂直柵SOI CMOS器件的超結(jié)結(jié)構(gòu)的制作方法。
為解決上述技術(shù)問(wèn)題，本發(fā)明采用如下技術(shù)方案。 —種基于垂直柵SOI CMOS器件的超結(jié)結(jié)構(gòu)，包括SOI襯底，以及生長(zhǎng)在SOI襯底上的柵區(qū)、源區(qū)、溝道區(qū)、漂移區(qū)、漏區(qū)，所述溝道區(qū)和漏區(qū)之間設(shè)有pn柱區(qū)上下排列的漂移區(qū)，且漂移區(qū)中居于下方的柱區(qū)與漏區(qū)摻雜類(lèi)型一致。 作為本發(fā)明的一種優(yōu)選方案，所述SOI襯底包括由下至上生長(zhǎng)的硅襯底層，埋層氧化層，單晶硅頂層。 作為本發(fā)明的另一種優(yōu)選方案，所述源區(qū)分為NMOS源區(qū)和PMOS源區(qū)，所述溝道區(qū)分為NMOS溝道區(qū)和PMOS溝道區(qū)，所述漂移區(qū)分為NMOS漂移區(qū)和PMOS漂移區(qū)，所述漏區(qū)分為畫(huà)OS漏區(qū)和PMOS漏區(qū)；NMOS溝道區(qū)和PMOS溝道區(qū)之間生長(zhǎng)有共用的垂直柵區(qū)，垂直柵區(qū)與NMOS溝道區(qū)之間生長(zhǎng)有NMOS柵氧化層，垂直柵區(qū)與PMOS溝道區(qū)之間生長(zhǎng)有PMOS柵氧化層。 作為本發(fā)明的再一種優(yōu)選方案，所述垂直柵區(qū)、源區(qū)、溝道區(qū)、漂移區(qū)、漏區(qū)，與硅襯底層之間隔離有埋層氧化層；所述垂直柵區(qū)、NMOS柵氧化層和PMOS柵氧化層均向下延伸至埋層氧化層。 作為本發(fā)明的再一種優(yōu)選方案，所述NMOS源區(qū)引出有NMOS源極，NMOS漏區(qū)引出
有NMOS漏極，NMOS溝道區(qū)引出有NMOS體電極；所述PMOS源區(qū)引出有PMOS源極，PMOS漏
區(qū)引出有PMOS漏極，PMOS溝道區(qū)引出有PMOS體電極；垂直柵區(qū)引出有柵極。 作為本發(fā)明的再一種優(yōu)選方案，所述垂直柵區(qū)與NMOS溝道區(qū)、PMOS溝道區(qū)垂直對(duì)準(zhǔn)。 —種用于高壓的SOI L匿OS器件超結(jié)結(jié)構(gòu)的制作方法，包括以下步驟 步驟一，由下至上依次生長(zhǎng)硅襯底層，埋層氧化層，單晶硅頂層構(gòu)成SOI襯底； 步驟二，在SOI襯底上的單晶硅頂層位置處生成源區(qū)、溝道區(qū)、漂移區(qū)、漏區(qū)； 步驟三，在表面生長(zhǎng)光刻刻蝕保護(hù)層后對(duì)漂移區(qū)分兩次進(jìn)行摻雜； 步驟四，第一次摻雜采用輕劑量高能量深注入方法，注入深至埋層氧化層； 步驟五，第二次摻雜采用輕劑量低能量淺注入方法，注入深至單晶硅頂層厚度一半處。 作為本發(fā)明的一種優(yōu)選方案，所述源區(qū)分為NMOS源區(qū)和PMOS源區(qū)，所述溝道區(qū)分為NMOS溝道區(qū)和PMOS溝道區(qū)，所述漂移區(qū)分為NMOS漂移區(qū)和PMOS漂移區(qū)，所述漏區(qū)分為NMOS漏區(qū)和PMOS漏區(qū)；NMOS源區(qū)、NMOS漏區(qū)、NMOS漂移區(qū)和NMOS溝道區(qū)構(gòu)成NMOS有源區(qū)；PMOS源區(qū)、PMOS漏區(qū)、PMOS漂移區(qū)和PMOS溝道區(qū)構(gòu)成PMOS有源區(qū)。
作為本發(fā)明的另一種優(yōu)選方案，所述方法還包括以下步驟 步驟六，在NMOS和PMOS中間刻蝕一個(gè)窗口 ，利用熱氧化的方法在窗口內(nèi)側(cè)壁形成NMOS柵氧化層和PMOS柵氧化層； 步驟七，在窗口處淀積多晶硅，填滿，然后通過(guò)化學(xué)機(jī)械拋光形成垂直柵區(qū)；
步驟八，分別對(duì)NMOS源區(qū)、NMOS漏區(qū)、NMOS溝道區(qū)淀積金屬引出NMOS源極、NMOS漏極、NMOS體電極；分別對(duì)PMOS源區(qū)、PMOS漏區(qū)、PMOS溝道區(qū)淀積金屬弓|出PMOS源極、PMOS漏極、PMOS體電極。 本發(fā)明的有益效果在于它將單一摻雜類(lèi)型的漂移區(qū)改造成pn柱區(qū)交錯(cuò)的漂移區(qū)，盡可能使得漂移區(qū)在達(dá)到擊穿電壓時(shí)全耗盡，電場(chǎng)分布得到優(yōu)化，電場(chǎng)峰值在漂移區(qū)、漂移區(qū)與溝道區(qū)交界處、漂移區(qū)與漏區(qū)交界處降低并平坦化，大大提升了 L匿OS的擊穿電壓。


圖1為常規(guī)超結(jié)結(jié)構(gòu)的俯視圖2為NMOS超結(jié)結(jié)構(gòu)的剖面圖3為NMOS超結(jié)結(jié)構(gòu)的俯視圖4為PMOS超結(jié)結(jié)構(gòu)的剖面圖5為PMOS超結(jié)結(jié)構(gòu)的俯視圖。
主要組件符號(hào)說(shuō)明1、源極；2、源區(qū)3、柵極；4、柵區(qū);5、P-柱區(qū)；6、N-柱區(qū)；7、漏極；8、漏區(qū)；9、硅襯底層；10、埋層氧化層；11、NM0S源區(qū)；12、NM0S溝道區(qū)；13、NM0S漏區(qū)；14、NM0S漂移區(qū)n-柱區(qū)15、NM0S漂移區(qū)p-柱區(qū)；16、腦S光刻保護(hù)層;17、NM0S源極；18、NM0S柵極；19、NM0S漏極；20、NM0S體電極；21、PM0S源區(qū)；22、PM0S溝道區(qū)；23、PM0S漏區(qū)；24、PM0S漂移區(qū)p-柱區(qū)25、PM0S漂移區(qū)n-柱區(qū)；26、PM0S光刻保護(hù)層。27、PM0S源極；28、PM0S柵極；29、PM0S漏極;30、PM0S體電極。
具體實(shí)施例方式
本發(fā)明公開(kāi)了一種基于垂直柵SOI CMOS器件的超結(jié)結(jié)構(gòu)及其制作方法。該結(jié)構(gòu) 包括SOI襯底，源區(qū)、溝道區(qū)、漏區(qū)、垂直柵區(qū)、柵氧化層、pn柱區(qū)上下交錯(cuò)排列的漂移區(qū)。 垂直柵區(qū)及柵氧化層延伸至埋層氧化層，漂移區(qū)pn柱區(qū)上下排列，PMOS和NMOS的漂移區(qū) pn柱區(qū)均為淺摻雜，且下方的一個(gè)柱區(qū)應(yīng)與漏區(qū)摻雜類(lèi)型一致。該結(jié)構(gòu)可以在結(jié)合SOI垂 直柵MOS器件抗浮體效應(yīng)的優(yōu)點(diǎn)的基礎(chǔ)上，利用一塊版圖同時(shí)實(shí)現(xiàn)漂移區(qū)pn結(jié)區(qū)，降低了 工藝復(fù)雜性。下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
作進(jìn)一步詳細(xì)說(shuō)明。
實(shí)施例一 本實(shí)施例提供一種基于垂直柵SOI CMOS器件的超結(jié)結(jié)構(gòu)，包括SOI襯底，以及生 長(zhǎng)在SOI襯底上的柵區(qū)、源區(qū)、溝道區(qū)、漏區(qū)，所述溝道區(qū)和漏區(qū)之間設(shè)有pn柱區(qū)上下排列 的漂移區(qū)，且漂移區(qū)中居于下方的柱區(qū)與漏區(qū)摻雜類(lèi)型一致。 所述SOI襯底包括由下至上生長(zhǎng)的硅襯底層，埋層氧化層，單晶硅頂層。所述垂直 柵SOI CMOS器件超結(jié)結(jié)構(gòu)包括垂直柵SOI NMOS超結(jié)結(jié)構(gòu)和垂直柵SOIPMOS超結(jié)結(jié)構(gòu)，所 述柵區(qū)分為NMOS柵區(qū)和PMOS柵區(qū)，所述源區(qū)分為NMOS源區(qū)和PMOS源區(qū)，所述溝道區(qū)分 為NMOS溝道區(qū)和PMOS溝道區(qū)，所述漂移區(qū)分為NMOS漂移區(qū)和PMOS漂移區(qū)，所述漏區(qū)分為NM0S漏區(qū)和PMOS漏區(qū)；垂直柵區(qū)與NMOS溝道區(qū)之間生長(zhǎng)有NMOS柵氧化層，垂直柵區(qū)與 PMOS溝道區(qū)之間生長(zhǎng)有PMOS柵氧化層。所述垂直柵區(qū)、源區(qū)、溝道區(qū)、漂移區(qū)、漏區(qū)，與硅襯 底層之間隔離有埋層氧化層；所述垂直柵區(qū)、NMOS柵氧化層和PMOS柵氧化層均向下延伸至 埋層氧化層。所述NMOS垂直柵區(qū)引出有NMOS柵極，NMOS源區(qū)引出有NMOS源極，NMOS漏區(qū) 引出有NMOS漏極，NMOS溝道區(qū)引出有NMOS體電極；所述PMOS垂直柵區(qū)引出有PMOS柵極， PMOS源區(qū)引出有PMOS源極，PMOS漏區(qū)引出有PMOS漏極，PMOS溝道區(qū)引出有PMOS體電極。 所述垂直柵區(qū)水平方向上與NMOS溝道區(qū)、PMOS溝道區(qū)垂直。NMOS源區(qū)、NMOS漏區(qū)、NMOS漂 移區(qū)和NMOS溝道區(qū)構(gòu)成NMOS有源區(qū)；PMOS源區(qū)、PMOS漏區(qū)、PMOS漂移區(qū)和PMOS溝道區(qū)構(gòu) 成PMOS有源區(qū)；NMOS有源區(qū)和PMOS有源區(qū)統(tǒng)稱為有源區(qū)。 本實(shí)施例還提供一種基于垂直柵SOI CMOS器件的超結(jié)結(jié)構(gòu)的制作方法，包括以下 步驟 步驟一，由下至上依次生長(zhǎng)硅襯底層，埋層氧化層，單晶硅頂層構(gòu)成SOI襯底；
步驟二，利用STI隔離技術(shù)對(duì)SOI頂層硅的有源區(qū)和柵區(qū)進(jìn)行氧化物隔離；
步驟三，對(duì)漂移區(qū)進(jìn)行光刻膠刻蝕后，露出漂移區(qū)注入窗口 ，然后分兩次離子注入 進(jìn)行摻雜進(jìn)而在漂移區(qū)形成pn柱區(qū)； 步驟四，第一次摻雜采用輕劑量高能量深注入方法，注入深至埋層氧化層； 步驟五，第二次摻雜采用輕劑量低能量淺注入方法，注入深至單晶硅頂層厚度一
半處，兩次摻雜濃度和形成的柱區(qū)深度相同。 步驟六，分別對(duì)源區(qū)、漏區(qū)進(jìn)行重?fù)诫s。 所述方法還包括以下步驟 步驟七，淀積氮化硅掩蔽層，對(duì)柵區(qū)進(jìn)行光刻膠刻蝕，并利用干法刻蝕的方法在 NMOS和PMOS的柵區(qū)處刻出窗口，然后利用熱氧化的方法在窗口內(nèi)側(cè)壁形成NMOS柵氧化層 和PMOS柵氧化層； 步驟八，在窗口處淀積多晶硅，填滿，摻雜，然后通過(guò)化學(xué)機(jī)械拋光形成垂直柵 區(qū)； 步驟九，分別對(duì)NMOS柵區(qū)、NMOS源區(qū)、NMOS漏區(qū)、NMOS溝道區(qū)淀積金屬引出NMOS 柵極、NMOS源極、NMOS漏極、NMOS體電極；分別對(duì)PMOS柵區(qū)、PMOS源區(qū)、PMOS漏區(qū)、PMOS溝 道區(qū)淀積金屬引出PMOS源極、PMOS漏極、PMOS體電極。 SOI (Si 1 icon-On-Insulator)集成技術(shù)由于具有隔離性能好、漏電流小、速度快、 功耗低和抗輻照等優(yōu)點(diǎn)，被譽(yù)為二十一世紀(jì)的集成技術(shù)，并被廣泛應(yīng)用于高性能HVIC和 PIC中。然而SOI CMOS獨(dú)特的浮體效應(yīng)限制了 SOI NMOS和SOI PMOS的電學(xué)性能，垂直柵 SOI CMOS器件采用一種特殊的三維結(jié)構(gòu)，能夠?qū)腋〉捏w區(qū)中多余的載流子引出而不產(chǎn)生 副作用，很好的解決了浮體效應(yīng)。 SOI超結(jié)結(jié)構(gòu)則利用了超結(jié)技術(shù)能夠最大限度提高漂移區(qū)抗擊穿能力的優(yōu)勢(shì)，極 大的提高器件的擊穿電壓。 本實(shí)施例在垂直柵SOI CMOS器件的基礎(chǔ)上，通過(guò)引入超結(jié)技術(shù)，不僅能夠消除SOI CMOS器件的浮體效應(yīng)，還能夠在只使用1塊掩膜板的條件下實(shí)現(xiàn)傳統(tǒng)情況下需要2塊掩膜 板的漂移區(qū)pn柱區(qū)，降低了工藝復(fù)雜性。它將單一摻雜類(lèi)型的漂移區(qū)改造成pn柱區(qū)交錯(cuò) 的漂移區(qū)，盡可能使漂移區(qū)在達(dá)到擊穿電壓時(shí)全耗盡，優(yōu)化了漂移區(qū)的電場(chǎng)分布，使得電場(chǎng)
7峰值在漂移區(qū)、漂移區(qū)與溝道區(qū)交界處、漂移區(qū)與漏區(qū)交界處降低并平坦化，在消除了 SOI CMOS器件浮體效應(yīng)的前提下，大大提升了垂直柵SOI CMOS器件的抗擊穿能力。
實(shí)施例二 如圖2、3所示，本實(shí)施例提供一種基于垂直柵S01 NMOS器件的超結(jié)結(jié)構(gòu)，包括SOI 襯底，以及生長(zhǎng)在SOI襯底上的NMOS源區(qū)11、 NMOS溝道區(qū)12、 NMOS漏區(qū)13，所述NMOS溝 道區(qū)12和NMOS漏區(qū)13之間設(shè)有pn結(jié)上下排列的漂移區(qū)，且居于下方的結(jié)區(qū)與NMOS漏區(qū) 13摻雜類(lèi)型一致。NMOS超結(jié)結(jié)構(gòu)的漂移區(qū)居于上方的結(jié)區(qū)為n-柱區(qū)14，居于下方的結(jié)區(qū) 為p-柱區(qū)15。 所述SOI襯底包括由下至上生長(zhǎng)的硅襯底層9，埋層氧化層IO，單晶硅頂層。NMOS 溝道區(qū)12 —側(cè)生長(zhǎng)有NMOS垂直柵區(qū)，NM0S垂直柵區(qū)與NMOS溝道區(qū)12之間生長(zhǎng)有NMOS柵 氧化層。所述NM0S垂直柵區(qū)、NM0S源區(qū)11、NM0S溝道區(qū)12、NM0S漂移區(qū)、NM0S漏區(qū)13與 硅襯底層9之間隔離有埋層氧化層10 ;所述NMOS垂直柵區(qū)、NMOS柵氧化層均向下延伸至埋 層氧化層10。所述NMOS源區(qū)11引出有NMOS源極17， NMOS漏區(qū)13引出有NMOS漏極19， NMOS溝道區(qū)12引出有NM0S體電極20， NMOS垂直柵區(qū)引出有NMOS柵極18。所述NMOS垂 直柵區(qū)與NMOS溝道區(qū)12垂直對(duì)準(zhǔn)。所述NMOS源區(qū)11、NM0S溝道區(qū)12和NMOS漏區(qū)13上 生長(zhǎng)有NMOS光刻保護(hù)層16。 本實(shí)施例提供的對(duì)NMOS漂移區(qū)制作方法為光刻刻蝕保護(hù)層后，對(duì)漂移區(qū)進(jìn)行摻 雜，分兩次。第一次進(jìn)行p-摻雜，輕劑量高能量深注入，注入深度至SOI埋氧層；第二次進(jìn)行 n-摻雜，輕劑量低能量淺注入，注入深度至頂層硅厚度一半處；兩次注入劑量相同，n-p-柱 區(qū)雜質(zhì)濃度分布相同且交界面清晰陡峭。
實(shí)施例三 如圖4、5所示，本本實(shí)施例提供一種基于垂直柵SOI PMOS器件的超結(jié)結(jié)構(gòu)，包括 SOI襯底，以及生長(zhǎng)在SOI襯底上的PMOS源區(qū)21、PM0S溝道區(qū)22、PM0S漏區(qū)23，所述PMOS 溝道區(qū)22和PMOS漏區(qū)23之間設(shè)有pn結(jié)上下排列的漂移區(qū)，且居于下方的結(jié)區(qū)與PMOS漏 區(qū)23摻雜類(lèi)型一致。PM0S超結(jié)結(jié)構(gòu)的漂移區(qū)居于上方的結(jié)區(qū)為p-柱區(qū)24，居于下方的結(jié) 區(qū)為n-柱區(qū)25。 所述S0I襯底包括由下至上生長(zhǎng)的硅襯底層9，埋層氧化層10，單晶硅頂層。PM0S 溝道區(qū)22 —側(cè)生長(zhǎng)有PM0S垂直柵區(qū)，PM0S垂直柵區(qū)與PM0S溝道區(qū)22之間生長(zhǎng)有PM0S柵 氧化層。所述PM0S垂直柵區(qū)、PM0S源區(qū)21、PM0S溝道區(qū)22、PM0S漂移區(qū)、PM0S漏區(qū)23與 硅襯底層9之間隔離有埋層氧化層10 ;所述PM0S垂直柵區(qū)、PM0S柵氧化層均向下延伸至埋 層氧化層10。所述PM0S源區(qū)21引出有PM0S源極27， PM0S漏區(qū)23引出有PM0S漏極29， PM0S溝道區(qū)22引出有PM0S體電極30， PM0S垂直柵區(qū)引出有PM0S柵極28。所述PM0S垂 直柵區(qū)與PM0S溝道區(qū)22垂直對(duì)準(zhǔn)。所述PM0S源區(qū)21、PM0S溝道區(qū)22和PM0S漏區(qū)23上 生長(zhǎng)有PM0S光刻保護(hù)層26。 對(duì)PM0S漂移區(qū)制作方法為光刻刻蝕保護(hù)層后，對(duì)漂移區(qū)進(jìn)行摻雜，分兩次。第一 次進(jìn)行n-摻雜，輕劑量高能量深注入，注入深度至S0I埋氧層；第二次進(jìn)行p-摻雜，輕劑量 低能量淺注入，注入深度至頂層硅厚度一半處；兩次注入劑量相同，p-n-柱區(qū)雜質(zhì)濃度分 布相同且交界面清晰陡峭。 這里本發(fā)明的描述和應(yīng)用是說(shuō)明性的，并非想將本發(fā)明的范圍限制在上述實(shí)施例中。這里所披露的實(shí)施例的變形和改變是可能的，對(duì)于那些本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)實(shí) 施例的替換和等效的各種部件是公知的。本領(lǐng)域技術(shù)人員應(yīng)該清楚的是，在不脫離本發(fā)明 的精神或本質(zhì)特征的情況下，本發(fā)明可以以其他形式、結(jié)構(gòu)、布置、比例，以及用其他元件、 材料和部件來(lái)實(shí)現(xiàn)。
權(quán)利要求
一種基于垂直柵SOI CMOS器件的超結(jié)結(jié)構(gòu)，包括SOI襯底，以及生長(zhǎng)在SOI襯底上的源區(qū)、溝道區(qū)、漏區(qū)，其特征在于所述溝道區(qū)和漏區(qū)之間設(shè)有pn柱區(qū)上下排列的漂移區(qū)，且漂移區(qū)中居于下方的柱區(qū)與漏區(qū)摻雜類(lèi)型一致。
2. 根據(jù)權(quán)利要求l所述的基于垂直柵SOI CMOS器件的超結(jié)結(jié)構(gòu)，其特征在于所述 SOI襯底包括由下至上生長(zhǎng)的硅襯底層，埋層氧化層，單晶硅頂層。
3. 根據(jù)權(quán)利要求2所述的基于垂直柵S01 CMOS器件的超結(jié)結(jié)構(gòu)，其特征在于所述源 區(qū)分為NMOS源區(qū)和PMOS源區(qū)，所述溝道區(qū)分為NMOS溝道區(qū)和PMOS溝道區(qū)，所述漂移區(qū)分 為NMOS漂移區(qū)和PMOS漂移區(qū)，所述漏區(qū)分為NMOS漏區(qū)和PMOS漏區(qū)；NMOS溝道區(qū)和PMOS 溝道區(qū)之間生長(zhǎng)有共用的垂直柵區(qū)，垂直柵區(qū)與NMOS溝道區(qū)之間生長(zhǎng)有NMOS柵氧化層，垂 直柵區(qū)與PMOS溝道區(qū)之間生長(zhǎng)有PMOS柵氧化層。
4. 根據(jù)權(quán)利要求3所述的基于垂直柵SOI CMOS器件的超結(jié)結(jié)構(gòu)，其特征在于所述 垂直柵區(qū)、源區(qū)、溝道區(qū)、漂移區(qū)、漏區(qū)，與硅襯底層之間隔離有埋層氧化層；所述垂直柵區(qū)、 NMOS柵氧化層和PMOS柵氧化層均向下延伸至埋層氧化層。
5. 根據(jù)權(quán)利要求3所述的基于垂直柵SOI CMOS器件的超結(jié)結(jié)構(gòu)，其特征在于所述 NMOS源區(qū)引出有NMOS源極，NMOS漏區(qū)引出有NMOS漏極，NMOS溝道區(qū)引出有NMOS體電極； 所述PMOS源區(qū)引出有PMOS源極，PMOS漏區(qū)引出有PMOS漏極，PMOS溝道區(qū)引出有PMOS體 電極；垂直柵區(qū)引出有柵極。
6. 根據(jù)權(quán)利要求3所述的基于垂直柵S01 CMOS器件的超結(jié)結(jié)構(gòu)，其特征在于所述垂 直柵區(qū)與NMOS溝道區(qū)、PMOS溝道區(qū)垂直對(duì)準(zhǔn)。
7. 根據(jù)權(quán)利要求1所述的基于垂直柵SOI CMOS器件的超結(jié)結(jié)構(gòu)，其特征在于所述源 區(qū)、溝道區(qū)和漏區(qū)上生長(zhǎng)有光刻保護(hù)層。
8. —種基于垂直柵SOI CMOS器件的超結(jié)結(jié)構(gòu)的制作方法，其特征在于，包括以下步驟步驟一，由下至上依次生長(zhǎng)硅襯底層，埋層氧化層，單晶硅頂層構(gòu)成SOI襯底；步驟二，在SOI襯底上的單晶硅頂層位置處生成源區(qū)、溝道區(qū)、漂移區(qū)、漏區(qū)；步驟三，在表面生長(zhǎng)光刻刻蝕保護(hù)層后對(duì)漂移區(qū)分兩次進(jìn)行摻雜； 步驟四，第一次摻雜采用輕劑量高能量深注入方法，注入深至埋層氧化層；步驟五，第二次摻雜采用輕劑量低能量淺注入方法，注入深至單晶硅頂層厚度一半處。
9. 根據(jù)權(quán)利要求8所述的基于垂直柵S01 CMOS器件的超結(jié)結(jié)構(gòu)的制作方法，其特征在 于所述源區(qū)分為NMOS源區(qū)和PMOS源區(qū)，所述溝道區(qū)分為NMOS溝道區(qū)和PMOS溝道區(qū)，所 述漂移區(qū)分為NMOS漂移區(qū)和PMOS漂移區(qū)，所述漏區(qū)分為NMOS漏區(qū)和PMOS漏區(qū)；NMOS源 區(qū)、NMOS漏區(qū)、NMOS漂移區(qū)和NMOS溝道區(qū)構(gòu)成NMOS有源區(qū)；PMOS源區(qū)、PMOS漏區(qū)、PMOS漂 移區(qū)和PMOS溝道區(qū)構(gòu)成PMOS有源區(qū)。
10. 根據(jù)權(quán)利要求9所述的基于垂直柵S01 CMOS器件的超結(jié)結(jié)構(gòu)的制作方法，其特征 在于，所述方法還包括以下步驟步驟六，在NMOS和PMOS中間刻蝕一個(gè)窗口 ，利用熱氧化的方法在窗口內(nèi)側(cè)壁形成NMOS 柵氧化層和PMOS柵氧化層；步驟七，在窗口處淀積多晶硅，填滿，然后通過(guò)化學(xué)機(jī)械拋光形成垂直柵區(qū)； 步驟八，分別對(duì)NMOS源區(qū)、NMOS漏區(qū)、NMOS溝道區(qū)淀積金屬引出NMOS源極、NMOS漏極、NM0S體電極；分別對(duì)PMOS源區(qū)、PMOS漏區(qū)、PMOS溝道區(qū)淀積金屬引出PMOS源極、PMOS漏極、PMOS體電極。
全文摘要
本發(fā)明公開(kāi)了一種基于垂直柵SOI CMOS器件的超結(jié)結(jié)構(gòu)及其制作方法，該結(jié)構(gòu)包括SOI襯底，以及生長(zhǎng)在SOI襯底上的柵區(qū)、源區(qū)、溝道區(qū)、漂移區(qū)、漏區(qū)，所述柵區(qū)與埋氧層垂直并直接接觸，溝道區(qū)和漏區(qū)之間設(shè)有pn柱區(qū)上下排列的漂移區(qū)，且漂移區(qū)中居于下方的柱區(qū)與漏區(qū)摻雜類(lèi)型一致。本發(fā)明在垂直柵SOI CMOS器件的基礎(chǔ)上，將單一摻雜類(lèi)型的漂移區(qū)改造成pn柱區(qū)交錯(cuò)的漂移區(qū)，盡可能使得漂移區(qū)在達(dá)到擊穿電壓時(shí)全耗盡，各處電場(chǎng)分布得到優(yōu)化，電場(chǎng)峰值在漂移區(qū)、漂移區(qū)與溝道區(qū)交界處、漂移區(qū)與漏區(qū)交界處降低并平坦化，在繼承了垂直柵SOI CMOS器件消除浮體效應(yīng)的基礎(chǔ)上，大大提升了SOI LDMOS的抗高壓擊穿能力。
文檔編號(hào)H01L27/12GK101789435SQ200910200718
公開(kāi)日2010年7月28日 申請(qǐng)日期2009年12月24日 優(yōu)先權(quán)日2009年12月24日
發(fā)明者何大偉, 俞躍輝, 徐大朋, 王中健, 程新紅, 肖德元 申請(qǐng)人:中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所;上海新傲科技股份有限公司