專利名稱：一種具有垂直柵結(jié)構(gòu)的soi cmos器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于微電子與固體電子技術(shù)領(lǐng)域，涉及一種具有垂直柵結(jié)構(gòu)的SOICMOS器 件的制作方法。
背景技術(shù)：
互補金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor, CMOS)器 件是在將N型金屬氧化物半導(dǎo)體晶體管(NMOS)與P型金屬氧化物半導(dǎo)體晶體管(PMOS)集 成在同一塊硅片上的半導(dǎo)體器件。隨著器件尺寸的不斷縮小，短溝道效應(yīng)(SCE)成為所有 常規(guī)平面CMOS器件按比例進一步縮小所難以逾越的一道障礙，它導(dǎo)致器件特性退化，寄生 效應(yīng)增加，限制了常規(guī)平面CMOS器件的進一步縮小。 絕緣體上硅(Silicon On Insulator, SOI)是指以"工程化的"基板代替?zhèn)鹘y(tǒng)的 體型襯底硅的基板技術(shù)，這種基板通常由以下三層構(gòu)成薄的單晶硅頂層，在其上形成蝕刻 電路；相當(dāng)薄的埋層氧化層(Buried Oxide， BOX)，即絕緣二氧化硅中間層；非常厚的體型 襯底硅襯底層，其主要作用是為上面的兩層提供機械支撐。由于SOI結(jié)構(gòu)中氧化層把其上 的硅膜層與硅襯底層分隔開來，大面積的p-n結(jié)將被介電隔離(dielectric isolation)取 代。源極(source region)和漏極(drain region)向下延伸至埋層氧化層，有效減少了泄 漏電流和結(jié)電容，徹底消除了體硅CMOS器件的寄生閂鎖效應(yīng)，具有速度快、功耗低、集成密 度高、抗干擾能力強等優(yōu)點，廣泛應(yīng)用于射頻、高壓、抗輻照等領(lǐng)域。 由于SOI材料的介質(zhì)隔離，制作在厚膜SOI襯底上MOS器件上下Si-Si02界面處的 耗盡層沒有接觸，在它們中間存在一中性體區(qū)，這一中性體區(qū)使得硅體處于電學(xué)浮空狀態(tài)， 產(chǎn)生了兩個明顯的二級寄生效應(yīng)，一個是〃 翹曲效應(yīng)〃 ，即Kink效應(yīng)；另一個是器件源漏 之間形成的基極開路NPN寄生晶體管效應(yīng)。這種由于體區(qū)處于懸浮狀態(tài)，電勢被抬高，使得 碰撞電離產(chǎn)生的電荷無法被迅速移走的現(xiàn)象叫作浮體效應(yīng)。SOI CMOS器件特有的浮體效應(yīng) 不僅會降低器件增益，降低源漏擊穿電壓，引起單管閂鎖，帶來較大的泄漏電流，導(dǎo)致功耗 增加，還會引起電路工作的不穩(wěn)定，帶來噪聲過沖，對器件和電路性能的影響很大。
為解決SOI襯底帶來的浮體效應(yīng)，通常采用體引出(body contact)的方法將"體" 接固定電位(源端或地)。傳統(tǒng)的體引出結(jié)構(gòu)如圖1、2所示，在源區(qū)左側(cè)形成的P+注入?yún)^(qū) 與源區(qū)下面的P型體區(qū)相連，MOS器件工作時，體區(qū)積累的載流子通過P+通道泄放，達到降 低體區(qū)電勢的目的；但這種方法使工藝流程復(fù)雜化，寄生效應(yīng)增加，不僅降低了部分電學(xué)性 能還增大了器件面積。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種具有垂直柵結(jié)構(gòu)的SOI CMOS器件的制
作方法，此方法制作出的SOI CMOS器件可以避免浮體效應(yīng)。 為解決上述技術(shù)問題，本發(fā)明采用如下技術(shù)方案。 —種具有垂直柵結(jié)構(gòu)的SOI CMOS器件的制作方法，包括以下步驟
步驟一，由下至上依次生長硅襯底層，埋層氧化層，單晶硅頂層構(gòu)成SOI襯底；
步驟二，采用集成電路STI工藝在SOI襯底上的單晶硅頂層位置處形成的有源區(qū) 進行氧化物隔離；所述有源區(qū)包括NMOS區(qū)和PMOS區(qū)； 步驟三，在NMOS區(qū)和PMOS區(qū)中間刻蝕一個窗口 ，利用熱氧化的方法在窗口內(nèi)側(cè)壁 形成NMOS柵氧化層和PMOS柵氧化層；NM0S區(qū)包括NMOS源區(qū)、NMOS漏區(qū)、NMOS溝道；PMOS 有源區(qū)包括PMOS源區(qū)、PMOS漏區(qū)、PMOS溝道； 步驟四，在窗口處淀積多晶硅，填滿，摻雜，然后通過化學(xué)機械拋光形成垂直柵 區(qū)； 步驟五，在NMOS溝道和PMOS溝道采用多次離子注入的方式摻雜，摻雜完畢后再進 行快速退火處理； 步驟六，在NMOS源區(qū)、NM0S漏區(qū)、PM0S源區(qū)、和PMOS漏區(qū)采用多次離子注入的方 式重摻雜，摻雜完畢后再進行快速退火處理； 歩驟七，分別對NM0S源區(qū)、NM0S漏區(qū)、NM0S溝道淀積金屬引出NMOS源極、NMOS漏 極、NM0S體電極；分別對PMOS源區(qū)、PM0S漏區(qū)、PM0S溝道淀積金屬引出PMOS源極、PM0S漏 極、PM0S體電極；對垂直柵區(qū)淀積金屬引出柵極。 作為本發(fā)明的一種優(yōu)選方案，步驟三中，除窗口內(nèi)側(cè)壁外的器件部分用光刻膠保 護。 作為本發(fā)明的另一種優(yōu)選方案，所述步驟五中，NMOS溝道和PMOS溝道的縱向深度 通過調(diào)節(jié)離子注入能量和劑量調(diào)節(jié)。 作為本發(fā)明的再一種優(yōu)選方案，所述步驟五中，摻雜完畢后的NMOS溝道和PMOS溝 道的剖面雜質(zhì)分布均勻，邊緣處雜質(zhì)分布清晰陡峭。 本發(fā)明的有益效果在于它工藝簡單，制作出的器件占用面積小，版圖層數(shù)少，敞 開的體區(qū)能夠完全避免傳統(tǒng)SOI CMOS器件的浮體效應(yīng)，并方便對寄生電阻、電容的測試。


圖l為體引出結(jié)構(gòu)的俯視圖2為體引出結(jié)構(gòu)的剖面圖3為本發(fā)明的三維示意圖；圖4為本發(fā)明的x--z軸方向上的剖面示意圖；圖5為本發(fā)明的y--z軸方向上NMOS的剖面示意6為本發(fā)明的俯視圖7為本發(fā)明的柵氧化層工藝示意圖。主要組件符號說明1、NM0S的源區(qū)；2、NM0S的溝道；3、NM0S的漏區(qū)；4、NM0S的柵氧化層；5、垂直柵區(qū)；6、PM0S的柵氧化層；7、PM0S的漏區(qū);8、PM0S的溝道；9、PM0S的源區(qū)；10、埋層氧化層；11、硅襯底層；12、NM0S體電極；
13、PM0S體電極 15、PM0S漏極； 17、PM0S源極； 19、NM0S保護層
20、PM0S保護層。
14、NM0S漏極; 16、NM0S源極； 18、柵極；
具體實施例方式
下面結(jié)合附圖對本發(fā)明的具體實施方式
作進一步詳細說明。 本發(fā)明為了消除SOI CMOS器件中的浮體效應(yīng)，提出一種新型的、具有垂直柵結(jié)構(gòu) SOI CMOS器件的制作方法，通過引入體電極便可將體區(qū)電勢箝位，而且其電勢可根據(jù)需要 接地或接源極，幾乎完全消除了 SOI CMOS器件中的浮體效應(yīng)。
實施例一 本實施例提供一種具有垂直柵結(jié)構(gòu)的SOI CMOS器件的制作方法，其主要包括如下 工藝步驟 1.利用STI技術(shù)對PMOS區(qū)及NMOS區(qū)進行氧化物隔離。 2.在PMOS區(qū)和NMOS區(qū)中間刻蝕出一個窗口 ，其它部位用光刻膠保護，利用熱氧化 的方法，氧化側(cè)壁，形成PMOS和NMOS的柵氧化層，然后在窗口處淀積多晶硅，填滿，摻雜，化 學(xué)機械拋光CMP。 3. NMOS和PMOS的溝道采用多次離子注入的方式摻雜，摻雜完畢后再進行快速退 火處理，縱向深度可通過調(diào)節(jié)注入能量和劑量調(diào)節(jié)。摻雜完畢后剖面雜質(zhì)應(yīng)分布均勻，邊緣 處雜質(zhì)分布清晰陡峭。 4.采用離子注入的方式分別對NMOS和PMOS的源區(qū)、漏區(qū)進行重摻雜，摻雜完畢后 再進行快速退火處理。 5.分別對PMOS和NMOS的溝道、源區(qū)、漏區(qū)、柵區(qū)刻蝕窗口后淀積金屬引出體電極、
源極、漏極、柵極，其中體電極可根據(jù)需要選擇接地或與源極相連。 具有垂直柵結(jié)構(gòu)的SOI CMOS器件的制作方法的詳細步驟為 步驟一，由下至上依次生長硅襯底層，埋層氧化層，單晶硅頂層構(gòu)成S0I襯底； 步驟二，采用集成電路STI工藝在S0I襯底上的單晶硅頂層位置處形成的有源區(qū)
進行氧化物隔離；所述有源區(qū)包括NM0S區(qū)和PM0S區(qū)； 步驟三，在NM0S區(qū)和PM0S區(qū)中間刻蝕一個窗口 ，利用熱氧化的方法在窗口內(nèi)側(cè)壁 形成NM0S柵氧化層和PM0S柵氧化層；NM0S區(qū)包括NM0S源區(qū)、NM0S漏區(qū)、NM0S溝道；PM0S 區(qū)包括PM0S源區(qū)、PM0S漏區(qū)、PM0S溝道； 步驟四，在窗口處淀積多晶硅，填滿，摻雜，然后通過化學(xué)機械拋光形成垂直柵 區(qū)； 步驟五，在NM0S溝道和PM0S溝道采用多次離子注入的方式摻雜，摻雜完畢后再進 行快速退火處理； 步驟六，在NM0S源區(qū)、NM0S漏區(qū)、PM0S源區(qū)、和PM0S漏區(qū)采用離子注入的方式重 摻雜，摻雜完畢后再進行快速退火處理； 步驟七，分別對NM0S源區(qū)、NM0S漏區(qū)、NM0S溝道淀積金屬引出NM0S源極、NM0S漏 極、NM0S體電極；分別對PM0S源區(qū)、PM0S漏區(qū)、PM0S溝道淀積金屬引出PM0S源極、PM0S漏極、PM0S體電極；對垂直柵區(qū)淀積金屬引出柵極。 步驟三中，除窗口內(nèi)側(cè)壁外的器件部分用光刻膠保護。所述步驟五中，NMOS溝道 和PMOS溝道的縱向深度通過調(diào)節(jié)離子注入能量和劑量調(diào)節(jié)。所述步驟五中，摻雜完畢后的 NMOS溝道和PMOS溝道的剖面雜質(zhì)分布均勻，邊緣處雜質(zhì)分布清晰陡峭。
實施例二 如圖3至7所示，由本發(fā)明所述方法制作的具有垂直柵結(jié)構(gòu)的SOI CMOS器件包括 SOI襯底，以及生長在SOI襯底上的NMOS區(qū)和PMOS區(qū)，所述NMOS區(qū)和PMOS區(qū)共用一個垂 直柵區(qū)5，所述垂直柵區(qū)5與NMOS區(qū)和PMOS區(qū)位于同一平面上，垂直柵區(qū)5位于NMOS區(qū)和 PMOS區(qū)之間；垂直柵區(qū)5與NMOS區(qū)之間隔離有NMOS柵氧化層4 ;垂直柵區(qū)5與PMOS區(qū)之 間隔離有PMOS柵氧化層6。 所述S0I襯底包括由下至上生長的硅襯底層11，埋層氧化層10，單晶硅頂層。所述 NMOS柵氧化層4和PMOS柵氧化層6均向下延伸至埋層氧化層10 ;所述垂直柵區(qū)5、NM0S區(qū) 和PMOS區(qū)與硅襯底層11之間隔離有埋層氧化層10。所述NMOS區(qū)包括NMOS源區(qū)1、 NMOS 漏區(qū)3、 NM0S溝道2， NMOS源區(qū)1引出有NMOS源極16， NMOS漏區(qū)3引出有NMOS漏極14， NMOS溝道2引出有NMOS體電極12。所述PMOS區(qū)包括PMOS源區(qū)9、PMOS漏區(qū)7、PMOS溝道 8， PMOS源區(qū)9引出有PMOS源極17， PMOS漏區(qū)7引出有PMOS漏極15， PM0S溝道8引出有 PM0S體電極13。所述垂直柵區(qū)5引出有柵極18。所述垂直柵區(qū)5與NM0S溝道2、PM0S溝 道8垂直對準。所述NMOS區(qū)上生長有NMOS保護層19，所述PMOS區(qū)上生長有PMOS保護層 20。 本發(fā)明公開的方法制作的可消除SOI CMOS器件浮體效應(yīng)的具有垂直柵結(jié)構(gòu)的SOI CMOS器件主要包括SOI襯底、具有P溝道的PMOS區(qū)、具有N溝道的NMOS區(qū)及垂直柵區(qū)，其 中PMOS區(qū)和NMOS區(qū)共用一個垂直柵區(qū)；垂直柵區(qū)在水平方向上位于PMOS區(qū)和NMOS區(qū)之 間；垂直柵區(qū)延伸至BOX層，且在水平方向上與PMOS溝道和NMOS溝道平行；在PMOS區(qū)或 NMOS區(qū)與硅襯底層之間均有埋層氧化層將它們隔離。這種具有垂直柵結(jié)構(gòu)的SOI CMOS器 件占用面積小，版圖層數(shù)少，工藝簡單，敞開的體區(qū)能夠完全避免傳統(tǒng)SOI CMOS器件的浮體 效應(yīng)，并方便對寄生電阻、電容的測試。 這里本發(fā)明的描述和應(yīng)用是說明性的，并非想將本發(fā)明的范圍限制在上述實施例 中。這里所披露的實施例的變形和改變是可能的，對于那些本領(lǐng)域的普通技術(shù)人員來說實 施例的替換和等效的各種部件是公知的。本領(lǐng)域技術(shù)人員應(yīng)該清楚的是，在不脫離本發(fā)明 的精神或本質(zhì)特征的情況下，本發(fā)明可以以其他形式、結(jié)構(gòu)、布置、比例，以及用其他元件、 材料和部件來實現(xiàn)。
權(quán)利要求
一種具有垂直柵結(jié)構(gòu)的SOI CMOS器件的制作方法，其特征在于，包括以下步驟步驟一，由下至上依次生長硅襯底層，埋層氧化層，單晶硅頂層構(gòu)成SOI襯底；步驟二，在SOI襯底上的單晶硅頂層位置處形成的有源區(qū)進行氧化物隔離；所述有源區(qū)包括NMOS區(qū)和PMOS區(qū)；步驟三，在NMOS區(qū)和PMOS區(qū)中間刻蝕一個窗口，利用熱氧化的方法在窗口內(nèi)側(cè)壁形成NMOS柵氧化層和PMOS柵氧化層；NMOS區(qū)包括NMOS源區(qū)、NMOS漏區(qū)、NMOS溝道；PMOS區(qū)包括PMOS源區(qū)、PMOS漏區(qū)、PMOS溝道；步驟四，在窗口處淀積多晶硅，填滿，摻雜，然后拋光形成垂直柵區(qū)；步驟五，在NMOS溝道和PMOS溝道采用多次離子注入的方式摻雜，摻雜完畢后再進行快速退火處理；步驟六，在NMOS源區(qū)、NMOS漏區(qū)、PMOS源區(qū)、和PMOS漏區(qū)采用離子注入的方式重摻雜，摻雜完畢后再進行快速退火處理；步驟七，分別對NMOS源區(qū)、NMOS漏區(qū)、NMOS溝道淀積金屬引出NMOS源極、NMOS漏極、NMOS體電極；分別對PMOS源區(qū)、PMOS漏區(qū)、PMOS溝道淀積金屬引出PMOS源極、PMOS漏極、PMOS體電極；對垂直柵區(qū)淀積金屬引出柵極。
2. 根據(jù)權(quán)利要求l所述的具有垂直柵結(jié)構(gòu)的SOI CMOS器件的制作方法，其特征在于 步驟三中，除窗口內(nèi)側(cè)壁外的器件部分用光刻膠保護。
3. 根據(jù)權(quán)利要求l所述的具有垂直柵結(jié)構(gòu)的SOI CMOS器件的制作方法，其特征在于 所述步驟五中，NMOS溝道和PM0S溝道的縱向深度通過調(diào)節(jié)離子注入能量和劑量調(diào)節(jié)。
4. 根據(jù)權(quán)利要求l所述的具有垂直柵結(jié)構(gòu)的SOI CMOS器件的制作方法，其特征在于 所述步驟五中，摻雜完畢后的NMOS溝道和PMOS溝道的剖面雜質(zhì)分布均勻，邊緣處雜質(zhì)分布 清晰陡峭。
5. 根據(jù)權(quán)利要求l所述的具有垂直柵結(jié)構(gòu)的SOI CMOS器件的制作方法，其特征在于 所述步驟二中采用集成電路STI工藝實現(xiàn)氧化物隔離。
6. 根據(jù)權(quán)利要求l所述的具有垂直柵結(jié)構(gòu)的SOI CMOS器件的制作方法，其特征在于 所述步驟四中采用化學(xué)機械拋光實現(xiàn)拋光步驟。
全文摘要
本發(fā)明公開了一種具有垂直柵結(jié)構(gòu)的SOI CMOS器件的制作方法，該方法為由下至上依次生長硅襯底層，埋層氧化層，單晶硅頂層；采用STI工藝在單晶硅頂層位置處形成的有源區(qū)進行氧化物隔離；有源區(qū)包括NMOS區(qū)和PMOS區(qū)；在NMOS區(qū)和PMOS區(qū)中間刻蝕一個窗口，利用熱氧化的方法在窗口內(nèi)側(cè)壁形成NMOS和PMOS柵氧化層；在窗口處淀積多晶硅，填滿，摻雜，然后通過化學(xué)機械拋光形成垂直柵區(qū)；在NMOS和PMOS溝道采用多次離子注入的方式摻雜再快速退火，源漏區(qū)則采用離子注入方式重摻雜。本發(fā)明工藝簡單，制作出的器件占用面積小版圖層數(shù)少，能夠完全避免浮體效應(yīng)，方便對寄生電阻電容的測試。
文檔編號H01L21/84GK101764102SQ20091020072
公開日2010年6月30日 申請日期2009年12月24日 優(yōu)先權(quán)日2009年12月24日
發(fā)明者何大偉, 俞躍輝, 徐大朋, 王中健, 程新紅, 肖德元 申請人:中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所;上海新傲科技股份有限公司