專(zhuān)利名稱(chēng)：具有堆棧式電感和集成電路芯片的小型功率半導(dǎo)體封裝及其生產(chǎn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子系統(tǒng)封裝領(lǐng)域。具體地說(shuō)，本發(fā)明涉及半導(dǎo)體芯片和電 感元件的 物理級(jí)封裝。
背景技術(shù)：
由隨著市場(chǎng)需求的發(fā)展，功率半導(dǎo)體封裝在滿(mǎn)足功率變大同時(shí)不斷趨向于更小的 尺寸和/或引腳。一種功率變換器(升降壓變換器等)的通常的功率半導(dǎo)體封裝包括半導(dǎo) 體芯片和電感元件的封裝。圖1是一個(gè)此類(lèi)功率變換器電路的實(shí)例，為功率半導(dǎo)體電路1。 通過(guò)一個(gè)電路將輸入電壓VIN(2. 5V到3. 5V)轉(zhuǎn)換成可調(diào)整的輸出電壓VOUT (額定輸出電 流為500mA)。此電路包括一個(gè)控制集成電路(IC)A0Z1505DI，一個(gè)功率電感(Ll，lmH)和 兩個(gè)電阻R1、R2?？蛇x地，電阻R1、R2和其它電路元件也可以被集成到控制IC A0Z1505DI 中。然而，功率電感Ll要求的線圈結(jié)構(gòu)和尺寸需要其作為一個(gè)與功率控制IC芯片分離的 元件執(zhí)行。因此，對(duì)功率變換器電路來(lái)說(shuō)，如何緊密地集成功率電感和功率控制IC 一直是 一個(gè)巨大的挑戰(zhàn)。上述引用的申請(qǐng)里已描述了很多相關(guān)的現(xiàn)有技術(shù)作為參照。本發(fā)明目的 在于提供一種功率半導(dǎo)體封裝，其具有減小的封裝引腳，同時(shí)具有大額定電感，包括電感系 數(shù)值、額定電感電流和飽和電流。

發(fā)明內(nèi)容
本發(fā)明公開(kāi)的小功率半導(dǎo)體封裝具有大額定電感的同時(shí)呈現(xiàn)出減小的封裝引腳。 該封裝包括a)位于底部的功率集成電路(IC)芯片、位于頂部的功率電感和位于中間的電路 襯底組成的鍵合堆棧。b)功率電感包括位于電路襯底上方的電感磁芯(如鐵氧體芯片)，其具有諸如環(huán) 狀線的閉合磁環(huán)。電感磁芯有一個(gè)內(nèi)部窗口。c)電路襯底包括位于電感磁芯下方的第一組底部半線圈形成的導(dǎo)電單元。d)第二組頂部半線圈形成的導(dǎo)電單元位于電感磁芯的上方。每個(gè)單元的兩個(gè)末端 均穿過(guò)電感磁芯的窗口并纏繞電感磁芯后連接到相應(yīng)的底部半線圈形成的導(dǎo)電單元，從而 共同形成圍繞電感磁芯的電感線圈。e) 一種將電感磁芯、頂部半線圈形成的導(dǎo)電單元、底部半線圈形成的導(dǎo)電單元和 電路襯底密封保護(hù)起來(lái)的頂部密封膠。作為一個(gè)較佳實(shí)施方式，電路襯底的上表面可以加上鎖定形狀特征的幾何密封膠 從而加強(qiáng)功率半導(dǎo)體封裝上頂部密封膠的固化。另一個(gè)較佳實(shí)施方式中，可以采用內(nèi)含磁性粒子的模塑料制作頂部密封膠以增大 額定電感。電感磁芯內(nèi)可制成沿磁環(huán)至少有一個(gè)氣隙以調(diào)整電感系數(shù)。另一個(gè)較佳實(shí)施方式中，頂部半線圈形成的單元耦合裸露的底部半線圈形成的單元的一個(gè)末端穿過(guò)電感磁芯的內(nèi)部窗口到電感磁芯外的鄰近的底部半線圈形成的單元的 末端，形成電感線圈。在更具體的實(shí)施方式中，電路襯底是引線框架，底部半線圈形成的導(dǎo)電單元是若 干半線圈圖案化的導(dǎo)電引線，這些導(dǎo)電陰險(xiǎn)都屬于引線框架一部分。相對(duì)地，頂部半線圈形 成的導(dǎo)電單元可以由以下材料制成1.若干鍵合線。每根導(dǎo)線從上方纏繞電感磁芯并連接到半線圈圖案化的導(dǎo)電引 線，形成電感線圈?；蛘呖蛇x2.若干三維互連板。每塊互連板從上方纏繞電感磁芯并連接到半線圈圖案化的導(dǎo) 電引線，形成電感線圈?；蛘呖蛇x3.若干上層引線框架的引線。引線連接到半線圈圖案化的導(dǎo)電引線，形成電感線圈。為了方便電感磁芯窗口內(nèi)頂部半線圈形成的導(dǎo)電單元和底部半線圈形 成的導(dǎo)電 單元之間的連接，也可能在電感磁芯的內(nèi)部窗口使用連接芯片。也可能用一個(gè)外部連接芯 片以方便電感磁芯附近的連接。連接芯片中可能會(huì)穿有導(dǎo)通孔以方便頂部半線圈形成的導(dǎo) 電單元和底部半線圈形成的導(dǎo)電單元之間的連接。引線框架也可能有一個(gè)適合功率IC芯片尺寸的底部凹槽。底部凹槽可以通過(guò)在 底面固定若干外圍支座凸塊來(lái)形成，同時(shí)具有了可從引線框架引出外部連接的優(yōu)點(diǎn)。這里， 功率IC芯片的襯底側(cè)鍵合到引線框架的底面，而器件側(cè)則背對(duì)引線框架。為了從功率IC 芯片引出外部連接，功率IC芯片的器件側(cè)上也可以固定若干底層接觸凸塊。作為一個(gè)可選的實(shí)施方式，底部凹槽可以通過(guò)加工或者部分切削引線框架底部得 到。作為一個(gè)可選的實(shí)施方式，可以通過(guò)將頂層引線框架套印并層壓到底層引線框架 上來(lái)形成底部凹槽。頂層引線框架有半線圈圖案化的的導(dǎo)電引線，構(gòu)成底部半線圈形成的 導(dǎo)電單元。重要的是，底層引線框架被制成含有預(yù)先設(shè)定的幾何圖案的內(nèi)孔從而在層壓的 時(shí)候形成底部凹槽。作為一個(gè)可選的實(shí)施方式，電路襯底可由多層電路層壓板(MCL)，如印刷電路板 (PCB)制成，它包括a)頂部導(dǎo)電軌跡層，含有構(gòu)成底部半線圈形成的導(dǎo)電單元的第一組半線圈圖案化 的導(dǎo)電軌跡和第二組的頂部導(dǎo)電軌跡。b)底部導(dǎo)電軌跡層，含有若干底部導(dǎo)電軌跡。c) 一個(gè)位于兩層之間的中間絕緣層，將頂部導(dǎo)電軌跡層與底部導(dǎo)電軌跡層隔離 開(kāi)。由于MCL的互聯(lián)和絕緣的靈活性，功率IC芯片可以配置成器件側(cè)與MCL的底層平 面鍵合而襯底側(cè)背對(duì)MCL，或者相反。中間絕緣層可以有若干導(dǎo)電通孔以便電連接第一組 選中的半線圈圖案化的導(dǎo)電軌跡和第二組選中的底部導(dǎo)電軌跡，從而實(shí)現(xiàn)功率IC芯片和 功率電感的電連接，并使功率電感可以連接到外部電路。另外，底部導(dǎo)電軌跡可以包含電布 線，從而可連接功率IC芯片到MCL外圍的接觸處。作為另一個(gè)較佳實(shí)施方式，MCL的底層平面上可以固定若干外圍支座凸塊，從而形 成一個(gè)適合功率IC芯片尺寸的底部凹槽并方便MCL的外部連接。
此處公開(kāi)一種制造若干上述小功率半導(dǎo)體封裝單元的工藝。它包括a)圖案化一組電路襯底，每個(gè)電路襯底上都有底部半線圈形成的導(dǎo)電單元。b)結(jié)構(gòu)化多個(gè)功率IC芯片，以便每個(gè)功率IC芯片能夠進(jìn)行芯片鍵合工藝。c)提供若干電感磁芯和若干頂部半線圈形成的導(dǎo)電單元。d)將電感磁芯附著到底部半線圈形成的導(dǎo)電單元上。e)在組件內(nèi)每個(gè)電路襯底的位置處1)將頂部半線圈形成的導(dǎo)電單元對(duì)準(zhǔn)電感磁芯之上，互連頂部半線圈形成的導(dǎo)電 單元和底部半線圈形成的導(dǎo)電單元，從而與纏繞電感磁芯的電感線圈一起形成一個(gè)次封裝單元。2)加入頂部密封膠，從而將每個(gè)次封裝單元的頂部密封保護(hù)起來(lái)。3)對(duì)準(zhǔn)并將功率IC芯片鍵合到次封裝單元之下，從而形成一個(gè)封裝單元。f)從組件分離出封裝單元。在更具體的實(shí)施方式中，圖案化具有若干電路襯底的組件的步驟還包括在每個(gè)電 路襯底上制作一個(gè)適合功率IC芯片尺寸的底部凹槽。這個(gè)底部凹槽可以通過(guò)刻蝕每個(gè)電 路襯底的底側(cè)，或者部分切削每個(gè)電路襯底的底側(cè)，或者簡(jiǎn)單采用一個(gè)已經(jīng)具有底部凹槽 的MCL得到。在電路襯底由引線框架制成的場(chǎng)合，底部凹槽的制作也可以通過(guò)1.提供一個(gè)具有若干半線圈圖案化的導(dǎo)電引線的頂層引線框架，這些引線形成底 部半線圈形成的導(dǎo)電單元。2.提供含有預(yù)先設(shè)定的幾何圖案的內(nèi)孔的底層引線框架，從而將底層引線框架層 壓到頂層引線框架的底側(cè)以形成底部凹槽。在一個(gè)容納功率IC芯片的可選實(shí)施方式中，在e2)步驟之后，可附著若干尺寸合 適的外圍支座凸塊到每個(gè)電路襯底的底層上。本發(fā)明的各個(gè)方面及其眾多實(shí)施方式在后面的說(shuō)明中會(huì)更加清楚地展示給本領(lǐng) 域的普通技術(shù)人員。


為了更全面地描述本發(fā)明的眾多實(shí)施方式，附圖可作為參照。然而，附圖不能被視 為對(duì)本發(fā)明范圍的限制，而僅作說(shuō)明用。圖1是一個(gè)包括控制IC芯片和功率電感的最終封裝的常用功率轉(zhuǎn)換器電路。圖2A至圖2F是本發(fā)明的包括功率電感、引線框架和功率IC芯片的組件的小功率 半導(dǎo)體封裝的第一種實(shí)施方式；圖3是本發(fā)明的采用兩個(gè)層壓引線框架的小功率半導(dǎo)體封裝的第二種實(shí)施方式；圖4A和圖4B是本發(fā)明的采用部分切削引線框架的第三種實(shí)施方式；圖5A至圖5C是本發(fā)明的在底部采用外圍支座凸塊而在頂部采用頂層半線圈形狀 的互連板的第四種實(shí)施方式；圖6是本發(fā)明的采用內(nèi)含磁性粒子的模塑料封膠和帶有若干幾何封膠以鎖定特征的引線框架的第五種實(shí)施方式；圖7A至圖7D是本發(fā)明的第六種實(shí)施方式。除了用一個(gè)與功率IC芯片的器件側(cè)鍵合的兩層印刷電路板替代引線框架以外，類(lèi)似于第一種實(shí)施方式；圖8A至圖8C是本發(fā)明的第七種實(shí)施方式。除了兩層印刷電路板與功率IC芯片 的襯底側(cè)鍵合以外，類(lèi)似于第六種實(shí)施方式；圖9A至圖9F是本發(fā)明的第八種實(shí)施方式。除了用一個(gè)與功率IC芯片的器件側(cè) 鍵合的三層印刷電路板替代引線框架以外，類(lèi)似于第一種實(shí)施方式；圖IOA至圖IOE是制作若干如圖2A所示的小型功率半導(dǎo)體封裝單元的第一種工 藝；圖IlA至圖IlC是制作若干如圖3所示的小型功率半導(dǎo)體封裝單元的第二 種工 藝；圖12A至圖12C是制作若干如圖4B所示的小型功率半導(dǎo)體封裝單元的第三種工 藝；以及圖13A至圖13F是圖IOA至圖IOE所示的第一種工藝的變更工藝。
具體實(shí)施例方式上文和下文中說(shuō)明的內(nèi)容以及這里包含的附圖僅著重于本發(fā)明的一個(gè)或者多個(gè) 現(xiàn)有首選的具體實(shí)施方式
，同時(shí)也說(shuō)明了若干代表性可選特征和/或者可選實(shí)施方式。本 說(shuō)明和附圖意在實(shí)例解說(shuō)，其本身不是本發(fā)明的限制。因此，本領(lǐng)域的普通技術(shù)人員可以很 方便地實(shí)現(xiàn)變更、修改和選擇。應(yīng)當(dāng)認(rèn)識(shí)到，這些變更、修改和選擇也在本發(fā)明的范圍內(nèi)。圖2A至圖2F是本發(fā)明的小功率半導(dǎo)體封裝10的第一種實(shí)施方式。它包括了具有 功率電感12、具有底部凹槽的引線框架13和功率IC芯片11的鍵合堆棧，從而實(shí)現(xiàn)了封裝 引腳的減小。具有底部凹槽的引線框架13可以通過(guò)例如刻蝕的方式制成一個(gè)適合功率IC 芯片11尺寸的底部凹槽14。圖2A是功率半導(dǎo)體封裝10的剖視圖，圖2B是它的俯視圖，圖 2C是屬于功率電感12部分的電感磁芯15的俯視圖(例如鐵氧體芯片)，圖2D是底部凹槽 引線框架13的底部半線圈圖案化的導(dǎo)電引線17a到17g的俯視圖，圖2E是功率半導(dǎo)體封 裝10的仰視圖，圖2F是與圖2D水平鏡像的底部半線圈圖案化的導(dǎo)電引線17a到17g的仰 視圖。功率電感12有一個(gè)位于帶有底部凹槽的引線框架13之上的電感磁芯15。如圖 2B和圖2C所示，電感磁芯15為帶有一個(gè)內(nèi)部窗口的閉合矩形形狀。對(duì)本領(lǐng)域的普通技術(shù) 人員來(lái)說(shuō)，為了得到尺寸小而電感系數(shù)大的電感，非常重要的一點(diǎn)是讓電感磁芯15具有閉 合磁環(huán)的形狀從而將最多的磁通量限制其中。而此閉環(huán)的具體形狀是次要的。因此，比如 閉環(huán)可以選擇為正方形、多邊形、橢圓或者環(huán)狀線。然而，一般認(rèn)為環(huán)狀線形狀能夠提供最 有效的磁通量限制。然后，帶底部凹槽的引線框架13具有位于電感磁芯15之下的第一組底部半線圈 圖案化的導(dǎo)電引線17a至17g。本質(zhì)上，如圖2D所示，底部半線圈圖案化的導(dǎo)電引線17a至 17g形成功率電感12的底部半線圈18。相對(duì)的，第二組底部半線圈形成的連接導(dǎo)線19a至 19f位于電感磁芯15之上，每根連接導(dǎo)線從上面環(huán)繞電感磁芯15。此外，每根頂部半線圈 形成的連接導(dǎo)線的兩端通過(guò)電感磁芯15的內(nèi)部窗口 16并纏繞電感磁芯后連接到合適的可 選的底部半線圈圖案化的導(dǎo)電引線，從而共同形成圍繞電感磁芯的電感線圈。因此，例如， 頂部半線圈形成的連接導(dǎo)線19a的兩個(gè)末端分別鍵合到底部半線圈圖案化的導(dǎo)電引線17a和17b。頂部半線圈形成的連接導(dǎo)線19a的一端在電感磁芯15的內(nèi)部窗口 16內(nèi)部鍵合到 底部半線圈圖案化的導(dǎo)電引線的一端17b，而頂部半線圈形成的連接導(dǎo)線19a的另一端在 電感磁芯15外部鍵合到底部半線圈圖案化的導(dǎo)電引線的一端17a。頂部半線圈形成的連接 導(dǎo)線19b的兩個(gè)末端分別鍵合到底部半線圈圖案化的導(dǎo)電引線17b和17c。頂部半線圈形 成的連接導(dǎo)線19b的一端在電感磁芯15的內(nèi)部窗口 16內(nèi)部鍵合到底部半線圈圖案化的導(dǎo) 電引線的一端17c，而頂部半線圈形成的連接導(dǎo)線19a的另一端在電感磁芯15外部鍵合到 底部半線圈圖案化的導(dǎo)電引線的一端17b。以此類(lèi)推，頂部半線圈形成的連接導(dǎo)線19c的兩 個(gè)末端分別鍵合到底部半線圈圖案化的導(dǎo)電引線17c和17d。最后，頂部半線圈形成的連 接導(dǎo)線19f的兩個(gè)末端分別鍵合到底部半線圈圖案化的導(dǎo)電引線17f和17g。結(jié)果，帶有 底部凹槽的引線框架13的底部半線圈圖案化的導(dǎo)電引線17a和17g也成為功率電感12的 兩個(gè)器件終端用于與功率半導(dǎo)體封裝10的其他元件的電路連接。如圖2B和圖2C所示，為 了方便功率電感12的電感系數(shù)的調(diào)整，電感磁芯15可被制成在其磁環(huán)上具有一個(gè)或多個(gè) 氣隙15a，但是電感磁芯15仍被認(rèn)為是閉合的磁環(huán)。附帶備注，元件17a至17g，19a至19f 和15在圖2B中以虛線標(biāo)出其元件輪廓，表明它們都是隱藏在密封膠101之下的。
在本實(shí)施方式中，功率IC芯片11的襯底側(cè)111鍵合到帶有底部凹槽的引線框架 13的底層平面，而功率IC芯片11的器件側(cè)112則背對(duì)帶有底部凹槽的引線框架13。一般， 器件側(cè)112上面具有若干接觸凸塊Ila至lie以便于功率IC芯片11的外部連接。在本申 請(qǐng)中，凸塊包括錫珠、錫鉛凸塊、銅枕、釘頭金凸點(diǎn)等等。為了保護(hù)整個(gè)封裝，功率半導(dǎo)體封 裝10有一層頂部密封膠101來(lái)將功率電感12和帶有底部凹槽的引線框架13的頂層部分 密封保護(hù)起來(lái)。圖3是本發(fā)明的小功率半導(dǎo)體封裝20的第二種實(shí)施方式的側(cè)視圖。它采用兩個(gè) 層壓引線框架，頂層引線框架13a和底層引線框架13b。雖然在圖中沒(méi)有顯示出來(lái)，與第一 種實(shí)施方式一樣，頂層引線框架13a包括若干底部半線圈圖案化的導(dǎo)電引線17a至17g以 與頂部半線圈形成的連接導(dǎo)線19c、19d等形成一個(gè)電感線圈。雖然如此，底層引線框架13b 現(xiàn)在被制成含有預(yù)先設(shè)定的幾何圖案的內(nèi)孔13c。因此，在將底層引線框架13b層壓到頂層 引線框架13a的底部時(shí)形成一個(gè)適合尺寸的底部凹槽14以容納功率IC芯片11。圖4A和圖4B是本發(fā)明采用部分切削引線框架的第三種實(shí)施方式的仰視圖。圖4A 的功率半導(dǎo)體封裝30中，通過(guò)沿水平方向部分切削引線框架的底部側(cè)得到帶有部分橫向 切削邊緣31a和31b的底部凹槽14。雖然如此，在圖4B的功率半導(dǎo)體封裝35中，可以通過(guò) 沿垂直方向部分切削引線框架的底部側(cè)得到帶有部分縱向切削邊緣36a和36b的底部凹槽 14。圖5A至圖5C是本發(fā)明的功率半導(dǎo)體封裝40的第四種實(shí)施方式。它在引線框架 41的底部采用外圍支座凸塊43b和43c，而在其頂部采用頂部半線圈形成的互連板42a至 42h。圖5A是移除密封膠101后以便觀察各種內(nèi)部元件的俯視圖。圖5B是引線框架41的 若干底部半線圈圖案化的導(dǎo)電引線41a至41j的俯視圖。圖5C是沿A-A方向的功率半導(dǎo) 體封裝40的側(cè)面剖視圖。若干三維的頂部半線圈形成的互連板42a至42h被用來(lái)取代圖2A中的頂部半線 圈形成的連接導(dǎo)線。每塊互連板從上方纏繞電感磁芯15并連接到底部半線圈圖案化的導(dǎo) 電引線41a至41j的合適可選單元，形成電感線圈。因此，例如，頂部半線圈形成的互連板42a的兩端分別鍵合到底部半線圈圖案化的導(dǎo)電引線41a和41b。頂部半線圈形成的互連 板42b的兩端分別鍵合到底部半線圈圖案化的導(dǎo)電引線41b和41c。以此類(lèi)推，頂部半線圈 形成的互連板42c的兩端分別鍵合到底部半線圈圖案化的導(dǎo)電引線41c和41d。最后，頂部 半線圈形成的互連板42h的兩端分別鍵合到底部半線圈圖案化的導(dǎo)電引線41h和41i。結(jié) 果，底部半線圈圖案化的導(dǎo)電引線41a和41i也成為功率電感12的兩個(gè)器件終端用于與功 率半導(dǎo)體封裝40的其他元件的電路連接。與連接導(dǎo)線比起來(lái)，頂部半線圈形成的互連板形 成的電感線圈具有更低線圈電阻的優(yōu)點(diǎn)。 作為圖2A中的帶有底部凹槽的引線框架13的替代，外圍支座凸塊43b和43c被 連接到底部半線圈圖案化的導(dǎo)電引線41d和41f的底層，從而形成一個(gè)適合功率IC芯片11 尺寸的底部凹槽并可從引線框架引出外部連接。外圍支座凸塊43b和43c比起功率IC芯 片11上的接觸凸塊來(lái)說(shuō)可能相對(duì)大些。雖然只需要兩個(gè)來(lái)與電感形成電連接，但為了保持 穩(wěn)定性，至少設(shè)有三個(gè)外圍支座凸塊。類(lèi)似于圖2A，功率IC芯片11的襯底側(cè)111連接到底 部半線圈圖案化的導(dǎo)電引線41d和41f的底部，而功率IC芯片11的器件側(cè)112則背對(duì)引 線框架。圖6是本發(fā)明的功率半導(dǎo)體封裝50的第五種實(shí)施方式。它采用內(nèi)含磁性粒子53 的模塑料封膠101來(lái)減小磁場(chǎng)的磁阻從而增加功率電感12的電感系數(shù)值。此外，帶有底部 凹槽的引線框架51具有鎖定形狀特征的幾何封膠52a和52b，通過(guò)與密封膠101的相應(yīng)部 分緊密結(jié)合，加強(qiáng)功率半導(dǎo)體封裝50上密封膠101的固化和鎖定。圖7A至圖7D是本發(fā)明的功率半導(dǎo)體封裝60的第六種實(shí)施方式。除了用一個(gè)兩 層的多層電路層壓板(MCL)-例如與功率IC芯片11的器件側(cè)112上的IC接觸式焊點(diǎn)112a 和112b鍵合的印刷電路板61-替代引線框架13以外，類(lèi)似于前一種實(shí)施方式。相應(yīng)的，功 率IC芯片11的襯底側(cè)111背對(duì)印刷電路板61，而器件側(cè)112則面對(duì)它。兩層印刷電路板 61有一個(gè)頂部導(dǎo)電軌跡層62，一個(gè)底部導(dǎo)電軌跡層64以及一個(gè)將導(dǎo)電軌跡層62和64互 相隔離開(kāi)來(lái)的中間絕緣層65。圖7A是功率半導(dǎo)體封裝60的方截面視圖。圖7B是頂部導(dǎo) 電軌跡層62的俯視圖。圖7C是印刷電路板61的仰視圖，顯示了底部導(dǎo)電軌跡層64。圖 7D是功率半導(dǎo)體封裝60的俯視圖，其密封膠101已被移除以便于各個(gè)內(nèi)部元件的觀察。因 此，頂部導(dǎo)電軌跡層62的半線圈圖案化的導(dǎo)電軌跡62a至62g (對(duì)應(yīng)于底部導(dǎo)電軌跡64f 和64g)將被圖案化，并且其功能與圖2B的底部半線圈圖案化的導(dǎo)電引線17a至17g相似。這里要注意到功率半導(dǎo)體IC芯片11的器件側(cè)的IC接觸式焊點(diǎn)112a和112b需 要分別鍵合到印刷電路板61的每個(gè)對(duì)應(yīng)點(diǎn)上。因?yàn)橛∷㈦娐钒?1的底部導(dǎo)電軌跡層64 和頂部導(dǎo)電軌跡層62都可以通過(guò)多種導(dǎo)電軌跡設(shè)計(jì)幾何圖案和若干穿過(guò)絕緣層65的互連 導(dǎo)通孔獨(dú)立地圖案化。如圖所示，底部導(dǎo)電軌跡層64被制成具有底部導(dǎo)電軌跡64a至64g 以及導(dǎo)通孔65a和65b。導(dǎo)通孔65a和65b允許從電感到印刷電路板61的底部側(cè)的連接， 這樣可連接到功率IC芯片11和外部。因此，底部導(dǎo)電軌跡層64上的導(dǎo)通孔65a和65b的 位置必須與頂部導(dǎo)電軌跡層62的對(duì)應(yīng)點(diǎn)相匹配。同樣地，底部導(dǎo)電軌跡層64上的底部導(dǎo) 電軌跡64d和64b的位置也必須與功率IC芯片11的器件側(cè)112上的IC接觸式焊點(diǎn)112a 和112b相對(duì)應(yīng)匹配。底部導(dǎo)電軌跡64d、64b和IC接觸焊點(diǎn)112a、112b位置對(duì)好后與回流 的錫珠113a和113b鍵合在一起，從而電氣連接功率電感12和功率IC芯片11。作為可選 功能，密封的底部填充114可以被應(yīng)用于進(jìn)一步密封底部導(dǎo)電軌跡層64和功率IC芯片11之間的接口。印刷電路板61進(jìn)一步包括用以形成適合功率IC芯片11尺寸的底部凹槽14并從 印刷電路板61引出外部連接的外圍接觸凸塊115e和115a，與底部導(dǎo)電軌跡64a和64e接 觸。底部導(dǎo)電軌跡層64可以包括電氣布線以連接從功率IC芯片11到印刷電路板61的邊 緣的接觸襯墊。在更具體的實(shí)施方式中，印刷電路板61可以做成雙馬來(lái)酰亞胺三嗪(BT) 襯底。圖8A至圖8C是功率半導(dǎo)體封裝70的第七種實(shí)施方式。除了兩層印刷電路板61 的底平面與功率IC芯片11的襯底側(cè)111鍵合以外，類(lèi)似于第六種實(shí)施方式。相應(yīng)地，功率 IC芯片11的器件側(cè)112背對(duì)印刷電路板61。任何從電感到功率IC芯片11的連接都必須 從功率半導(dǎo)體封裝70的外部進(jìn)行。圖8A是功率半導(dǎo)體封裝70的截面視圖。圖8B是頂部 導(dǎo)電軌跡層62的俯視圖，而圖8C是底部導(dǎo)電軌跡層64的仰視圖。注意到，功率IC芯片11 的器件側(cè)的IC接觸焊點(diǎn)112b和112c上接觸凸塊lib和Ilc的形成，以實(shí)現(xiàn)功率半導(dǎo)體封 裝70的外部電氣接觸。底部導(dǎo)電終端軌跡64f和64g加上外圍接觸凸塊115a和115e允 許電感外部連接到功率半導(dǎo)體封裝70。其它的底部襯墊64h至64m不連接到其它任何元 件，但是允許為了穩(wěn)定性而在其上設(shè)置其它的外圍凸塊(沒(méi)有顯示)。因此，印刷電路板61 可以以襯底向上或者向下的方式封裝功率IC芯片11。圖9A至圖9F是功率半導(dǎo)體封裝150的第八種實(shí)施方式。除了用一個(gè)與功率IC芯 片11的器件側(cè)112鍵合的三層印刷電路板211替代二層印刷電路板61以外，類(lèi)似于第六種 實(shí)施方式(圖7A至圖7D)。相應(yīng)地，功率IC芯片11的襯底側(cè)111背對(duì)印刷電路板211。三 層印刷電路板211具有頂部導(dǎo)電軌跡層212、中間導(dǎo)電軌跡層214和底部導(dǎo)電軌跡層216， 每?jī)蓪又g用上絕緣層213和下絕緣層215隔離開(kāi)。圖9A是功率半導(dǎo)體封裝150的截面視圖。圖9B是頂部導(dǎo)電軌跡層212的俯視 圖。圖9C是上絕緣層213的俯視圖。圖9D是中間導(dǎo)電軌跡層214的仰視圖。圖9E是底部 導(dǎo)電軌跡層216的仰視圖。圖9F是不包括功率IC芯片11和密封的底部填充114的功率 半導(dǎo)體封裝150的仰視圖，顯示了中間導(dǎo)電軌跡層214的部分。因此，頂部導(dǎo)電軌跡層212 的半線圈圖案化的導(dǎo)電軌跡212a至212g會(huì)被圖案化，作用與圖8B的半線圈圖案化的導(dǎo)電 軌跡62a至62g相似。以此類(lèi)推，底部導(dǎo)電軌跡層216的導(dǎo)通孔215a至215h作用與圖8C 的導(dǎo)通孔65a和65b相似。顯而易見(jiàn)地，印刷電路板211的導(dǎo)通孔215g和215h能實(shí)現(xiàn)功 率電感12與功率半導(dǎo)體封裝150的底部之間的直接連接，從而進(jìn)一步連接到功率半導(dǎo)體封 裝150外部的系統(tǒng)。其它導(dǎo)通孔215a至215f輔助提供從功率IC芯片11的器件側(cè)112上 的IC接觸襯墊112a和112b到功率半導(dǎo)體封裝150的底部的連接，從而進(jìn)一步連接到功率 半導(dǎo)體封裝150外部的系統(tǒng)。中間導(dǎo)電軌跡214a和214g也構(gòu)成此電路通道的部分。對(duì)本 領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，剩下的層213和214的導(dǎo)電軌跡214a至214f和導(dǎo)通孔215a至 215h可以被定位和/或者被圖案化，以實(shí)現(xiàn)功率電感12和功率IC芯片11之間的多種互連 拓?fù)浣Y(jié)構(gòu)。例如，封裝里的功率IC芯片11和功率電感12之間可以沒(méi)有直接的封裝內(nèi)互連， 或者，可以有用例如連接導(dǎo)線、互連板或者上引線框架引線實(shí)現(xiàn)的直接的封裝內(nèi)互連。到如 今，還需要明確一點(diǎn)，在本發(fā)明的精神范圍內(nèi)，底部功率IC芯片、頂部功率電感和中間電路 襯底的封裝可以用引線框或者多層電路層壓板(MCL)來(lái)實(shí)現(xiàn)。作為本發(fā)明的一個(gè)應(yīng)用例，可以得到具有以下額定電感系數(shù)的功率電感
電感系數(shù)范圍從0. 2mH到10mH，額定電流范圍從0. 2A到5A。更進(jìn)一步，相應(yīng)的功率半導(dǎo)體的封裝引腳面積少于5mm χ 5mm，封裝厚度小于2mm。圖IOA至圖IOE是制作若干如圖2A所示的小型功率半導(dǎo)體封裝10的單元的第一 種工藝。圖IOA中，一組線性的若干引線框架單元13在一個(gè)單獨(dú)的個(gè)體上提供以便于在批 量制造環(huán)境中操作。引線框架單元用兩個(gè)代表性的引線框架單元N 80a和引線框架單元 N+180b來(lái)說(shuō)明，兩個(gè)單元之間由一個(gè)切割段N 81a連接。每個(gè)引線框架由底部半線圈圖案化的導(dǎo)電引線和底部凹槽14的組件。備注，底部凹槽14可以通 過(guò)機(jī)械研磨/切割或者圖案化刻蝕工藝制成。電感磁芯15附著到一組底部半線圈圖案化導(dǎo)電引線上。一組環(huán)繞電感磁芯15的頂部半線圈形成的鍵合線，如代表性的頂部半線圈形成 的鍵合線19c和19d，導(dǎo)線鍵合到底部半線圈圖案化的導(dǎo)電引線的組件上，從而形成功率電 感12。圖IOB中，頂部密封膠101通過(guò)工藝覆蓋在封裝之上，從而將每個(gè)次封裝單元的頂 部密封保護(hù)起來(lái)。這可以通過(guò)液相鑄造或者密封劑固化后的涂層工藝完成。圖IOC中，工藝中的封裝被倒置，并且底部凹槽14區(qū)域中的多余的密封劑已經(jīng)被 移除。這里沒(méi)有明確地說(shuō)明，底部凹槽14區(qū)域中的多余的密封劑可以通過(guò)可控的后刻蝕來(lái) 移除或者在加上頂部密封劑之前在底部凹槽14區(qū)域內(nèi)預(yù)先插入密封劑阻擋工具來(lái)阻擋。在圖IOD中，多個(gè)功率IC芯片11，每個(gè)都帶有預(yù)先附著的接觸凸塊Ila至11c，對(duì) 齊好后通過(guò)芯片鍵合工藝鍵合到工藝中的封裝的帶有底部凹槽的引線框架13上。在圖IOE中，單個(gè)的功率半導(dǎo)體封裝單元，如功率半導(dǎo)體封裝單元N 83a和功率半 導(dǎo)體封裝單元N+183b，被隔離開(kāi)來(lái)。作為一個(gè)例子，可以通過(guò)切割機(jī)來(lái)實(shí)現(xiàn)隔離，導(dǎo)致功率 半導(dǎo)體封裝單元N 83a和功率半導(dǎo)體封裝單元N+183b之間出現(xiàn)切割段N 82a，等等。圖IlA至圖IlC是制作多個(gè)圖3所示的小型功率半導(dǎo)體封裝20的單元的第二種 工藝。圖IlA所示的工藝與圖IOC所示的工藝除了下述兩點(diǎn)不同之外，都是一樣的1、每個(gè)頂層引線框架單元(84a、84b等等)都具有不帶底部凹槽14并且比圖2A 中的引線框架13薄的頂層引線框架13a。2、位于頂層引線框架13a的底面之上的第二組多個(gè)底層引線框架單元(85a、85b 等等)，每個(gè)底層引線框架單元都具有底層引線框架13b和與頂層引線框架13a相匹配的帶 有預(yù)先設(shè)定的幾何形狀的圖案化內(nèi)孔13c。因此，通過(guò)將多個(gè)底層引線框架單元(85a、85b等等)層壓到多個(gè)頂層引線框架單 元(84a、84b等等)也能形成底部凹槽14，如圖IlB所示。之后，圖IlC所示的工藝步驟與 圖IOE所示的工藝步驟一樣。圖IOE與圖IlC之間的純差別在于圖IOE中的帶底部凹槽的 引線框架13現(xiàn)在被圖IlC中的頂層引線框架13a與底層引線框架13b的層壓板所替代。圖12A至12C示出了制造圖4B所示該小型功率半導(dǎo)體封裝35的多個(gè)單元的第三 種工藝，其中底部凹槽14以?xún)蓚€(gè)不完全的縱向切削邊緣36a和36b為其邊界。因此，實(shí)現(xiàn)圖 12A所需的工藝，除了缺少引線框架的底部凹槽14之外，與實(shí)現(xiàn)圖IOC所需工藝相同。在圖 12B當(dāng)中，許多底部凹槽14產(chǎn)生自對(duì)引線框架單元(90a、90b等)的底部，沿垂直于引線框 架放置的方向(垂直于圖紙)進(jìn)行部分切削，由此產(chǎn)生了部分切削區(qū)域(91a、91b等)。最 終，在圖12C當(dāng)中，獨(dú)立功率半導(dǎo)體封裝單元，如圖中所示功率半導(dǎo)體封裝單元N 87a和功率半導(dǎo)體封裝單元N+187b，是相互分離的。例如，這種分離會(huì)受位于功率半導(dǎo)體封裝單元N87a和功率半導(dǎo)體封裝單元N+187b等之間的切片所產(chǎn)生的切割段N82a影響。當(dāng)然，這些 同樣的原理也適用于功率半導(dǎo)體封裝單元陣列，而不僅是一個(gè)線性排列。圖13A至13F是用圖IOA至圖IOE描述的第一種工藝的變更工藝實(shí)現(xiàn)的另一個(gè)功 率半導(dǎo)體封裝250的制造。為了避免細(xì)節(jié)的過(guò)度模糊，這里將重點(diǎn)放在功率半導(dǎo)體封裝多 個(gè)引線框架單元上，現(xiàn)在這和若干前面描述的工藝已經(jīng)清楚地展示給本領(lǐng)域的技術(shù)人員。因此，圖13A是一個(gè)帶底部凹槽14且具有密封膠鎖定的形狀特征52a和52b的引 線框架，由引線框架部分51a、51b和51c構(gòu)成。雖然如此，作為引線框架的一部分，加上一個(gè) 過(guò)渡連接區(qū)域51d將底部半線圈圖案化的導(dǎo)電引線(例如圖2B中的底部半線圈圖案化的 導(dǎo)電引線17a至17g)和引線框架部分51a、51b和51c連接在一起從而方便工藝中封裝的 后續(xù)工序。圖13B是將電感磁芯15連接在引線框架之上的結(jié)果。圖13C是頂部半線圈形 成的鍵合線19c和19d環(huán)繞并連接到底部半線圈圖案化的導(dǎo)電引線。圖13D是將頂部密封 膠101加到由于密封膠鎖定的形狀特征52a和52b而加強(qiáng)固化的工藝中的封裝之上。這里， 必須確保頂部密封膠101是非導(dǎo)電的，并且與底部半線圈圖案化的導(dǎo)電引線以及引線框架 部分51a、51b和51c鍵合在一起。圖13E是將過(guò)渡連接區(qū)域51d從引線框架移除以明確底 部半線圈圖案化的導(dǎo)電引線與引線框架部分51a、51b和51c之間發(fā)生不可接受的意外短路 的條件。這可以通過(guò)例如局部機(jī)械加工或者圖案化化學(xué)腐蝕完成。因?yàn)轫敳棵芊饽z101不 導(dǎo)電且與底部半線圈圖案化的導(dǎo)電引線以及引線框架部分51a、51b和51c鍵合在一起從而 將它們固定在適當(dāng)位置，所以不再需要過(guò)渡連接區(qū)域51d。最后，圖13F是將帶有預(yù)先成形 的接觸凸塊Ila和Ilc的功率IC芯片11芯片固定在底部凹槽14內(nèi)部以后完工的功率半 導(dǎo)體封裝250?，F(xiàn)在，本領(lǐng)域的技術(shù)人員應(yīng)該明白，也可以很容易地更改前述的多種實(shí)施方式以 適應(yīng)其它具體的應(yīng)用。上面的說(shuō)明包括了很多特征，這些特征不應(yīng)構(gòu)成本發(fā)明的相應(yīng)限制， 而僅是提供本發(fā)明的多個(gè)現(xiàn)有首選的實(shí)施方式的說(shuō)明。整個(gè)說(shuō)明和附圖給出了多個(gè)優(yōu)選的實(shí)施方式及其具體細(xì)節(jié)。本領(lǐng)域的普通技術(shù)人 員將意識(shí)到本發(fā)明可以在許多其它的具體結(jié)構(gòu)中實(shí)施，并且本領(lǐng)域的普通技術(shù)人員能夠不 用過(guò)多實(shí)驗(yàn)而實(shí)踐這些其它的實(shí)施方式。作為本專(zhuān)利文件的目的，本發(fā)明的范圍因此不僅 僅受限于上述說(shuō)明的具體的優(yōu)選實(shí)施方式，而在權(quán)利要求中指出。權(quán)利要求中等效的方法 和范圍內(nèi)的任何所有更改均被視為包括在本發(fā)明的精神和范圍內(nèi)。
權(quán)利要求
一種小功率半導(dǎo)體封裝，包括一具有底部功率集成電路芯片、頂部功率電感和中間電路襯底的鍵合堆棧；所述功率電感還包括位于電路襯底上方的具有閉合磁環(huán)的電感磁芯，其帶有內(nèi)部窗口；所述電路襯底還包括底部半線圈形成的單元以構(gòu)成位于電感磁芯下方的底部半線圈；以及位于電感磁芯上方的頂部半線圈形成的單元，其連接到底部半線圈形成的單元，從而共同形成圍繞電感磁芯的電感線圈；從而實(shí)現(xiàn)一種封裝引腳小且具有大額定電感的小功率半導(dǎo)體封裝。
2.如權(quán)利要求1所述的功率半導(dǎo)體封裝，其特征在于頂部半線圈形成的單元耦合裸 露的底部半線圈形成的單元的末端穿過(guò)電感磁芯的內(nèi)部窗口到電感磁芯外的鄰近的底部 半線圈形成的單元的末端，形成電感線圈。
3.如權(quán)利要求1所述的功率半導(dǎo)體封裝，其特征在于功率IC芯片的襯底側(cè)鍵合到電 路襯底的底層平面，而功率IC芯片的器件側(cè)則背對(duì)電路襯底。
4.如權(quán)利要求3所述的功率半導(dǎo)體封裝，其特征在于所述功率IC芯片的器件側(cè)還包 括多個(gè)位于其上的底部接觸凸塊以便于從功率IC芯片引出外部連接。
5.如權(quán)利要求1所述的功率半導(dǎo)體封裝，其特征在于所述封裝還包括一種將電感磁 芯、頂部半線圈形成的單元、底部半線圈形成的單元和電路襯底密封保護(hù)起來(lái)的頂部密封 膠。
6.如權(quán)利要求5所述的功率半導(dǎo)體封裝，其特征在于所述頂部密封膠還包括采用內(nèi) 含磁性粒子以增大額定電感的模塑料。
7.如權(quán)利要求1所述的功率半導(dǎo)體封裝，其特征在于所述電路襯底還包括一個(gè)引線 框架，所述底部半線圈形成的單元還包括多個(gè)屬于引線框架部分的半線圈圖案化的導(dǎo)電引 線；所述引線框架還包括一個(gè)適合功率IC芯片尺寸的底部凹槽。
8.如權(quán)利要求1所述的功率半導(dǎo)體封裝，其特征在于，所述電路襯底還包括一個(gè)頂層引線框架，所述底部半線圈形成的單元還包括多個(gè)屬于引線框架部分的半線 圈圖案化的導(dǎo)電引線；以及一個(gè)與頂層引線框架相匹配的內(nèi)置預(yù)先設(shè)定的幾何圖案的內(nèi)孔的底層引線框架， 所述底層引線框架層壓到頂層引線框架的底部以形成一個(gè)適合功率IC芯片尺寸的底部凹 槽。
9.如權(quán)利要求1所述的功率半導(dǎo)體封裝，其特征在于所述頂部半線圈形成的單元還 包括若干從上面環(huán)繞電感磁芯并進(jìn)一步連接到合適的可選的底部半線圈形成的單元以形 成電感線圈的鍵合線。
10.如權(quán)利要求1所述的功率半導(dǎo)體封裝，其特征在于所述頂部半線圈形成的單元還 包括若干與合適的可選的底部半線圈形成的單元連接以形成電感線圈的三維連接板。
11.如權(quán)利要求1所述的功率半導(dǎo)體封裝，其特征在于所述頂部半線圈形成的單元還 包括若干連接到合適的可選的底部半線圈形成的單元以形成電感線圈的上層引線框架的 引線。
12.如權(quán)利要求1所述的功率半導(dǎo)體封裝，其特征在于所述電路襯底所包含的多層電路層壓板MCL，還包括頂部導(dǎo)電軌跡層，其含有若干構(gòu)成底部半線圈形成的單元的底部半線圈圖案化的導(dǎo)電 軌跡和多個(gè)頂部導(dǎo)電軌跡；底部導(dǎo)電軌跡層，其含有若干底部導(dǎo)電軌跡；以及 一個(gè)將頂部導(dǎo)電軌跡層與底部導(dǎo)電軌跡層隔離開(kāi)的中間絕緣層。
13.如權(quán)利要求12所述的功率半導(dǎo)體封裝，其特征在于所述中間絕緣層還包括多個(gè) 導(dǎo)通孔以便電連接第一組選中的半線圈圖案化的導(dǎo)電軌跡與第二組選中的底部導(dǎo)電軌跡 從而在功率IC芯片和功率電感之間形成電連接。
14.如權(quán)利要求12所述的功率半導(dǎo)體封裝，其特征在于功率IC芯片的器件側(cè)與MCL 的底層平面鍵合，而功率IC芯片的襯底側(cè)背對(duì)MCL，其中功率IC芯片的器件側(cè)上的接觸點(diǎn) 布線到MCL的外圍。
15.如權(quán)利要求12所述的功率半導(dǎo)體封裝，其特征在于所述MCL還包括一個(gè)適合功 率IC芯片尺寸的底部凹槽。
16.如權(quán)利要求12所述的功率半導(dǎo)體封裝，其特征在于所述MCL為印刷電路板。
17.如權(quán)利要求12所述的功率半導(dǎo)體封裝，其特征在于所述MCL是一個(gè)雙馬來(lái)酰亞 胺三嗪BT襯底。
18.如權(quán)利要求12所述的功率半導(dǎo)體封裝，其特征在于所述MCL具有三個(gè)分別被兩 個(gè)絕緣層隔開(kāi)的導(dǎo)電軌跡層。
19.如權(quán)利要求1所述的功率半導(dǎo)體封裝，其特征在于功率電感的電感系數(shù)范圍從0. 2mH到10mH，額定電流范圍從0. 2A到5A ；以及 相應(yīng)的功率半導(dǎo)體的封裝引腳面積少于5mm χ 5mm，封裝厚度小于2mm。
20.如權(quán)利要求1所述的功率半導(dǎo)體封裝，還包括在電路襯底的底部平面上的若干外圍支座凸塊，其尺寸適合功率IC芯片。
21.一種制造多個(gè)小功率半導(dǎo)體封裝單元的多封裝工藝，每個(gè)單元包括一具有底部功率集成電路芯片、頂部功率電感和中間電路襯底的堆棧；功率電感包括 位于電路襯底上方的具有閉合磁環(huán)的電感磁芯，其帶有內(nèi)部窗口 ；電路襯底包括位于電感 磁芯下方的底部半線圈形成的單元；以及頂部半線圈形成的單元，其連接到底部半線圈形 成的單元，從而共同形成圍繞電感磁芯的電感線圈； 工藝方法包括a)提供一組電路襯底，每個(gè)電路襯底上都有底部半線圈形成的單元；b)多個(gè)功率IC芯片的采用和結(jié)構(gòu)化以便每個(gè)功率IC芯片能夠進(jìn)行芯片鍵合工藝；c)提供多個(gè)帶有內(nèi)部窗口的電感磁芯和多個(gè)頂部半線圈形成的單元；d)將電感磁芯附著到底部半線圈形成的單元上；e)在組件中的每個(gè)電路襯底的位置處el)對(duì)準(zhǔn)好頂部半線圈形成的單元在電感磁芯之上，互連頂部半線圈形成的單元和底 部半線圈形成的單元，從而與纏繞電感磁芯的電感線圈一起形成一個(gè)次封裝單元； e2)加入頂部密封膠，從而將每個(gè)次封裝單元的頂部密封保護(hù)起來(lái)； e3)對(duì)準(zhǔn)并鍵合功率IC芯片在次封裝單元之下從而形成一個(gè)封裝單元；f)從組件處分離封裝單元。
22.如權(quán)利要求21所述的多封裝工藝，其特征在于頂部半線圈形成的單元耦合裸露 的底部半線圈形成的單元的末端穿過(guò)電感磁芯的內(nèi)部窗口到電感磁芯外的鄰近的底部半 線圈形成的單元的末端，形成電感線圈。
23.如權(quán)利要求21所述的多封裝工藝，其特征在于每個(gè)電路襯底由具有底部半線圈 形成的單元的引線框架制成，這些單元還包括多個(gè)屬于引線框架部分的半線圈圖案化的導(dǎo) 電引線，以及步驟a)還包括，作為引線框架的一部分，加上一個(gè)過(guò)渡連接區(qū)域?qū)刖€圈圖案化的導(dǎo) 電引線連接在一起從而方便每個(gè)次封裝單元的后續(xù)工序；以及步驟e2)還包括e21)確保頂部密封膠是非導(dǎo)電的并且與半線圈圖案化的導(dǎo)電引線鍵合在一起；然后e22)將過(guò)渡連接區(qū)域從引線框架移除以清除半線圈圖案化的導(dǎo)電引線之間發(fā)生意外 短路的條件。
24.如權(quán)利要求21所述的多封裝工藝，其特征在于多電路襯底的圖案化工藝還包括 在每個(gè)電路襯底上制作一個(gè)適合功率IC芯片尺寸的底部凹槽。
25.如權(quán)利要求24所述的多封裝工藝，其特征在于底部凹槽的制作還包括所述的每 個(gè)電路襯底底部側(cè)的刻蝕。
26.如權(quán)利要求24所述的多封裝工藝，其特征在于底部凹槽的制作還包括所述的每 個(gè)電路襯底底部側(cè)的部分切削。
27.如權(quán)利要求24所述的多封裝工藝，其特征在于電路襯底由引線框架制成，底部凹 槽的制作還包括多個(gè)半線圈圖案化的導(dǎo)電軌跡形成底部半線圈形成的單元的頂部引線框架的采用；以及內(nèi)置預(yù)先設(shè)定好的幾何圖案的內(nèi)孔的底部引線框架的采用進(jìn)而將底部引線框架層壓 到頂部引線框架的底部，以形成底部凹槽。
28.如權(quán)利要求21所述的多封裝工藝，其特征在于還包括將多個(gè)外圍凸塊鍵合到每 個(gè)電路襯底的底面上。
全文摘要
本發(fā)明公布了一種具有堆棧式電感和集成電路芯片的小型功率半導(dǎo)體封裝及其生產(chǎn)方法，該封裝具有大額定電感且封裝引腳小，包括一具有底部功率IC芯片、頂部功率電感和由引線框架或者印刷電路板制成的中間電路襯底的鍵合堆棧。功率電感包括具有閉合磁環(huán)的電感磁芯。電路襯底包括位于電感磁芯下方的第一組底部半線圈形成的導(dǎo)電單元。第二組頂部半線圈形成的導(dǎo)電單元位于電感磁芯的上方，由連接導(dǎo)線、三維互連板或者上層引線框架的引線制成，每個(gè)單元的兩個(gè)末端連接到相應(yīng)的底部半線圈形成的導(dǎo)電單元，從而共同形成圍繞電感磁芯的電感線圈。一種頂部密封膠將電感磁芯、頂部半線圈形成的導(dǎo)電單元、底部半線圈形成的導(dǎo)電單元和電路襯底密封保護(hù)起來(lái)。
文檔編號(hào)H01L23/64GK101814485SQ200910202890
公開(kāi)日2010年8月25日 申請(qǐng)日期2009年5月21日 優(yōu)先權(quán)日2009年2月23日
發(fā)明者馮濤, 孫明, 弗蘭茨娃·赫爾伯特, 張曉天 申請(qǐng)人:萬(wàn)國(guó)半導(dǎo)體股份有限公司