專利名稱：電子元器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子元器件，特別涉及具備內(nèi)置了線圈的層疊體的電子元器件。
背景技術(shù)：
作為現(xiàn)有的電子元器件，例如，已知有專利文獻1中記載的層疊型電感。圖6是該層疊型電感100的分解立體圖。 如圖6所示，層疊型電感100由陶瓷片102a 102h及線圈導體104a 104d構(gòu)成。陶瓷片102a 102h相互層疊而構(gòu)成層疊體。在層疊體的彼此相對的側(cè)面中，分別設(shè)置未圖示的外部電極。 線圈導體104a 104d是將圓環(huán)的一部分切除的形狀的線狀電極，彼此連接而構(gòu)成線圈。線圈導體104a與具有相同形狀的線圈導體104b并聯(lián)連接。線圈導體104c與具有相同形狀的線圈導體104d并聯(lián)連接。 在具有上述結(jié)構(gòu)的層疊型電感IOO中，線圈導體104a和104b并聯(lián)連接，且線圈導體104c和104d并聯(lián)連接。因此，層疊型電感100與未設(shè)置線圈導體104b、104d的層疊型電感相比，具有較低的直流電阻值。結(jié)果使層疊型電感100的電流容量增大。
然而，層疊型電感100存在下文所述的諧振頻率降低的問題。更詳細地說，線圈導體104a 104d與未圖示的外部電極相對。因此，線圈導體104a 104d和外部電極之間產(chǎn)生寄生電容。特別是層疊型電感100中，由于線圈導體104a 104d并聯(lián)連接，因此，與未設(shè)置線圈導體104b、104d的層疊型電感相比，線圈導體104a 104d與外部電極相對的面積增大。因此，層疊型電感100中，寄生電容的增大而使得諧振頻率的降低更加明顯。
專利文獻1 :日本專利特開平11-97244號公報

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于提供一種既可以確保大的電流容量、又可以抑制諧振頻率降低的電子元器件。 本發(fā)明的一個方式的電子元器件的特征在于，包括層疊體，該層疊體由多個絕緣層層疊形成；兩個外部電極，這兩個外部電極沿所述層疊體的層疊方向延伸，并且設(shè)置于該層疊體的彼此相對的側(cè)面；以及多個線圈導體，這多個線圈導體與所述絕緣層一起層疊而形成線圈，未與所述外部電極連接的所述線圈導體分別與具有相同形狀的所述線圈導體相
互并聯(lián)連接，與所述外部電極連接的所述線圈導體的至少一方不與具有相同形狀的所述線圈導體并聯(lián)連接。 根據(jù)本發(fā)明，既可以確保大的電流容量，又可以抑制諧振頻率的降低。


圖1是一個實施方式所涉及的電子元器件的立體圖。 圖2是一個實施方式所涉及的電子元器件的層疊體的分解立體圖。
圖3是第一模型的分解圖。 圖4是第二模型的分解圖。 圖5是表示仿真結(jié)果的曲線圖。 圖6是專利文獻1中記載的層疊型電感的分解立體圖。 標號說明 L 線圈 bl bl6 通孔導體 10 電子元器件 12 層疊體 14a、14b 外部電極 16a 16n 絕緣層 18a 181 線圈導體 20a、20b 引出部
具體實施例方式
下面，說明本發(fā)明實施方式所涉及的電子元器件。[OO27](電子元器件的結(jié)構(gòu)) 下面，參照

本發(fā)明的一個實施方式所涉及的電子元器件10。圖1是一個實施方式所涉及的電子元器件10的立體圖。圖2是一個實施方式所涉及的電子元器件10的層疊體12的分解立體圖。下面，將電子元器件10的層疊方向定義為z軸方向，將沿電子元器件10的長邊的方向定義為x軸方向，將沿電子元器件10的短邊的方向定義為y軸方向。x軸、y軸和z軸相互正交。 如圖1所示，電子元器件10具備層疊體12及外部電極14a、14b。層疊體12具有長方體的形狀，內(nèi)置有線圈L。外部電極14a、14b分別與線圈L電連接，沿z軸方向延伸，并且設(shè)置于層疊體12的彼此相對的側(cè)面。本實施方式中，將外部電極14a、14b設(shè)置成覆蓋位于x軸方向兩端的兩個側(cè)面。 如圖2所示，層疊體12由絕緣層16a 16n在z軸方向上層疊而構(gòu)成。絕緣層16a 16n由以玻璃為主成分的材料制作而成，具有長方形的形狀。下面，當指出個別的絕緣層16時，在參考標號的后面添加字母，當對絕緣層16統(tǒng)稱時，省略參考標號后面的字母。
如圖2所示，線圈L是一邊回轉(zhuǎn)、一邊沿z軸方向前進的螺旋狀線圈，包括線圈導體18a 181及通孔導體bl b16。下面，當指出個別的線圈導體18時，在參考標號的后面添加字母，當對這些線圈導體18統(tǒng)稱時，省略參考標號后面的字母。
如圖2所示，線圈導體18a 181分別形成于絕緣層16b 16m的主平面上，與絕緣層16a 16n —起進行層疊。各線圈導體18由銀(Ag)構(gòu)成的導電性材料形成，具有3/4圈的長度。另外，如圖2所示，設(shè)置于z軸方向上最靠正方向一側(cè)的線圈導體18a包括引出部20a，設(shè)置于z軸方向上最靠負方向一側(cè)的線圈導體181包括引出部20b。而且，線圈導體18a、181分別通過引出部20a、20b直接與外部電極14a、14b連接。未與外部電極14a、14b直接連接的線圈導體18b、18k中，在z軸方向上相鄰的兩個線圈導體18彼此具有相同的形狀，互相并聯(lián)連接。與外部電極14a、14b直接連接的線圈導體18a、181在絕緣層16b、16m上形成一層，與外部電極14a、14b的連接也是在一層上進行。即，對于與外部電極14a、 14b直接連接的線圈導體18a、 181，由于并未在z軸方向上與之相鄰的位置處設(shè)置相同形狀 的線圈導體18，因此，未與相同形狀的線圈導體18并聯(lián)連接。 如圖2所示，通孔導體bl b16分別形成為在z軸方向上貫通絕緣層16b 161。 當將絕緣層16層疊時，通孔導體bl b16起到作為連接相鄰線圈導體18的端部的連接部 的功能。更詳細地說，通孔導體bl將線圈導體18a的端部內(nèi)未設(shè)置引出部20a的一個端部、 與線圈導體18b的端部連接。通孔導體b2、 b3分別連接線圈導體18b、18c的兩端。從而， 線圈導體18b、 18c相互并聯(lián)連接。通孔導體b4將線圈導體18c的端部內(nèi)與通孔導體b3連 接的一個端部、與線圈導體18d的端部連接。通孔導體b5、 b6分別連接線圈導體18d、18e 的兩端。從而，線圈導體18d、18e相互并聯(lián)連接。通孔導體b7將線圈導體18e的端部內(nèi)與 通孔導體b6連接的一個端部、與線圈導體18f的端部連接。通孔導體b8、b9分別連接線圈 導體18f、18g的兩端。從而，線圈導體18f、18g相互并聯(lián)連接。通孔導體blO將線圈導體 18g的端部內(nèi)與通孔導體b9連接的一個端部、與線圈導體18h的端部連接。通孔導體bll、 bl2分別連接線圈導體18h、18i的兩端。從而，線圈導體18h、18i相互并聯(lián)連接。通孔導 體bl3將線圈導體18i的端部內(nèi)與通孔導體bl2連接的一個端部、與線圈導體18j的端部 連接。通孔導體bl4、 bl5分別連接線圈導體18j、18k的兩端。從而，線圈導體18j、18k相 互并聯(lián)連接。通孔導體b16將線圈導體18k的端部內(nèi)與通孔導體b15連接的一個端部、與 線圈導體181的端部內(nèi)未設(shè)置引出部20b的一個端部連接。 將上述結(jié)構(gòu)的絕緣層16a 16n按照該順序，沿z軸方向從上到下排列而層疊。從 而，在層疊體12內(nèi)，形成具有沿z軸方向延伸的線圈軸、且具有雙重螺旋結(jié)構(gòu)的線圈L。但 是，線圈L的位于z軸方向最靠正方向一側(cè)及最靠負方向一側(cè)的線圈導體18a、181無雙重 螺旋結(jié)構(gòu)。(電子元器件的制造方法) 下面，參照

電子元器件10的制造方法。以下，說明同時制造多個電子元 器件10時的電子元器件10的制造方法。 首先，在薄膜狀基材(圖2中未圖示)上涂布糊狀絕緣性材料，對整個面進行紫外 線曝光，從而形成絕緣層16m、16n。然后，在絕緣層16m上涂布糊狀導電性材料，對其進行曝 光及顯影，從而形成線圈導體181。 接著，在絕緣層16m、線圈導體181上涂布糊狀絕緣性材料。然后，通過曝光及顯 影，形成絕緣層161，該絕緣層161在通孔導體bl6的位置上設(shè)置了通 L。接下來，在絕緣層 161上涂布糊狀導電性材料，對其進行曝光及顯影，從而形成線圈導體18k及通孔導體b16。 然后，重復進行與形成絕緣層161、線圈導體18k及通孔導體bl6的工序相同的工序，形成絕 緣層16c 16k、線圈導體18b 18j、以及通孔導體b2 b15。 形成了線圈導體18b及通孔導體b2后，在絕緣層16c及線圈導體18b上涂布糊狀 絕緣性材料。然后，通過曝光及顯影，形成絕緣層16b，該絕緣層16b在通孔導體bl的位置 上設(shè)置了通孔。接下來，在絕緣層16b上涂布糊狀導電性材料，對其進行曝光及顯影，從而 形成線圈導體18a及通孔導體bl。 然后，在絕緣層16b、線圈導體18a上涂布糊狀絕緣性材料，對整個面進行紫外線 曝光，從而形成絕緣層16a。由此，制作完成由多個層疊體12構(gòu)成的母層疊體。
接著，通過切斷母層疊體，將其切成分立的層疊體12。然后，以預定的溫度及時間 對層疊體12進行燒成。 接著，利用滾磨筒對層疊體12實施研磨，進行邊角磨圓或去飛邊，并且使引出部 20a、20b從層疊體12露出。 然后，將層疊體12的側(cè)面浸入銀漿并進行燒接，從而形成銀電極。最后，在銀電極 上鍍敷Ni、Cu、Zn等，從而形成外部電極14a、14b。經(jīng)過上述工序，完成電子元器件10。
(效果) 如下文所述，利用電子元器件10，既可以確保大的電流容量，又可以抑制諧振頻率 的降低。更詳細地說，線圈導體18b 18k中，在z軸方向上相鄰的兩個線圈導體18彼此 具有相同的形狀，且互相并聯(lián)連接。因此，降低了線圈L的直流電阻值，從而在電子元器件 10中，可以確保大的電流容量。 但是，電子元器件10具有上文所述的雙重螺旋結(jié)構(gòu)。因此，線圈導體18b 18k被 設(shè)置成每兩個線圈導體18具有相同的形狀且在z軸方向上相鄰。因而，電子元器件10與 通常單重螺旋結(jié)構(gòu)的電子元器件相比，其線圈導體18與外部電極14的相對面積增大。
因此，電子元器件10中，線圈導體18a、181未與具有相同形狀的線圈導體18連 接。更具體而言，線圈導體18a與外部電極14b的電位差，在線圈導體18a 181中最大。 因此，線圈導體18a與外部電極14b之間產(chǎn)生的寄生電容，與線圈導體18b 181與外部電 極14b之間產(chǎn)生的寄生電容相比，對諧振頻率的影響更大。同樣地，線圈導體181與外部電 極14a的電位差，在線圈導體18a 181中也最大。因此，線圈導體181與外部電極14a之 間產(chǎn)生的寄生電容，與線圈導體18a 18k與外部電極14a之間產(chǎn)生的寄生電容相比，對諧 振頻率的影響更大。因此，電子元器件10中，線圈導體18a、18b未與具有相同形狀的線圈 導體18連接。從而，除了線圈導體18a、181以外，不存在與線圈導體18a、181電位相同的 線圈導體18。其結(jié)果，電子元器件10中，可以有效地抑制因寄生電容增大而導致的諧振頻 率降低。 為進一步明確電子元器件10具有的效果，本發(fā)明申請人進行了下面說明的計算 機仿真。具體而言，制造了具有圖3所示結(jié)構(gòu)的電子元器件(第一模型)、以及具有圖4所 示結(jié)構(gòu)的電子元器件(第二模型)。圖3和圖4分別是第一模型和第二模型的分解圖。第 一模型相當于現(xiàn)有的電子元器件，具有以下結(jié)構(gòu)即，所有線圈導體每兩個具有相同形狀， 并且相互并聯(lián)連接。第二模型相當于電子元器件10，具有以下結(jié)構(gòu)S卩，除了與外部電極連 接的線圈導體以外，其它線圈導體每兩個具有相同形狀，并且相互并聯(lián)連接。第一模型和第 二模型的尺寸為0. 6mmX0. 3mmX0. 3mm，線圈導體是厚度為9 y m的銀電極。
在本計算機仿真中，通過改變對第一模型和第二模型輸入的信號的頻率，計算出 第一模型和第二模型的電感值。圖5是表示仿真結(jié)果的曲線圖。縱軸表示電感值，橫軸表 示頻率。 如圖5所示，對于第一模型，當具有6. 6GHz頻率的信號輸入時，電感值為0。這表 示第一模型的諧振頻率為6. 6GHz。另一方面，對于第二模型，當具有7. 2GHz頻率的信號輸 入時，電感值為0。這表示第二模型的諧振頻率為7.2GHz。由此可知，第二模型具有高于第 一模型的諧振頻率。因此，通過本仿真可知，電子元器件10可以有效地抑制因寄生電容增 大而導致的諧振頻率降低。[OO51](其他實施方式) 此外，電子元器件10并不限于所述實施方式，也可以在其要點范圍內(nèi)進行變更。 例如，線圈導體18的圈數(shù)或線圈L的圈數(shù)并不限于圖2所示的情況。 另外，圖2所示的電子元器件10的層疊體12中，線圈導體18a、181的雙方均未與 具有相同形狀的線圈導體18連接。但只要線圈導體18a、181中至少一方線圈導體18a、181 不與具有相同形狀的線圈導體18連接即可。
權(quán)利要求
一種電子元器件，其特征在于，包括層疊體，該層疊體由多個絕緣層層疊形成；兩個外部電極，該兩個外部電極沿所述層疊體的層疊方向延伸，且設(shè)置于該層疊體的彼此相對的側(cè)面；以及多個線圈導體，該多個線圈導體與所述絕緣層一起層疊而形成線圈，不與所述外部電極連接的所述線圈導體分別與具有相同形狀的所述線圈導體相互并聯(lián)連接，與所述外部電極連接的所述線圈導體中的至少一個不與具有相同形狀的所述線圈導體并聯(lián)連接。
全文摘要
本發(fā)明提供一種既可以確保大的電流容量、又可以抑制諧振頻率降低的電子元器件。層疊體(12)由多個絕緣層(16a～16n)層疊形成。外部電極沿z軸方向延伸，且設(shè)置于該層疊體(12)的彼此相對的側(cè)面。線圈導體(18a～18l)與絕緣層(16a～16n)一起層疊而形成線圈(L)。多個線圈導體(18a～18l)分別設(shè)置成與具有相同形狀的線圈導體(18)相鄰，并且相互并聯(lián)連接。與外部電極連接的線圈導體(18a、18l)未與具有相同形狀的線圈導體(18)并聯(lián)連接。
文檔編號H01F37/00GK101728055SQ20091020796
公開日2010年6月9日 申請日期2009年10月29日 優(yōu)先權(quán)日2008年10月30日
發(fā)明者三好弘己, 杉山真一郎, 竹澤香織, 米田昌行 申請人:株式會社村田制作所