專利名稱：構(gòu)圖金屬柵極的方法
構(gòu)圖金屬柵極的方法
背景技術(shù)：
半導(dǎo)體集成電路(ic)工業(yè)已經(jīng)經(jīng)歷了快速發(fā)展。ic材料和設(shè)計(jì)的技術(shù)進(jìn)步已經(jīng)
產(chǎn)生了幾代的集成電路，其中每一代相比前一代具有更小和更復(fù)雜的電路。但是，這些進(jìn)步
已經(jīng)增加了 IC處理和制造的復(fù)雜性，并且為了實(shí)現(xiàn)這些進(jìn)步，需要IC處理和制造中出現(xiàn)類
似的發(fā)展。在集成電路演變的過程中，在幾何尺寸(即，使用制造工藝能夠生產(chǎn)的最小元件 (或者線))減少的同時(shí)，功能密度(即，每個(gè)芯片區(qū)域中的互連器件數(shù)量)通常增加。通過 增加生產(chǎn)效率以及降低相關(guān)開銷，這種按比例縮小的工藝通常提供益處。這種按比例縮小 還產(chǎn)生相對(duì)較高的功率消耗量，這可以通過使用低功率消耗的器件，例如互補(bǔ)金屬氧化半
導(dǎo)體(CMOS)器件解決。 在縮放比例的趨勢(shì)中，各種材料已經(jīng)實(shí)施用于CMOS器件的柵電極和柵極電介質(zhì)。 金屬氧化半導(dǎo)體(MOS)晶體管通常由多晶硅柵電極形成。多晶硅材料已經(jīng)被使用，由于其 在高溫處理過程中的熱阻特性，這使得多晶硅材料連同源/漏極結(jié)構(gòu)一起在高溫下退火。 此外，多晶硅阻擋摻雜原子的離子植入到溝道區(qū)域中的能力是有優(yōu)勢(shì)的，這使得柵極構(gòu)圖 之后容易形成自對(duì)準(zhǔn)源/漏極結(jié)構(gòu)。 但是，目前存在利用用于柵電極的金屬材料以及用于柵極電介質(zhì)的高k電介質(zhì)制 造這些器件的期望。隨著結(jié)構(gòu)尺寸持續(xù)減少，這可以有利地利用金屬柵電極代替多晶硅柵 電極，從而改善器件的性能。形成金屬柵極疊層的一個(gè)工藝被稱作為"后柵極"工藝，在該 工藝中最后的柵極疊層被"最后"制造，這可以減少將在柵極形成之后執(zhí)行的后續(xù)工藝的數(shù) 量，包括高溫處理。在后柵極工藝中，首先形成偽多晶柵極，并且可以繼續(xù)處理，直至沉積層 間電介質(zhì)(ILD)?；瘜W(xué)機(jī)械拋光(CMP)通常在ILD層上執(zhí)行，以曝光偽多晶硅柵極。然后， 偽多晶柵極可以除去，并由真正的金屬柵極代替。隨著器件尺寸的不斷按比例縮小，則更難 于控制沉積在柵電極上方的金屬材料的厚度。根據(jù)能夠不利影響后續(xù)處理的柵極尺寸，底 部覆蓋效率可以導(dǎo)致這些金屬材料的厚度不均勻。此外，光致抗蝕劑的剝落可能是問題，尤 其是如果蝕刻時(shí)間較長(zhǎng)時(shí)。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)實(shí)施例涉及一種制造半導(dǎo)體器件的方法。所述方法包括在半導(dǎo)
體襯底上形成第一、第二、第三和第四柵極結(jié)構(gòu)，每個(gè)柵極結(jié)構(gòu)具有偽柵極，從所述第一、第
二、第三和第四柵極結(jié)構(gòu)上除去所述偽柵極，從而分別形成第一、第二、第三和第四溝槽，形
成金屬層以部分地填充所述第一、第二、第三和第四溝槽，在所述第一、第二和第三溝槽上
方形成第一光致抗蝕劑層，蝕刻所述第四溝槽中的部分金屬層，除去所述第一光致抗蝕劑
層，在所述第二溝槽和所述第三溝槽上方形成第二光致抗蝕劑層，蝕刻所述第一溝槽中的
金屬層以及所述第四溝槽中剩余部分的金屬層，以及除去所述第二光致抗蝕劑層。
本發(fā)明的另一個(gè)實(shí)施例涉及一種制造半導(dǎo)體器件的方法，所述方法包括在半導(dǎo)
體襯底上形成第一、第二、第三和第四柵極結(jié)構(gòu)，每個(gè)柵極結(jié)構(gòu)具有偽柵極；從所述第一、第
二、第三和第四柵極結(jié)構(gòu)上除去所述偽柵極，從而分別形成第一、第二、第三和第四溝槽；形成金屬層以填充所述第一、第二、第三和第四溝槽；在所述第一、第二和第三溝槽上方形成 第一光致抗蝕劑層；蝕刻所述第四溝槽中的部分金屬層，所述蝕刻執(zhí)行不超出光致抗蝕劑 剝落時(shí)間窗的期間；除去所述第一光致抗蝕劑層；在所述第二溝槽和所述第三溝槽上方形 成第二光致抗蝕劑層；蝕刻所述第一溝槽中的金屬層以及所述第四溝槽中剩余部分的金屬 層，所述蝕刻執(zhí)行不超出光致抗蝕劑剝落時(shí)間窗的期間；以及除去所述第二光致抗蝕劑層。
本發(fā)明的再一個(gè)實(shí)施例涉及一種制造半導(dǎo)體器件的方法，所述方法包括在半導(dǎo) 體襯底上形成第一、第二、第三和第四柵極結(jié)構(gòu)，每個(gè)柵極結(jié)構(gòu)具有偽柵極，其中所述第一 柵極結(jié)構(gòu)的柵極長(zhǎng)度小于所述第四柵極結(jié)構(gòu)的柵極長(zhǎng)度；從所述第一、第二、第三和第四柵 極結(jié)構(gòu)上除去所述偽柵極，從而分別形成第一、第二、第三和第四溝槽；形成金屬層以填充 所述第一、第二、第三和第四溝槽；在所述第一、第二和第三溝槽上方形成第一光致抗蝕劑 層；蝕刻所述第四溝槽中的部分金屬層；除去所述第一光致抗蝕劑層；在所述第二溝槽和 所述第三溝槽上方形成第二光致抗蝕劑層；蝕刻所述第一溝槽中的金屬層以及所述第四溝 槽中剩余部分的金屬層；以及除去所述第二光致抗蝕劑層。


當(dāng)結(jié)合附圖閱讀下文的詳細(xì)描述，將最好的理解本發(fā)明的目的。需要強(qiáng)調(diào)的是，根 據(jù)工業(yè)標(biāo)準(zhǔn)實(shí)踐，各種結(jié)構(gòu)沒有按照比例繪制。實(shí)際上，為清楚討論的目的，各種結(jié)構(gòu)的尺 寸可以任意增加或減小。 圖1為根據(jù)本發(fā)明不同方面在后柵極工藝中制造半導(dǎo)體器件的方法流程圖；以及
圖2A到21為半導(dǎo)體器件在根據(jù)圖1方法制造的不同階段的剖視圖。
具體實(shí)施例方式
應(yīng)當(dāng)理解下文提供了許多不同的實(shí)施例或例子用于執(zhí)行本發(fā)明的不同結(jié)構(gòu)。下面
將描述特定例子的部件和設(shè)置，以簡(jiǎn)化本發(fā)明公開。當(dāng)然，這些僅僅是示例，并且不確定局 限于此。此外，下文中描述的第一結(jié)構(gòu)形成在第二結(jié)構(gòu)上方或者上面可以包括第一結(jié)構(gòu)與 第二結(jié)構(gòu)直接接觸形成的實(shí)施例，并且也可以包括另外的結(jié)構(gòu)嵌入到第一結(jié)構(gòu)和第二結(jié)構(gòu) 之間形成的實(shí)施例，這樣第一結(jié)構(gòu)與第二結(jié)構(gòu)可以不是直接接觸。為了簡(jiǎn)化和清楚的目的， 各種特征可以不同的比例任意繪制。 圖1顯示了根據(jù)本發(fā)明不同方面在后柵極工藝中制造半導(dǎo)體器件的方法100的流 程圖。圖2A到21顯示了根據(jù)圖1方法的不同制造階段的實(shí)施例半導(dǎo)體器件200的剖視 圖。應(yīng)當(dāng)理解，為了更好地理解本發(fā)明的概念圖2A到圖21已經(jīng)簡(jiǎn)化。半導(dǎo)體器件200可 以是集成電路，或者其部分，可以包括靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)和/或其他邏輯電路、無(wú) 源元件例如電阻、電容和電感，以及有源元件例如P溝道場(chǎng)效應(yīng)晶體管(pFET) 、 N溝道場(chǎng)效 應(yīng)晶體管(nFET)、金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)，或者互補(bǔ)金屬氧化物半導(dǎo)體 (CMOS)晶體管。應(yīng)當(dāng)注意，半導(dǎo)體器件200的一些特征可以利用CM0S工藝流程制作，但是 為了清楚的緣故這里不再說明。因此，應(yīng)當(dāng)理解在圖1的方法IOO之前，過程中以及之后， 可以提供另外的步驟，并且一些其他的工藝這里可以僅僅簡(jiǎn)單的描述。
參考圖l，方法IOO首先是方框110，其中在半導(dǎo)體襯底上方可以形成第一、第二、 第三和第四柵極結(jié)構(gòu)，每個(gè)結(jié)構(gòu)具有偽柵極。還參考圖2A，半導(dǎo)體器件200可以包括襯底202。在本實(shí)施例中，襯底202包括晶體結(jié)構(gòu)的硅襯底(例如晶片)。根據(jù)本領(lǐng)域的公知的 設(shè)計(jì)要求，襯底202可以包括各種摻雜配置(例如、p型襯底或n型襯底)。此外，襯底202 可以包括各種摻雜區(qū)域，例如P型阱(P阱)或n型阱(n阱)。襯底202也可以包括其他基 本半導(dǎo)體，例如鍺和金剛石?；蛘?，襯底202可以包括化合物半導(dǎo)體，例如碳化硅、砷化鎵、 砷化銦或者磷化銦。此外，襯底202可以可選地包括外延層，可以被應(yīng)力改變以增強(qiáng)性能， 以及可以包括絕緣體上硅(SOI)結(jié)構(gòu)。 半導(dǎo)體器件200可以進(jìn)一步包括隔離結(jié)構(gòu)(圖中未顯示)，例如形成在襯底202中 用以互相隔離一個(gè)或多個(gè)器件的淺溝槽隔離(STI)結(jié)構(gòu)。STI結(jié)構(gòu)可以包括氧化硅、氮化 硅、氮氧化硅、氟化物摻雜的硅酸鹽(FSG)以及/或者本領(lǐng)域公知的低K電介質(zhì)材料。其他 隔離方法和/或結(jié)構(gòu)可以代替STI，或者進(jìn)一步包括。STI結(jié)構(gòu)可以使用例如襯底202的反 應(yīng)離子蝕刻(RIE)的工藝形成以形成溝槽，其中溝槽使用沉積工藝填充有絕緣材料，然后 進(jìn)行化學(xué)機(jī)械拋光(CMP)工藝。 應(yīng)當(dāng)注意，另外的特征和結(jié)構(gòu)可以形成，但是這里圖中沒有顯示。例如，界面層 (例如熱氧化物或者化學(xué)氧化物)可以形成在襯底202上。界面層可以包括在大約5埃到 大約10埃范圍之間的厚度。并且，高K電介質(zhì)膜可以形成在界面層上方。高K膜可以通過 原子層沉積(ALD)、化學(xué)氣相沉積(CVD)或者其他合適工藝形成。高K電介質(zhì)膜可以包括 Hf02、 HfSiO、 HfSiON以及HfZrO。高K膜可以包括在大約10埃到大約30埃范圍之間的厚 度。此外金屬-l膜可以形成為在高K膜層上方的濕蝕刻停止層。金屬-l膜可以通過物理 氣相沉積(PVD或者濺射)、ALD、 CVD或者其他合適工藝形成。金屬-1膜層可以包括在大 約10埃到大約200埃范圍之間的厚度。用于金屬-1膜層的材料可以包括TaN、 TaSiN、 W、 TaC、 TaCN、 TiAlN、 Al、 TiN以及Ti。此夕卜，附加處理步驟可以執(zhí)行，包括沉積多晶硅層(多 晶層)，沉積硬掩模層，柵極構(gòu)圖，生長(zhǎng)SiGe結(jié)構(gòu)，形成輕摻雜漏極(LDD)區(qū)域，形成側(cè)壁襯 墊，形成源極和漏極區(qū)域，形成硅化物結(jié)構(gòu)(例如NiSi)，以及形成層間電介質(zhì)(ILD)。在后 柵極工藝中，化學(xué)氣相拋光工藝可以在層間電介質(zhì)上執(zhí)行，以曝光偽多晶硅柵極用于移除。 偽柵極多晶柵極的形成和移除下文中將詳細(xì)討論。 仍參考圖2A，多個(gè)柵極結(jié)構(gòu)204、206、208、210可以形成在襯底202上，其中每個(gè)柵 極結(jié)構(gòu)204、206、208、210分別具有偽柵極203、205、207、209。柵極結(jié)構(gòu)204、206、208、210 的形成包括形成上述各種材料層，并且構(gòu)圖(例如柵極蝕刻)各種材料層以形成可以例如 是NMOS或PMOS器件的部分的柵極結(jié)構(gòu)。柵極結(jié)構(gòu)204、206、208、210可以包括具有多晶硅 材料的偽柵極203、205、207、209?；蛘邆螙艠O可以由無(wú)定形硅代替多晶硅。在后柵極工藝 流程中，可以除去偽柵極203、205、207、209并由金屬材料代替。 在本實(shí)施例中，柵極結(jié)構(gòu)204和210可以是NM0S器件的一部分，其中柵極結(jié)構(gòu) 204比柵極結(jié)構(gòu)210具有更小的柵極長(zhǎng)度。例如，柵極結(jié)構(gòu)204的柵極長(zhǎng)度可以位于大約 0. 028咖與0. 03um之間，并且柵極結(jié)構(gòu)210的柵極長(zhǎng)度可以位于大約l咖與10um之間。類 似地，柵極結(jié)構(gòu)206和208可以是PMOS器件的一部分，其中柵極結(jié)構(gòu)206比柵極結(jié)構(gòu)208 具有更小的柵極長(zhǎng)度。例如，柵極結(jié)構(gòu)206的柵極長(zhǎng)度可以位于大約0. 028um與0. 03um之 間，并且柵極結(jié)構(gòu)208的柵極長(zhǎng)度可以位于大約lum與10um之間。 在替代實(shí)施例中，柵極結(jié)構(gòu)204和210可以是PM0S器件的一部分，其中柵極結(jié)構(gòu) 204比柵極結(jié)構(gòu)210具有更小的柵極長(zhǎng)度。例如，柵極結(jié)構(gòu)204的柵極長(zhǎng)度可以位于大約0. 028urn與0. 03um之間，并且柵極結(jié)構(gòu)210的柵極長(zhǎng)度可以位于大約l咖與10um之間。類 似地，柵極結(jié)構(gòu)206和208可以是NMOS器件的一部分，其中柵極結(jié)構(gòu)206比柵極結(jié)構(gòu)208 具有更小的柵極長(zhǎng)度。例如，柵極結(jié)構(gòu)206的柵極長(zhǎng)度可以位于大約0. 028um與0. 03um之 間，并且柵極結(jié)構(gòu)208的柵極長(zhǎng)度可以位于大約lum與10um之間。應(yīng)當(dāng)理解，上述NMOS和 PM0S器件的特定柵極長(zhǎng)度僅僅為示例，可以根據(jù)用于制造半導(dǎo)體器件的技術(shù)工藝節(jié)點(diǎn)和半 導(dǎo)體器件用于的應(yīng)用類型，實(shí)施其他的柵極長(zhǎng)度。 接下來(lái)是方法100的方框120，其中偽柵極可以從第一、第二、第三和第四柵極結(jié) 構(gòu)上除去，從而形成多個(gè)溝槽?，F(xiàn)在參考圖2B，偽柵極203、205、207、209可以從柵極結(jié)構(gòu) 204、206、208、210上除去，由此分別產(chǎn)生溝槽214、216、218、220。可以通過選擇性蝕刻工藝 除去偽柵極203、205、207、209。選擇性蝕刻工藝可以利用濕蝕刻或干蝕刻方法，或者它們 的結(jié)合。在一個(gè)實(shí)施例中，濕蝕刻工藝包括曝光到含氫氧化物溶液(例如，氫氧化銨)、去 離子水和/或其他合適蝕刻劑溶液。溝槽214-220的尺寸取決于柵極結(jié)構(gòu)204、206、208、 210的柵極長(zhǎng)度。如上文所述，對(duì)應(yīng)本實(shí)施例和替代實(shí)施例。柵極結(jié)構(gòu)204和206的柵極長(zhǎng) 度可以是大約0. 028um到0. 03um，并且柵極結(jié)構(gòu)208和210的柵極長(zhǎng)度可以是大約lum到 10um。因此，溝槽214和216可以稱作為"小"溝槽，并且溝槽218和220可以稱作為"大" 溝槽。應(yīng)當(dāng)理解，詞語(yǔ)大和小不表示限制本發(fā)明實(shí)施例的范圍，而是這里使用來(lái)比較不同柵 極長(zhǎng)度的相對(duì)用語(yǔ)。 方法100繼續(xù)到方框130，其中可以形成金屬層，從而部分填充到第一、第二、第三 和第四溝槽中。現(xiàn)在參考圖2C，可以沉積金屬層230，從而部分填充到溝槽214-220中。沉 積的金屬層230可以是任何適于形成金屬柵極或其部分的金屬材料，包括功函層、襯層、界 面層、種子層、附著層、勢(shì)壘層等。金屬層230可以包括一個(gè)或多個(gè)層，包括TiN、 TaN、TaC、 TaSiN、 W、 TaCN、 Al、 Ti、 WN、 TiAl、 TiAlN及其組合，以及/或者其他合適材料。例如，如果 用于PMOS器件的P型功函金屬(P金屬)是所希望的，則可以使用TiN、WN或者W。另一方 面，如果用于NMOS器件的N型功函金屬(N金屬)是所希望的，則可以使用TiAl、TiAlN或 者TaCN。在本實(shí)施例中，金屬層230可以包括P金屬。也就是說，P金屬可以首先形成，然 后構(gòu)圖以形成金屬柵極。金屬層230可以通過PVD(濺射)或者其他合適工藝形成。
在本實(shí)施例中，金屬層230包括從大約10到大約200埃(A)范圍的厚度。形成在 大溝槽218和220中的金屬層230可以相比形成在小溝槽214和216中的金屬層230具有 更大的厚度。沉積在大溝槽218和220中與形成在小溝槽214和216中的金屬層230之 間的厚度差可能由PVD金屬層底部覆蓋效應(yīng)導(dǎo)致，并且是不期望的。例如，已經(jīng)觀察到，對(duì) 于具有大約lum的大柵極長(zhǎng)度的器件，在溝槽218和220的底部金屬層230可以具有大約 166A的厚度。相比，對(duì)于具有大約0. 03um的小柵極長(zhǎng)度的器件，在溝槽214和216的底部 金屬層230可以具有大約67A的厚度。本實(shí)施例的一個(gè)優(yōu)點(diǎn)是可以最小化由金屬層厚度差 導(dǎo)致的不期望的結(jié)果。稍后文中將進(jìn)一步詳細(xì)討論。 接下來(lái)方法100繼續(xù)到方框140，其中第一光致抗蝕劑層形成在第一、第二以及第 三溝槽的上方?，F(xiàn)在參考圖2D，光致抗蝕劑層240形成在溝槽214、216和218上方。光致 抗蝕劑層240可以通過光刻、浸沒式光刻、離子束寫入或者其他合適工藝形成。例如，光刻 工藝可以包括旋涂、軟烘烤、曝光、后烘烤、顯影、沖洗、干燥以及其他合適工藝。光致抗蝕劑 層240可以包括范圍從大約1， 000埃到20， 000埃的厚度，優(yōu)選地為大約2， 000埃。光致抗蝕劑層240可以用來(lái)構(gòu)圖金屬層230，并除去部分的金屬層230。在本實(shí)施例中，金屬層 230 (P-金屬)可以從NMOS器件的溝槽214和220上除去。 方法100繼續(xù)到方框150，其中第四溝槽中的部分金屬層可以通過第一蝕刻工藝 除去?，F(xiàn)在參考圖2E，蝕刻工藝245可以執(zhí)行在溝槽220的金屬層230上，其中金屬層230 被光致抗蝕劑層240左側(cè)曝光。蝕刻工藝245可以利用適于蝕刻金屬的蝕刻劑。在本實(shí)施 例中，蝕刻工藝245可以是SC1(標(biāo)準(zhǔn)清潔1)工藝，其中蝕刻溶液包括具有l(wèi) : 1 : 5容積 比的NH40H : H202 :去離子水。并且在本實(shí)施例中，蝕刻工藝245可以大約50C的溫度執(zhí) 行大約20秒的期間。本實(shí)施例的其中一個(gè)優(yōu)點(diǎn)是最大程度地減小光致抗蝕劑剝落的危險(xiǎn)。 光致抗蝕劑剝落是由于多種因素引起的問題。首先，當(dāng)光致抗蝕劑層240被直接附加到金 屬層230之上時(shí)，光致抗蝕劑層240與金屬層230之間沒有好的粘結(jié)性。其次，濕蝕刻工藝 將產(chǎn)生包圍光致蝕刻劑層240邊緣的蝕刻斷面(例如，橫向蝕刻)。隨著器件尺寸的縮小， 蝕刻斷面變得更差，這可能導(dǎo)致甚至更多的光致抗蝕劑剝落。光致抗蝕劑剝落的程度取決 于光致抗蝕劑剝落時(shí)間窗。如果蝕刻工藝能夠在光致抗蝕劑剝落時(shí)間窗內(nèi)完成，則至少光 致抗蝕劑剝落的風(fēng)險(xiǎn)可以最小化。在本實(shí)施例中，已經(jīng)注意到光致抗蝕劑剝落時(shí)間窗為大 約25秒。因此，由于蝕刻工藝245的持續(xù)時(shí)間為大約20秒，在光致抗蝕劑剝落時(shí)間窗內(nèi)， 因此本實(shí)施例緩解了光致抗蝕劑剝落的問題。應(yīng)當(dāng)理解，上述特定的光致抗蝕劑剝落時(shí)間 窗僅為示例性，并且根據(jù)材料(例如，光致抗蝕劑、金屬、蝕刻溶液等)的類型，以及技術(shù)工 藝節(jié)點(diǎn)可以得到其他時(shí)間窗，但是本發(fā)明不局限于此。 然后，在方法100的方框160中，第一光致抗蝕劑層被除去。參考圖2E到圖2F，通 過本領(lǐng)域公知的剝除(stripping)或灰化工藝可以除去光致抗蝕劑層240。例如，可以應(yīng)用 使用化學(xué)溶液的剝除工藝。用于光致抗蝕劑剝除的化學(xué)溶液可以選自N-甲基吡啶-2-吡 咯烷酮(NMP)、 0K-71、環(huán)己醇、環(huán)戊醇、丙二醇甲醚(PGME)、丙二醇甲醚醋酸酯(PGMEA)或 者其他基于溶液的光致抗蝕劑剝除溶液。并且如圖2F所示，應(yīng)當(dāng)注意到在蝕刻工藝245之 后，位于大溝槽220底部的金屬層230的厚度可以被顯著減少。應(yīng)當(dāng)理解，蝕刻時(shí)間和溫度 可以調(diào)整，并且可以取決于在溝槽底部即將被蝕刻的期望金屬數(shù)量。此外，被局部蝕刻(在 大溝槽220底部)的金屬量可以取決于小溝槽214底部的金屬層230的厚度，其可以如下 文所述，在后續(xù)蝕刻工藝中同時(shí)被除去。 方法100繼續(xù)到方框170，其中可以在第二和第三溝槽上方形成第二光致抗蝕劑 層?，F(xiàn)在參考圖2G，光致抗蝕劑層250形成在PM0S器件的溝槽216和218上方。光致抗蝕 劑層250可以通過與形成光致抗蝕劑層240類似的工藝形成。光致抗蝕劑層250可以包括 范圍從大約1， 000埃到20， 000埃的厚度，優(yōu)選為大約2， 000埃。在本實(shí)施例中，光致抗蝕 劑層250可以用來(lái)從NMOS器件的溝槽214和220上除去金屬層230 (P金屬)。
然后，方法100繼續(xù)到方框180，其中位于第一溝槽中的金屬層和第四溝槽中的剩 余金屬層可以通過第二蝕刻工藝除去。現(xiàn)在參考圖2H，蝕刻工藝260可以對(duì)溝槽214和220 中的金屬層執(zhí)行，其中溝槽214和220均由光致抗蝕劑層250左曝光。蝕刻工藝260可以利 用適于蝕刻金屬的蝕刻劑。在本實(shí)施例中，蝕刻工藝260可以是SC1工藝(標(biāo)準(zhǔn)清潔l)工
藝，其中蝕刻溶液包括具有i : i : 5容積比的NH40H : H202 :去離子水。并且在本實(shí)施
例中，蝕刻工藝260可以大約50C的溫度執(zhí)行大約20秒的期間。如上文所述由于該較短的 蝕刻時(shí)間落在光致抗蝕劑剝落時(shí)間窗內(nèi)，因此短蝕刻時(shí)間還幫助降低光致抗蝕劑剝落的風(fēng)險(xiǎn)。此外，應(yīng)當(dāng)注意由于大溝槽220底部的金屬層230已經(jīng)被局部蝕刻(方框150)，因此小 溝槽214底部的金屬層230厚度與大溝槽220底部的金屬層230之間存在較小的偏差。因 此，蝕刻工藝260可以充分除去小溝槽214以及大溝槽220中的所有金屬層230 (P金屬)。
然后，方法100進(jìn)行到方框190，其中第二光致抗蝕劑層被除去。參考圖2H到圖 21，通過剝除或灰化工藝可以除去光致抗蝕劑層250。用于光致抗蝕劑剝除的化學(xué)溶液可 以選自N-甲基吡啶-2-吡咯烷酮(NMP) 、 0K-71、環(huán)己醇、環(huán)戊醇、丙二醇甲醚(PGME)、丙二 醇甲醚醋酸酯(PGMEA)或者其他基于溶液的光致抗蝕劑剝除溶液。并且如圖2I所示，在蝕 刻工藝260之后，位于溝槽214中的金屬層230以及溝槽220中的剩余部分金屬層230可 以被基本上蝕刻掉。因此，本實(shí)施例的優(yōu)點(diǎn)是，即使小溝槽214中的金屬層230初始與大溝 槽220中的金屬層230相比具有不同的厚度，但是金屬層230的兩部分能夠在最大程度降 低光致抗蝕劑剝落風(fēng)險(xiǎn)的情況下被基本上蝕刻掉。 雖然圖中未顯示，但是在方框190中從溝槽214和220上除去金屬層230之后，可 以沉積其他金屬層來(lái)局部地填充溝槽214和220。在本實(shí)施例中，金屬層可以是N金屬，以 形成用于NMOS器件的金屬柵極。因此，本實(shí)施例公開了首先形成P金屬，隨后從NMOS器件 的溝槽上除去P金屬，并且接著利用N金屬部分地填充這些溝槽。在替代實(shí)施例中，方法 100可以執(zhí)行如下首先形成N金屬層，然后從PMOS器件的溝槽上除去N金屬層，并且接著 利用P金屬部分地填充這些溝槽以形成用于PMOS器件的金屬柵極。此外，NOMS和PMOS器 件的金屬柵極可以進(jìn)一步包括填充金屬，例如分別形成在N金屬和P金屬上的Al和W，并且 可以執(zhí)行金屬CMP，以形成柵電極。 并且，可以理解方法100可以繼續(xù)其他步驟，從而形成各種接觸孔和通孔，并且多 個(gè)構(gòu)圖電介質(zhì)層和導(dǎo)電層也可以形成在襯底202上方，從而形成被配置用來(lái)連接各種摻雜 區(qū)域，例如NMOS和PMOS器件的源極和漏極區(qū)以及柵極結(jié)構(gòu)的多層互連。例如，層間電介質(zhì) (ILD)與多層互連(MLI)結(jié)構(gòu)可以如下配置，以使層間電介質(zhì)分開并隔離多層互連結(jié)構(gòu)的 每個(gè)金屬層與其他金屬層。在進(jìn)一步的例子中，多層互連結(jié)構(gòu)包括形成在襯底上的接觸孔、 通孔和金屬線。在一個(gè)例子中，多層互連結(jié)構(gòu)可以包括例如鋁、鋁/硅/銅合金、鈦、氮化 鈦、鎢、多晶硅、金屬硅化物或者它們的組合的導(dǎo)電材料，被稱為鋁互連。鋁互連可以通過包 括PVD(濺射)、CVD或者其組合的工藝形成。其他形成鋁互連的制造技術(shù)可以包括光刻處 理和蝕刻，從而構(gòu)圖用于垂直連接(通孔和接觸孔)以及水平互連(導(dǎo)電線)的導(dǎo)電材料。 或者，銅多層互連可以用來(lái)形成金屬圖案。銅互連結(jié)構(gòu)可以包括銅、銅合金、鈦、氮化鈦、鉭、 氮化鉭、鎢、多晶硅、金屬硅化物或者它們的組合。銅互連可以通過包括CVD、 PVD(濺射)、 平整化或者其他合適工藝的技術(shù)形成。 總之，公開的方法和器件提供了一種在后柵極工藝中制造高K金屬柵極器件的有 效手段。文中公開的方法具有縮短蝕刻時(shí)間和多個(gè)蝕刻循環(huán)，從而減小光致抗蝕劑剝落風(fēng) 險(xiǎn)的優(yōu)點(diǎn)。該方法還具有雙構(gòu)圖工藝的優(yōu)點(diǎn)，從而補(bǔ)充具有不同尺寸的溝槽的PVD金屬膜 底部覆蓋效果。但是，該方法使用的材料和工藝與CMOS工藝流程是友好和兼容的，并且與 該工藝流程結(jié)合成本低廉。應(yīng)當(dāng)理解，文中的不同實(shí)施例提供了不同的優(yōu)點(diǎn)，并且沒有特定 優(yōu)點(diǎn)對(duì)于所有實(shí)施例都是必須要求的。 上文已經(jīng)概述了本發(fā)明的幾個(gè)實(shí)施例的特征，從而本領(lǐng)域普通技術(shù)人員可以更好 地理解本發(fā)明的方面。本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)了解，他們可以容易地使用本發(fā)明公開作為修改或設(shè)計(jì)其他工藝和結(jié)構(gòu)的基礎(chǔ)，以實(shí)現(xiàn)與本發(fā)明實(shí)施例相同的目的，和/或取得 相同的優(yōu)點(diǎn)。本領(lǐng)域的普通技術(shù)人員還應(yīng)當(dāng)意識(shí)到，這樣的等同結(jié)構(gòu)沒有脫離本發(fā)明的精 神和保護(hù)范圍，并且他們可以在不脫離本發(fā)明的精神和保護(hù)范圍的情況下進(jìn)行各種變化、 替換和修改。例如，雖然文中描述的方法和器件具有后柵極工藝，但是可以考慮該方法和器 件可應(yīng)用于包括后柵極工藝流程和前柵極工藝流程的混合工藝。
權(quán)利要求
一種制造半導(dǎo)體器件的方法，所述方法包括在半導(dǎo)體襯底上形成第一、第二、第三和第四柵極結(jié)構(gòu)，每個(gè)柵極結(jié)構(gòu)具有偽柵極；從所述第一、第二、第三和第四柵極結(jié)構(gòu)上除去所述偽柵極，從而分別形成第一、第二、第三和第四溝槽；形成金屬層以部分地填充所述第一、第二、第三和第四溝槽；在所述第一、第二和第三溝槽上方形成第一光致抗蝕劑層；蝕刻所述第四溝槽中的部分金屬層；除去所述第一光致抗蝕劑層；在所述第二溝槽和所述第三溝槽上方形成第二光致抗蝕劑層；蝕刻所述第一溝槽中的金屬層以及所述第四溝槽中剩余部分的金屬層；以及除去所述第二光致抗蝕劑層。
2. 如權(quán)利要求1所述的方法，其中通過濕蝕刻工藝蝕刻所述金屬層，所述濕蝕刻工藝包括使用i : i : 5容積比的NH40H : H202 :去離子水的蝕刻溶液。
3. 如權(quán)利要求1所述的方法，其中所述第一光致抗蝕劑層與所述第二光致抗蝕劑層分 別包括大約2，000埃的厚度。
4. 如權(quán)利要求1所述的方法，其中所述第一柵極結(jié)構(gòu)的柵極長(zhǎng)度小于所述第四柵極結(jié) 構(gòu)的柵極長(zhǎng)度。
5. —種制造半導(dǎo)體器件的方法，所述方法包括在半導(dǎo)體襯底上形成第一、第二、第三和第四柵極結(jié)構(gòu)，每個(gè)柵極結(jié)構(gòu)具有偽柵極；從所述第一、第二、第三和第四柵極結(jié)構(gòu)上除去所述偽柵極，從而分別形成第一、第二、 第三和第四溝槽；形成金屬層以填充所述第一、第二、第三和第四溝槽； 在所述第一、第二和第三溝槽上方形成第一光致抗蝕劑層；蝕刻所述第四溝槽中的部分金屬層，所述蝕刻執(zhí)行不超出光致抗蝕劑剝落時(shí)間窗的期間；除去所述第一光致抗蝕劑層；在所述第二溝槽和第三溝槽上方形成第二光致抗蝕劑層；蝕刻所述第一溝槽中的金屬層以及所述第四溝槽中剩余部分的金屬層，所述蝕刻執(zhí)行 不超出光致抗蝕劑剝落時(shí)間窗的期間；以及 除去所述第二光致抗蝕劑層。
6. 如權(quán)利要求1或5所述的方法，其中所述金屬層包括厚度范圍從大約10埃到大約 200埃的P金屬或者N金屬。
7. 如權(quán)利要求6所述的方法，其中若所述金屬層包括P金屬，所述第一柵極結(jié)構(gòu)與所述 第四柵極結(jié)構(gòu)的每一個(gè)為NM0S器件的一部分；以及若所述金屬層包括N金屬，所述第一柵極結(jié)構(gòu)與所述第四柵極結(jié)構(gòu)的每一個(gè)為PM0S器 件的一部分。
8. 如權(quán)利要求5所述的方法，其中所述光致抗蝕劑剝落窗為大約25秒。
9. 如權(quán)利要求5所述的方法，其中所述第一柵極結(jié)構(gòu)的柵極長(zhǎng)度小于所述第四柵極結(jié) 構(gòu)的柵極長(zhǎng)度。
10. —種制造半導(dǎo)體器件的方法，所述方法包括在半導(dǎo)體襯底上形成第一、第二、第三和第四柵極結(jié)構(gòu)，每個(gè)柵極結(jié)構(gòu)具有偽柵極，其 中所述第一柵極結(jié)構(gòu)的柵極長(zhǎng)度小于所述第四柵極結(jié)構(gòu)的柵極長(zhǎng)度；從所述第一、第二、第三和第四柵極結(jié)構(gòu)上除去所述偽柵極，從而分別形成第一、第二、 第三和第四溝槽；形成金屬層以填充所述第一、第二、第三和第四溝槽；在所述第一、第二和第三溝槽上方形成第一光致抗蝕劑層；蝕刻所述第四溝槽中的部分金屬層；除去所述第一光致抗蝕劑層；在所述第二溝槽和所述第三溝槽上方形成第二光致抗蝕劑層； 蝕刻所述第一溝槽中的金屬層以及所述第四溝槽中剩余部分的金屬層；以及 除去所述第二光致抗蝕劑層。
11. 如權(quán)利要求1或10所述的方法，其中所述第一柵極結(jié)構(gòu)的柵極長(zhǎng)度范圍從大約 0. 028um到大約0. 03um，并且所述第四柵極結(jié)構(gòu)的柵極長(zhǎng)度范圍從大約lum到大約10um。
12. 如權(quán)利要求11所述的方法，其中所述第二柵極結(jié)構(gòu)與所述第一柵極結(jié)構(gòu)具有基本 相同的柵極長(zhǎng)度，并且所述第三柵極結(jié)構(gòu)與所述第四柵極結(jié)構(gòu)具有基本相同的柵極長(zhǎng)度。
13. 如權(quán)利要求IO所述的方法，其中所述第一柵極結(jié)構(gòu)與所述第四柵極結(jié)構(gòu)的每一個(gè) 為NM0S器件的一部分，以及所述第二柵極結(jié)構(gòu)與所述第三柵極結(jié)構(gòu)的每一個(gè)為PM0S器件 的一部分。
14. 如權(quán)利要求IO所述的方法，其中所述第一柵極結(jié)構(gòu)與所述第四柵極結(jié)構(gòu)的每一個(gè) 為PM0S器件的一部分，以及所述第二柵極結(jié)構(gòu)與所述第三柵極結(jié)構(gòu)的每一個(gè)為NM0S器件 的一部分。
15. 如權(quán)利要求1、5、10任意一項(xiàng)所述的方法，其中所述形成金屬層包括通過物理氣相 沉積PVD形成所述金屬層。
全文摘要
本發(fā)明公開了一種制造半導(dǎo)體器件的方法。所述方法包括在半導(dǎo)體襯底上形成第一、第二、第三和第四柵極結(jié)構(gòu)，每個(gè)柵極結(jié)構(gòu)具有偽柵極，從所述第一、第二、第三和所述第四柵極結(jié)構(gòu)上除去所述偽柵極，從而分別形成第一、第二、第三和第四溝槽，形成金屬層以部分地填充所述第一、第二、第三和第四溝槽，在所述第一、第二和第三溝槽上方形成第一光致抗蝕劑層，蝕刻所述第四溝槽中的部分金屬層，除去所述第一光致抗蝕劑層，在所述第二溝槽和所述第三溝槽上方形成第二光致抗蝕劑層，蝕刻所述第一溝槽中的金屬層以及所述第四溝槽中剩余部分的金屬層，以及除去所述第二光致抗蝕劑層。
文檔編號(hào)H01L21/8234GK101740506SQ20091021009
公開日2010年6月16日 申請(qǐng)日期2009年11月5日 優(yōu)先權(quán)日2008年11月6日
發(fā)明者葉明熙, 林舜武, 王崇銘, 陳啟群 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司