專利名稱：像素陣列以及顯示面板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是涉及一種顯示陣列以及顯示面板，且特別是涉及一種像素陣列以及具有
該像素陣列的顯示面板。背景技術(shù)：
為適應(yīng)現(xiàn)代產(chǎn)品高速度、高效能、且輕薄短小的要求，各電子零件均積極地朝體積 小型化發(fā)展。各種攜帶式電子裝置也已漸成主流，例如筆記本計(jì)算機(jī)(Note Book)、移動(dòng) 電話(Cell Phone)、電子辭典、個(gè)人數(shù)字助理器(Personal Digital Assistant,PDA)、上網(wǎng) 機(jī)(web pad)及平板型計(jì)算機(jī)(Tablet PC)等。對(duì)于攜帶式電子裝置的影像顯示器而言， 為了符合產(chǎn)品趨向小型化的需求，具有空間利用效率佳、高畫質(zhì)、低消耗功率、無輻射等優(yōu) 越特性的平面顯示器，目前已被廣為使用。 —般而言，平面顯示器中主要是由一顯示面板以及多個(gè)驅(qū)動(dòng)芯片(Driver IC)所 構(gòu)成，其中顯示面板上具有像素陣列，而像素陣列中的像素是通過對(duì)應(yīng)的掃描線以及對(duì)應(yīng) 的數(shù)據(jù)線所驅(qū)動(dòng)。為了使得平面顯示器的產(chǎn)品更為普及，業(yè)界皆如火如荼地進(jìn)行降低成本 作業(yè)，由于數(shù)據(jù)驅(qū)動(dòng)芯片的造價(jià)較為昂貴，且數(shù)據(jù)驅(qū)動(dòng)芯片所處理的信號(hào)較為復(fù)雜、耗電量 較高，近年來一種數(shù)據(jù)驅(qū)動(dòng)芯片減半(half source driver)的技術(shù)被提出，其主要是利用 像素陣列上的布局來降低數(shù)據(jù)驅(qū)動(dòng)芯片的使用量，以降低成本。 此外，為了符合消費(fèi)者對(duì)于平面顯示器具有朝向低價(jià)以及高質(zhì)量的期待，在像素 陣列的布局上亦需將工藝上所不可避免的制造誤差一并納入考慮，以使得實(shí)際產(chǎn)品更具市 場(chǎng)競(jìng)爭力。舉例而言，像素陣列上的多個(gè)像素分別通過對(duì)應(yīng)的有源元件來進(jìn)行數(shù)據(jù)信號(hào)的 寫入。然而，當(dāng)機(jī)臺(tái)的精密度不足或是工藝上的對(duì)位誤差時(shí)，有源元件的柵極與源極、漏極 之間會(huì)產(chǎn)生相對(duì)位移而使有源元件的特性偏離原有的設(shè)計(jì)值。換句話說，當(dāng)有源元件的柵 極與漏極產(chǎn)生相對(duì)位移時(shí)，像素中的有源元件的柵極與漏極之間重疊面積的改變將使柵 極-漏極寄生電容Cgd (parasitic capacitance, Cgd)產(chǎn)生變化，而當(dāng)像素陣列中像素的柵 極_漏極寄生電容Cgd差異性大時(shí)，容易在顯示過程中產(chǎn)生閃爍以及顯示不均的問題，嚴(yán)重 影響顯示質(zhì)量。

發(fā)明內(nèi)容
本發(fā)明提供一種像素陣列，其可減少制作過程中因?qū)ξ黄圃斐傻臇艠O_漏極寄 生電容的變異。 本發(fā)明提供一種顯示面板，其可改善相鄰像素之間因工藝對(duì)位偏移造成的柵 極_漏極寄生電容的變異，因而有助于提高顯示質(zhì)量。 本發(fā)明提出一種像素陣列，其包括多條掃描線、多條數(shù)據(jù)線、多個(gè)第一像素以及多 個(gè)第二像素。數(shù)據(jù)線與掃描線相交，其中每一數(shù)據(jù)線在其一側(cè)與相鄰兩奇數(shù)條掃描線定義 出第一像素區(qū)，且在此數(shù)據(jù)線的另一側(cè)與相鄰兩偶數(shù)條掃描線定義第二像素區(qū)，第一像素 區(qū)與第二像素區(qū)相鄰且分別位于數(shù)據(jù)線的兩側(cè)。第一像素分別位于第一像素區(qū)內(nèi)，每一第一像素包括一第一晶體管與一第一像素電極。第二像素分別位于每一第二像素區(qū)內(nèi)，每一 第二像素包括一第二晶體管與一第二像素電極，且同一條數(shù)據(jù)線兩側(cè)的該些第一像素與該 些第二像素電連接至該數(shù)據(jù)線。其中，每一第一晶體管的一第一漏極自每一第一晶體管的 一第一柵極的突出方向與每一第二晶體管的一第二漏極自每一第二晶體管的一第二柵極 的突出方向一致。 本發(fā)明另提出一種顯示面板，其包括一像素陣列基板、一對(duì)向基板以及一顯示介 質(zhì)層。像素陣列基板包括一基板、多條掃描線以及多條數(shù)據(jù)線、多個(gè)第一像素以及多個(gè)第二 像素，其中掃描線以及數(shù)據(jù)線配置于基板上，數(shù)據(jù)線與掃描線相交，每一數(shù)據(jù)線在其一側(cè)與 相鄰兩奇數(shù)條掃描線定義出一第一像素區(qū)，且在其另一側(cè)與相鄰兩偶數(shù)條掃描線定義一第 二像素區(qū)，第一像素區(qū)與第二像素區(qū)相鄰且分別位于數(shù)據(jù)線的兩側(cè)。第一像素分別位于第 一像素區(qū)內(nèi)，每一第一像素包括一第一晶體管與一第一像素電極。第二像素分別位于第二 像素區(qū)內(nèi)，每一第二像素包括一第二晶體管與一第二像素電極，且同一條數(shù)據(jù)線兩側(cè)的該 些第一像素與該些第二像素電連接至該數(shù)據(jù)線。其中，每一第一晶體管的一第一漏極自每 一第一晶體管的一第一柵極的突出方向與每一第二晶體管的一第二漏極自每一第二晶體 管的一第二柵極的突出方向一致。 在本發(fā)明的一實(shí)施例中，在上述的每一第一晶體管中，第一柵極與奇數(shù)條掃描線 的其中之一連接，第一漏極與第一柵極在一投影方向上具有一第一重疊區(qū)域而產(chǎn)生一第一 柵極-漏極寄生電容，在上述的每一第二晶體管中，第二柵極與偶數(shù)條掃描線的其中之一 連接，第二漏極與第二柵極在投影方向上具有一第二重疊區(qū)域而產(chǎn)生一第二柵極-漏極寄 生電容，且第二漏極、第二柵極、第一漏極以及第一柵極被設(shè)置為當(dāng)?shù)谝恢丿B區(qū)域減小而 導(dǎo)致第一柵極_漏極寄生電容降低時(shí)，第二重疊區(qū)域相應(yīng)地減小以使第二柵極_漏極寄生 電容降低，當(dāng)?shù)谝恢丿B區(qū)域變大而導(dǎo)致第一柵極-漏極寄生電容增加時(shí)，第二重疊區(qū)域相 應(yīng)地變大以使第二柵極-漏極寄生電容增加。 在本發(fā)明的一實(shí)施例中，在上述與同一條數(shù)據(jù)線連接的第一像素與第二像素中， 第一晶體管與第二晶體管的結(jié)構(gòu)呈現(xiàn)線對(duì)稱于此數(shù)據(jù)線的型態(tài)。 在本發(fā)明的一實(shí)施例中，上述的第一漏極例如自第一重疊區(qū)域沿著行方向凸出的 方向與第二漏極自第二重疊區(qū)域凸出的方向一致。 在本發(fā)明的一實(shí)施例中，上述的第一漏極例如自第一重疊區(qū)域沿著列方向凸出的 方向與第二漏極自第二重疊區(qū)域凸出的方向一致。 在本發(fā)明的一實(shí)施例中，上述的位于奇數(shù)行的第一像素彼此對(duì)齊，位于偶數(shù)行的 第二像素彼此對(duì)齊，且第一像素與第二像素彼此不對(duì)齊。 在本發(fā)明的一實(shí)施例中，上述的與第一像素電連接的奇數(shù)條掃描線作為第二像素
的下電容電極，且與第二像素電連接的偶數(shù)條掃描線作為第一像素的下電容電極。 在本發(fā)明的一實(shí)施例中，上述的每一第一像素還包括一位于第一像素區(qū)內(nèi)的第一
上電容電極，且在每一第一像素中，第一上電容電極與位于第一像素電極下方的偶數(shù)列掃
描線重疊以構(gòu)成一第一儲(chǔ)存電容。此時(shí)，在每一第一像素中，第一像素電極例如與第一上電
容電極電連接。 在本發(fā)明的一實(shí)施例中，上述的每一第二像素還包括一位于第二像素區(qū)內(nèi)的第二 上電容電極，且在每一第二像素中，第二上電容電極例如與位于第二像素電極下方的奇數(shù)列掃描線重疊以構(gòu)成一第二儲(chǔ)存電容。此時(shí)，在每一第二像素中，第二像素電極與第二上電 容電極電連接。 基于上述，本發(fā)明的像素陣列與顯示面板利用同一條數(shù)據(jù)線將對(duì)應(yīng)的訊號(hào)寫入相 鄰兩行的像素中，因此可以達(dá)到數(shù)據(jù)驅(qū)動(dòng)芯片減半(half source driver)，降低成本。此 外，對(duì)于與同一條數(shù)據(jù)線電連接且位于該數(shù)據(jù)線兩側(cè)的晶體管中的柵極與漏極的形態(tài)設(shè)置 為使其漏極與柵極重疊區(qū)域同步減小或變大，以使得像素陣列上各像素因漏極與柵極重疊 區(qū)域變化所導(dǎo)致的柵極_漏極寄生電容變化趨于一致，藉此可避免在顯示過程中產(chǎn)生閃爍 和顯示不均的問題，提升顯示質(zhì)量。 為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式 作詳細(xì)說明如下。


圖1A為本發(fā)明一實(shí)施例中的一種像素陣列的俯視示意圖。
圖IB為圖1A的B處的像素陣列的局部放大圖。 圖2A與圖2B進(jìn)一步繪示圖IB中與同一條數(shù)據(jù)線連接的一組相鄰的第一像素與 第二像素因工藝上對(duì)位偏移時(shí)的示意圖。 圖3A為本發(fā)明一實(shí)施例的第一像素的儲(chǔ)存電容俯視圖。 圖3B為圖3A中沿AA、 BB剖面線的剖面圖。 圖4為本發(fā)明的一實(shí)施例的一種顯示面板的示意圖。
具體實(shí)施方式
圖1A為本發(fā)明一實(shí)施例中的一種像素陣列的俯視示意圖。請(qǐng)參照?qǐng)DIA，像素陣列 200包括多條掃描線S、多條數(shù)據(jù)線D、多個(gè)第一像素210以及多個(gè)第二像素220。數(shù)據(jù)線D 與掃描線S相交，每一數(shù)據(jù)線D與相鄰兩奇數(shù)條掃描線S。定義出第一像素區(qū)210R，且在此 數(shù)據(jù)線D的另一側(cè)與相鄰兩偶數(shù)條掃描線SE定義第二像素區(qū)220R，第一像素區(qū)210R與第 二像素區(qū)220R相鄰且分別位于數(shù)據(jù)線D的兩側(cè)。第一像素210與第二像素220分別位于 第一像素區(qū)210R內(nèi)以及第二像素區(qū)220R內(nèi)。更詳細(xì)而言，在本實(shí)施例以第一像素210A為 例，其位于數(shù)據(jù)線D1的左側(cè)，且為在相鄰兩奇數(shù)條掃描線Sw以及S。2之間，此處的掃描線 SQ1與S。2例如為第一條掃描線SI與第三條掃描線S3。并且以相鄰于第一像素210A的第二 像素220A為例，第二像素220A是位于數(shù)據(jù)線D1的右側(cè)，且位在相鄰兩偶數(shù)條掃描線SE1以 及SE2之間，此處的掃描線SE1與SE2例如為第二條掃描線S2與第四條掃描線S4。第一像素 210與第二像素220的形狀、尺寸等型態(tài)大體上一致，換言之，在本實(shí)施例中，位于奇數(shù)行的 第一像素210彼此對(duì)齊，位于偶數(shù)行的第二像素220彼此對(duì)齊，但由于第一像素210與第二 像素220在行方向設(shè)置于不同掃描線S之間，因此第一像素210與第二像素220彼此不對(duì) 齊。 更進(jìn)一步而言，圖IB為圖1A的B處的像素陣列的局部放大圖。請(qǐng)同時(shí)參照?qǐng)D1A 與圖IB，每一第一像素210包括第一晶體管212與第一像素電極214，其中第一晶體管212 的第一柵極212G與奇數(shù)條掃描線S。的其中之一 (如掃描線S。3)連接，例如圖IB中第一像 素210B中的第一柵極212G與第五條掃描線S5連接。第一晶體管212的第一源極212S與數(shù)據(jù)線D的其中之一連接，如第一像素210B中的第一源極212S與數(shù)據(jù)線D4連接。第一晶 體管212的第一漏極212D與第一像素電極214連接，且第一漏極212D與第一柵極212G在 一投影方向上具有第一重疊區(qū)域216而產(chǎn)生第一柵極-漏極寄生電容C-。另一方面，每一 第二像素220包括第二晶體管222與第二像素電極224，其中第二晶體管222的第二柵極 222G與偶數(shù)條掃描線SE的其中之一 (如掃描線SE3)連接，例如第二像素210B中的第一柵 極212G與第六條掃描線S6連接。第二晶體管222的第二源極222S與第一晶體管212第一 源極212S連接同一條數(shù)據(jù)線D4，而第二晶體管222的第二漏極222D與第二像素電極224 連接，且第二漏極222D與第二柵極222G在一投影方向上具有第二重疊區(qū)域226而產(chǎn)生一
第二柵極-漏極寄生電容c^。 值得注意的是，考慮工藝中的不同膜層(例如形成柵極與掃描線的第一金屬層以 及形成源極、漏極與數(shù)據(jù)線的第二金屬層)之間對(duì)位偏移所造成的柵極_漏極寄生電容Cgd 的變異，本實(shí)施例如圖IB所示，在第一像素210的第一晶體管212與第二像素220的第二 晶體管222中，第二漏極222D、第二柵極222G、第一漏極212D以及第一柵極212G的設(shè)置型 態(tài)必須具有如下的關(guān)系使第一像素210的第一漏極212D與第一柵極212G的第一重疊區(qū) 域216與第二像素220的第二漏極222D與第二柵極222G的第二重疊區(qū)域226同步地減小 或同步地變大，以使得第一像素210與第二像素220之間因漏極與柵極重疊區(qū)域變化所導(dǎo) 致的第一柵極_漏極寄生電容變化Cgdl以及第二柵極-漏極寄生電容變化Cgd2趨于一致，藉 此避免閃爍和顯示不均問題。也就是，當(dāng)?shù)谝恢丿B區(qū)域216減小而導(dǎo)致第一柵極_漏極寄 生電容Cgdl降低時(shí)，第二重疊區(qū)域226相應(yīng)地減小以使第二柵極_漏極寄生電容Cgd2降低， 當(dāng)?shù)谝恢丿B區(qū)域216變大而導(dǎo)致第一柵極_漏極寄生電容Cgdl增加時(shí)，第二重疊區(qū)域226相 應(yīng)地變大以使第二柵極_漏極寄生電容Cgd2增加。 更進(jìn)一步來說，下文將詳細(xì)說明本發(fā)明第一像素與第二像素的布局型態(tài)。如圖1A 與圖IB所示，在與同一條數(shù)據(jù)線D連接的第一像素210與第二像素220中，第一晶體管212 與第二晶體管222的結(jié)構(gòu)呈現(xiàn)線對(duì)稱于此數(shù)據(jù)線D的型態(tài)。在本實(shí)施例中，第一漏極212D 自第一重疊區(qū)域216沿著行方向凸出的方向與第二漏極222D自第二重疊區(qū)域226凸出的 方向一致。舉例而言，第一像素210的第一漏極212D例如是自第一柵極212G沿著數(shù)據(jù)線D 的方向往第一方向Yl延伸，同樣地，第二像素220的第二漏極222D亦自第二柵極222G沿 著數(shù)據(jù)線D的方向往第一方向Yl延伸。如此一來，可使第一漏極212D與第一柵極212G之 間的第一重疊區(qū)域216與第二漏極222D與第二柵極222G之間的第二重疊區(qū)域226在發(fā)生 對(duì)位偏移時(shí)同步地減小或同步地變大，以使得像素因漏極與柵極重疊區(qū)域變化所導(dǎo)致的柵 極-漏極寄生電容變化趨于一致，藉此避免閃爍和顯示不均問題。尤其可有效防止因垂直 方向的對(duì)位偏移產(chǎn)生柵極-漏極寄生電容變化所導(dǎo)致的閃爍和顯示不均問題。
為更詳細(xì)說明本發(fā)明的特點(diǎn)，圖2A與圖2B進(jìn)一步繪示圖1B中與同一條數(shù)據(jù)線連 接的一組相鄰的第一像素與第二像素因工藝上對(duì)位偏移時(shí)的示意圖，其中圖2A為漏極相 對(duì)于柵極往第一方向Yl偏移時(shí)的示意圖，而圖2B為漏極相對(duì)于柵極往第二方向Y2偏移時(shí) 的示意圖。請(qǐng)先參照?qǐng)D2A，以圖中位于左上方的第一像素210的第一晶體管212以及位于 右下方的第二像素220為例，以虛線繪制的第一晶體管212以及第二晶體管222代表未偏 移時(shí)的原始設(shè)計(jì)位置，而以實(shí)線繪制的第一晶體管212，與第二晶體管222'為漏極相對(duì)于 柵極往第一方向Yl偏移后的位置。如圖2A所示，當(dāng)?shù)谝恢丿B區(qū)域216'減小而導(dǎo)致第一柵
8極_漏極寄生電容Cgdl降低時(shí)，第二重疊區(qū)域226'相應(yīng)地減小以使第二柵極_漏極寄生電 容C-降低。 另一方面，請(qǐng)接著參照?qǐng)D2B以圖中位于左上方的第一像素210的第一晶體管212 以及位于右下方的第二像素220為例，以虛線繪制的第一晶體管212以及第二晶體管222 代表未偏移時(shí)的原始設(shè)計(jì)位置，而以實(shí)線繪制的第一晶體管212"與第二晶體管222"為漏 極相對(duì)于柵極往第一方向Yl偏移后的位置。如圖2B所示，當(dāng)?shù)谝恢丿B區(qū)域216"變大而導(dǎo) 致第一柵極_漏極寄生電容Cgdl增加時(shí)，第二重疊區(qū)域226"相應(yīng)地變大以使第二柵極-漏 極寄生電容C^增加。 因此，即使于制作晶體管時(shí)不同膜層之間發(fā)生對(duì)位偏差(第二金屬層相對(duì)于第一 金屬層)或是因機(jī)臺(tái)精度的公差而產(chǎn)生些許偏移時(shí)，第一像素210所產(chǎn)生的第一柵極_漏 極寄生電容Cgdl的變化與第二像素220所產(chǎn)生的第二柵極-漏極寄生電容Cgd2的變化可較 為一致，此處所謂變化較為一致意指像素陣列200上的每一像素的柵極-漏極寄生電容Cgd 會(huì)同時(shí)變大或同時(shí)變小。如此一來，相鄰兩像素之間的亮度差異較小，且當(dāng)像素陣列200 應(yīng)用于顯示面板(繪示于圖4)時(shí)有助于提高顯示器的顯示均勻性，即可以避免產(chǎn)生閃爍 (flicker)而造成亮度不均勻的問題。 此外，在本發(fā)明的像素陣列200中，與第一像素210電連接的奇數(shù)條掃描線S?？?進(jìn)一步作為第二像素220的下電容電極，且與第二像素220電連接的偶數(shù)條掃描線&可進(jìn) 一步作為第一像素210的下電容電極。以下將搭配圖3A與圖3B進(jìn)一步說明第一像素與第 二像素相互利用與對(duì)方電連接的掃描線作為自身的下電容電極的儲(chǔ)存電容型態(tài)。
圖3A為本發(fā)明一實(shí)施例的第一像素的儲(chǔ)存電容俯視圖，而圖3B為圖3A中沿AA、 BB剖面線的剖面圖。如圖3A與圖3B所示，在本實(shí)施例中，每一第一像素210還包括一位于 第一像素區(qū)210R內(nèi)的第一上電容電極218，且在每一第一像素210中，與第二像素220電 連接的偶數(shù)條掃描線^作為第一像素210的下電容電極219，且在本實(shí)施例中，第一像素電 極214與第一上電容電極218電連接，使得第一像素電極214、第一上電容電極218以及作 為第一像素210的下電容電極219的偶數(shù)列掃描線SE構(gòu)成第一儲(chǔ)存電容Cstl，其中第一像 素電極214例如是經(jīng)由保護(hù)層217的開口 HI而與第一上電容電極218連接。另一方面，每 一第二像素220可以還包括一位于第二像素區(qū)220R內(nèi)的第二上電容電極228，且在每一第 二像素220中，與第一像素210電連接的奇數(shù)條掃描線S。作為第二像素220的下電容電極 229，且在本實(shí)施例中，第二像素電極224與第二上電容電極228電連接，使得第二像素電極 224、第二上電容電極228以及作為第二像素220的下電容電極229的奇數(shù)列掃描線S。構(gòu) 成第二儲(chǔ)存電容C^，其中第二像素電極224例如是經(jīng)由保護(hù)層217的開口 H2而與第二上 電容電極228連接。 圖4為依據(jù)本發(fā)明的一實(shí)施例的一種顯示面板的示意圖。請(qǐng)參照?qǐng)D4，本實(shí)施例的 顯示面板300包括一像素陣列基板310、一對(duì)向基板320以及配置于像素陣列基板310以及 對(duì)向基板320之間的顯示介質(zhì)層330。此處的像素陣列基板310可以是具有本發(fā)明前述多 個(gè)實(shí)施例所繪示的或是其他未繪示的像素陣列200的基板。對(duì)向基板320例如是一彩色濾 光基板。當(dāng)然，在可能的情況下，對(duì)向基板320也可以是僅具有共享電極的玻璃基板或石英 基板，而對(duì)應(yīng)的像素陣列基板310上則可能形成有彩色濾光層。在本實(shí)施例中，顯示介質(zhì)層 330例如是一液晶層，而顯示面板300為一液晶顯示面板300。當(dāng)然，在其他實(shí)施例中，顯示
9介質(zhì)層330也可能是電激發(fā)光(electroluminescent)材料，則顯示面板300為電激發(fā)光顯 示面板300 ，其中電激發(fā)光材料例如是有機(jī)材料、無機(jī)材料或其組合。 綜上所述，本發(fā)明的像素陣列與顯示面板利用同一條數(shù)據(jù)線將對(duì)應(yīng)的信號(hào)寫入相 鄰兩行的像素中，因此可以達(dá)到數(shù)據(jù)驅(qū)動(dòng)芯片減半(half sourcedriver)，降低成本。此外， 對(duì)于與同一條數(shù)據(jù)線電連接且位于該數(shù)據(jù)線兩側(cè)的晶體管中的柵極與漏極的形態(tài)設(shè)置為 使其漏極與柵極重疊區(qū)域同步減小或變大，以使得像素陣列上各像素因漏極與柵極重疊區(qū) 域變化所導(dǎo)致的柵極-漏極寄生電容趨于一致，藉此可避免在顯示過程中產(chǎn)生閃爍和顯示 不均問題，提升顯示質(zhì)量。 雖然本發(fā)明已以實(shí)施例揭露如上，但其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域 的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作一些的更動(dòng)與潤飾，故本發(fā)明的保護(hù) 范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
一種像素陣列，其特征在于，包括多條掃描線以及多條數(shù)據(jù)線，該些數(shù)據(jù)線與該些掃描線相交，其中每一數(shù)據(jù)線在其一側(cè)與相鄰兩奇數(shù)條掃描線定義出一第一像素區(qū)，且在其另一側(cè)與相鄰兩偶數(shù)條掃描線定義一第二像素區(qū)，該些第一像素區(qū)與該些第二像素區(qū)相鄰且分別位于該數(shù)據(jù)線的兩側(cè)；多個(gè)第一像素，分別位于該些第一像素區(qū)內(nèi)，每一第一像素包括一第一晶體管以及與該第一晶體管連接的一第一像素電極；多個(gè)第二像素，分別位于該些第二像素區(qū)內(nèi)，每一第二像素包括一第二晶體管以及與該第二晶體管連接的一第二像素電極，且同一條數(shù)據(jù)線兩側(cè)的該些第一像素與該些第二像素電連接至該數(shù)據(jù)線；其中，每一第一晶體管的一第一漏極自每一第一晶體管的一第一柵極的突出方向與每一第二晶體管的一第二漏極自每一第二晶體管的一第二柵極的突出方向一致。
2. 如權(quán)利要求1所述的像素陣列，其特征在于，在每一第一晶體管中，該第一柵極與奇 數(shù)條掃描線的其中之一連接，該第一漏極與該第一柵極在一投影方向上具有一第一重疊區(qū) 域而產(chǎn)生一第一柵極_漏極寄生電容，在每一第二晶體管中，該第二柵極與偶數(shù)條掃描線 的其中之一連接，該第二漏極與該第二柵極在該投影方向上具有一第二重疊區(qū)域而產(chǎn)生一 第二柵極-漏極寄生電容，且該第二漏極、第二柵極、第一漏極以及第一柵極被設(shè)置為當(dāng)該第一重疊區(qū)域減小而導(dǎo)致該第一柵極-漏極寄生電容降低時(shí)，該第二重疊區(qū)域 相應(yīng)地減小以使該第二柵極-漏極寄生電容降低，當(dāng)該第一重疊區(qū)域變大而導(dǎo)致該第一柵 極_漏極寄生電容增加時(shí)，該第二重疊區(qū)域相應(yīng)地變大以使該第二柵極_漏極寄生電容增 加。
3. 如權(quán)利要求1所述的像素陣列，其特征在于，該些第一晶體管的該些第一柵極和該 些第二晶體管的該些第二柵極分別自對(duì)應(yīng)的掃描線突出，該些第一柵極沿著行方向的突出 方向與該些第二柵極的突出方向一致。
4. 如權(quán)利要求1所述的像素陣列，其特征在于，每一第一晶體管的一第一源極在沿著 行方向具有朝向?qū)?yīng)的第一漏極的凹口，每一第二晶體管的一第二源極在沿著行方向具有 朝向?qū)?yīng)的第二漏極的凹口 ，且該些第一源極的該些凹口朝向與該些第二源極的該些凹口 朝向一致。
5. 如權(quán)利要求1所述的像素陣列，其特征在于，在與同一條數(shù)據(jù)線連接的該些第一像 素與該些第二像素中，該些第一晶體管與該些第二晶體管的結(jié)構(gòu)呈現(xiàn)線對(duì)稱于該數(shù)據(jù)線的型態(tài)。
6. 如權(quán)利要求2所述的像素陣列，其特征在于，該些第一漏極自該些第一重疊區(qū)域沿 著行方向凸出的方向與該些第二漏極自該些第二重疊區(qū)域凸出的方向一致。
7. 如權(quán)利要求1所述的像素陣列，其特征在于，位于奇數(shù)行的該些第一像素彼此對(duì)齊， 位于偶數(shù)行的該些第二像素彼此對(duì)齊，且該些第一像素與該些第二像素彼此不對(duì)齊。
8. 如權(quán)利要求1所述的像素陣列，其特征在于，與該些第一像素電連接的該些奇數(shù)條 掃描線作為該些第二像素的下電容電極，且與該些第二像素電連接的該些偶數(shù)條掃描線作 為該些第一像素的下電容電極。
9. 如權(quán)利要求1所述的像素陣列，其特征在于，每一第一像素還包括一第一上電容電 極，位于該第一像素區(qū)內(nèi)，在每一第一像素中，第一上電容電極與位于第一像素電極下方的偶數(shù)列掃描線重疊以構(gòu)成一第一儲(chǔ)存電容。
10. 如權(quán)利要求9所述的像素陣列，其特征在于，在每一第一像素中，該第一像素電極 與該第一上電容電極電連接。
11. 如權(quán)利要求1所述的像素陣列，其特征在于，每一第二像素還包括一第二上電容電 極，位于該第二像素區(qū)內(nèi)，在每一第二像素中，該第二上電容電極與位于該第二像素電極下 方的奇數(shù)列掃描線重疊以構(gòu)成一第二儲(chǔ)存電容。
12. 如權(quán)利要求11所述的像素陣列，其特征在于，在每一第二像素中，該第二像素電極 與該第二上電容電極電連接。
13. —種顯示面板，其特征在于，包括 一像素陣列基板，包括一基板；多條掃描線以及多條數(shù)據(jù)線，配置于該基板上，其中該些數(shù)據(jù)線與該些掃描線相交，每 一數(shù)據(jù)線在其一側(cè)與相鄰兩奇數(shù)條掃描線定義出一第一像素區(qū)，且在其另一側(cè)與相鄰兩偶 數(shù)條掃描線定義一第二像素區(qū)，該些第一像素區(qū)與該些第二像素區(qū)相鄰且分別位于該數(shù)據(jù) 線的兩側(cè)；多個(gè)第一像素，分別位于該些第一像素區(qū)內(nèi)，每一第一像素包括一第一晶體管與一第 一像素電極；以及多個(gè)第二像素，分別位于該些第二像素區(qū)內(nèi)，每一第二像素包括一第二晶體管與一第 二像素電極，且同一條數(shù)據(jù)線兩側(cè)的該些第一像素與該些第二像素電連接至該數(shù)據(jù)線；其中，每一第一晶體管的一第一漏極自每一第一晶體管的一第一柵極的突出方向與每 一第二晶體管的一第二漏極自每一第二晶體管的一第二柵極的突出方向一致。
14. 如權(quán)利要求13所述的顯示面板，其特征在于，在每一第一晶體管中，該第一柵極與 奇數(shù)條掃描線的其中之一連接，該第一漏極與該第一柵極在一投影方向上具有一第一重疊 區(qū)域而產(chǎn)生一第一柵極_漏極寄生電容，在每一第二晶體管中，該第二柵極與偶數(shù)條掃描 線的其中之一連接，該第二漏極與該第二柵極在該投影方向上具有一第二重疊區(qū)域而產(chǎn)生 一第二柵極-漏極寄生電容，且該第二漏極、第二柵極、第一漏極以及第一柵極被設(shè)置為當(dāng)該第一重疊區(qū)域減小而導(dǎo)致該第一柵極-漏極寄生電容降低時(shí)，該第二重疊區(qū)域 相應(yīng)地減小以使該第二柵極_漏極寄生電容降低，當(dāng)該第一重疊區(qū)域變大而導(dǎo)致該第一柵 極_漏極寄生電容增加時(shí)，該第二重疊區(qū)域相應(yīng)地變大以使該第二柵極_漏極寄生電容增 加。
15. 如權(quán)利要求13所述的顯示面板，其特征在于，在與同一條數(shù)據(jù)線連接的該些第一 像素與該些第二像素中，該些第一晶體管與該些第二晶體管的結(jié)構(gòu)呈現(xiàn)線對(duì)稱于該數(shù)據(jù)線的型態(tài)。
16. 如權(quán)利要求13所述的顯示面板，其特征在于，該些第一漏極自該些第一重疊區(qū)域 沿著行方向凸出的方向與該些第二漏極自該些第二重疊區(qū)域凸出的方向一致。
17. 如權(quán)利要求13所述的顯示面板，其特征在于，位于奇數(shù)行的該些第一像素彼此對(duì) 齊，位于偶數(shù)行的該些第二像素彼此對(duì)齊，且該些第一像素與該些第二像素彼此不對(duì)齊。
18. 如權(quán)利要求13所述的顯示面板，其特征在于，與該些第一像素電連接的該些奇數(shù) 條掃描線作為該些第二像素的下電容電極，且與該些第二像素電連接的該些偶數(shù)條掃描線作為該些第一像素的下電容電極。
19. 如權(quán)利要求13所述的顯示面板，其特征在于，每一第一像素還包括一第一上電容 電極，位于該第一像素區(qū)內(nèi)，在每一第一像素中，第一上電容電極與位于第一像素電極下方 的偶數(shù)列掃描線重疊以構(gòu)成一第一儲(chǔ)存電容。
20. 如權(quán)利要求19所述的顯示面板，其特征在于，在每一第一像素中，該第一像素電極 與該第一上電容電極電連接。
21. 如權(quán)利要求13所述的顯示面板，其特征在于，每一第二像素還包括一第二上電容 電極，位于該第二像素區(qū)內(nèi)，在每一第二像素中，該第二上電容電極與位于該第二像素電極 下方的奇數(shù)列掃描線重疊以構(gòu)成一第二儲(chǔ)存電容。
22. 如權(quán)利要求20所述的顯示面板，其特征在于，在每一第二像素中，該第二像素電極 與該第二上電容電極電連接。
全文摘要
一種像素陣列，其包括多條掃描線、多條數(shù)據(jù)線、多個(gè)第一像素以及多個(gè)第二像素。第一像素與第二像素位于同一條數(shù)據(jù)線的相對(duì)兩側(cè)且與同一條數(shù)據(jù)線連接，第一像素位于相鄰兩奇數(shù)條掃描線之間，第二像素位于相鄰兩偶數(shù)條掃描線之間。第一像素電連接奇數(shù)條掃描線，且第二像素電連接偶數(shù)條掃描線，第一像素的第一晶體管與第二像素的第二晶體管的設(shè)置形態(tài)為使對(duì)應(yīng)的漏極與柵極重疊區(qū)域同步地減小或變大，以使得像素因漏極與柵極重疊區(qū)域變化所導(dǎo)致的柵極-漏極寄生電容變化趨于一致，避免閃爍與畫面顯示不均問題。另外，提出一種顯示面板。
文檔編號(hào)H01L23/52GK101762917SQ200910215128
公開日2010年6月30日 申請(qǐng)日期2009年12月21日 優(yōu)先權(quán)日2009年12月21日
發(fā)明者柳智忠 申請(qǐng)人:深超光電(深圳)有限公司