專利名稱：半導(dǎo)體結(jié)構(gòu)及其形成和操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體結(jié)構(gòu)，特別涉及包括絕緣體上半導(dǎo)體(SOI)基板上的射頻開關(guān)
的半導(dǎo)體結(jié)構(gòu)、其制造方法及其操作方法。
背景技術(shù)：
諸如場效應(yīng)晶體管的半導(dǎo)體器件被用作模擬和射頻(RF)應(yīng)用中的RF信號的開關(guān) 器件。絕緣體上半導(dǎo)體(SOI)基板典型地用于這樣的應(yīng)用，這是因?yàn)槁袢虢^緣體層的低介 電常數(shù)而減少了器件間通過基板的寄生耦合。例如，包括塊體硅基板的整個基板的硅介電 常數(shù)約為11.7千兆赫的范圍。相反，隔離包含器件的頂半導(dǎo)體層與操作基板的氧化硅的介 電常數(shù)約為3.9。通過設(shè)置埋入絕緣體層，其介電常數(shù)低于塊體基板中半導(dǎo)體材料的介電常 數(shù)，SOI基板減少了各半導(dǎo)體器件與基板間的電容耦合，并且因此減少了半導(dǎo)體器件間通過 基板的二次電容耦合。 然而，即使采用SOI基板，由于射頻應(yīng)用中采用的高頻范圍(例如，可為約900MHz 至約1.8GHz的范圍，也可包括甚至更高的頻率范圍)，半導(dǎo)體器件間電信號的二次電容耦 合也很顯著。這是因?yàn)殡姎庠g的電容耦合隨頻率線性增加。 對于形成在SOI基板上的射頻(RF)開關(guān)，在頂半導(dǎo)體層中包括RF開關(guān)和信號處 理單元的半導(dǎo)體器件通過埋入絕緣體層與底半導(dǎo)體層電容耦合。即使頂半導(dǎo)體層中的半導(dǎo) 體器件采用約3V至約9V的電源電壓，天線電路中的瞬態(tài)信號和信號反射也可能將頂半導(dǎo) 體層中的實(shí)際電壓增加到約30V。這樣的電壓條件在經(jīng)受該高電壓信號的器件間感生出顯 著的電容耦合，并在底半導(dǎo)體層的上部中感生出感應(yīng)電荷層，其厚度和電荷極性在頂半導(dǎo) 體層的半導(dǎo)體器件中的RF信號頻率被改變。感應(yīng)電荷層與頂半導(dǎo)體層中其它半導(dǎo)體器件 電容耦合，該頂半導(dǎo)體層包括RF開關(guān)意欲電絕緣的半導(dǎo)體器件。底半導(dǎo)體層中的感應(yīng)電荷 層和其它半導(dǎo)體器件間的寄生電容耦合提供二次電容耦合，其為降低RF開關(guān)效用的寄生 耦合。在此情況下，雖然RF開關(guān)截止，但是RF信號通過二次電容耦合而施加給其它半導(dǎo)體 器件。 參看圖l，現(xiàn)有技術(shù)的射頻開關(guān)包括一組形成在絕緣體上半導(dǎo)體(SOI)基板8上 的串聯(lián)連接的場效應(yīng)晶體管。S0I基板8包括底半導(dǎo)體層10、埋入絕緣體層20和頂半導(dǎo) 體層30。頂半導(dǎo)體層30包括頂半導(dǎo)體部分32和淺溝道隔離結(jié)構(gòu)33，淺溝道隔離結(jié)構(gòu)33 在相鄰頂半導(dǎo)體部分32之間設(shè)置電絕緣。每個場效應(yīng)晶體管都包括柵極電極42、柵極電 介質(zhì)40、柵極間隙壁(gatespacer)44和形成在頂半導(dǎo)體部分32中的源極區(qū)域和漏極區(qū) 域(未示出)。場效應(yīng)晶體管經(jīng)由一組接觸通路(via)88和金屬線98串聯(lián)連接。接觸通 路88埋在中段(M0L， middle-of-line)電介質(zhì)層80中，并且金屬線98形成在互連層級 (interco皿ect-level)電介質(zhì)層90中。 可達(dá)到約+/-30V的電壓幅度的高電壓信號通過電容耦合在底半導(dǎo)體層10的上部 中感生出感應(yīng)電荷層ll，其由半導(dǎo)體器件和底半導(dǎo)體層IO之間的一組電容器22示意性表 示。當(dāng)頂半導(dǎo)體層30中的半導(dǎo)體器件電位為負(fù)電位時，感應(yīng)電荷層11包含正電荷；而當(dāng)頂半導(dǎo)體層30中的半導(dǎo)體器件中電位為正電位時，其包含負(fù)電荷。半導(dǎo)體器件中的高頻RF 信號以與該RF信號的頻率相同的頻率誘發(fā)感應(yīng)電荷層11的厚度以及感應(yīng)電荷層中電荷極 性發(fā)生變化。 感應(yīng)電荷層11中電荷消散所需的時間由RC時間常數(shù)表征，RC時間常數(shù)由電容器 組22的電容和基板電阻決定?；咫娮枋歉袘?yīng)電荷層11和電接地之間的電阻，其典型地 由半導(dǎo)體芯片邊緣的邊封(edge seal)提供?；咫娮栌筛袘?yīng)電荷層11和電接地之間的 電阻器12象征性地表示。該基板電阻可非常高，這是因?yàn)榈装雽?dǎo)體層IO典型地采用電阻 率約為50hms-cm的高電阻率半導(dǎo)體材料，以最小化渦流。此外，到邊緣接縫的橫向距離可 達(dá)到半導(dǎo)體芯片橫向尺寸的一半，例如，約lcm的量級。 這樣大的基板電阻12增加了感應(yīng)電荷層11中電荷消散的RC時間常數(shù)，使其超過 了 RF信號周期的時間。因?yàn)镽C時間常數(shù)大可有效地阻止感應(yīng)電荷層11中的電荷消散，所 以即使在RF開關(guān)截止?fàn)顟B(tài)期間，頂半導(dǎo)體層30中的半導(dǎo)體器件和底半導(dǎo)體層10之間的電 容耦合也會導(dǎo)致信號損耗。此外，寄生的RF信號通過感應(yīng)電荷層11通過半導(dǎo)體器件的二 次電容耦合引入由RF開關(guān)與RF信號斷開的半導(dǎo)體器件中。 在RF信號的每個頻率周期的一半期間內(nèi)，埋入絕緣體層20正下方的底半導(dǎo)體層 10的頂部處于聚積狀態(tài)，其中底半導(dǎo)體層10中的電荷載流子聚積在埋入絕緣體層20的底 面附近。具體地，當(dāng)?shù)装雽?dǎo)體層10的導(dǎo)電類型為p型，且頂半導(dǎo)體部分32的電位相對于底 半導(dǎo)體層10的電位為負(fù)值時，或者當(dāng)?shù)装雽?dǎo)體層10的導(dǎo)電類型為n型，且頂半導(dǎo)體部分32 的電位相對于底半導(dǎo)體層10的電位為正值時，則多數(shù)電荷載流子，即如果底半導(dǎo)體層10為 P型的空穴，如果底半導(dǎo)體層10為n型的電子，積聚在底半導(dǎo)體層10的上部以形成感應(yīng)電 荷層11。感應(yīng)電荷層11的厚度則與頂半導(dǎo)體部分32和底半導(dǎo)體層10之間的電壓差分的 平方根成比例。感應(yīng)電荷層11的厚度以及感應(yīng)電荷層中電荷量的變化產(chǎn)生RF頻率的附加 諧波信號，其被耦合到頂半導(dǎo)體部分32中的半導(dǎo)體器件，由此即使在RF開關(guān)截止時仍提供 寄生信號。 此外，在RF信號的每個頻率周期的另一半期間內(nèi)，埋入絕緣體層20正下方的底半 導(dǎo)體層IO頂部處于耗盡狀態(tài)，其中底半導(dǎo)體層10中的電荷載流子被埋入絕緣體層20的底 面排斥。具體地，當(dāng)?shù)装雽?dǎo)體層10的導(dǎo)電類型為p型，且頂半導(dǎo)體部分32的電位相對于底 半導(dǎo)體層10的電位為正值時，或者當(dāng)?shù)装雽?dǎo)體層10的導(dǎo)電類型為n型，且頂半導(dǎo)體部分32 的電位相對于底半導(dǎo)體層10的電位為負(fù)值時，則多數(shù)電荷載流子，即如果底半導(dǎo)體層10為 P型的空穴，或如果底半導(dǎo)體層10為n型的電子，被底半導(dǎo)體層10的上部排斥以形成多數(shù) 電荷被耗盡的感應(yīng)電荷層11。此外，當(dāng)頂半導(dǎo)體部分32和底半導(dǎo)體層10之間的電壓差分 的大小足夠大時，包含少數(shù)電荷的反型層形成在感應(yīng)電荷層11中，如果底半導(dǎo)體層10為p 型則該少數(shù)電荷為電子，如果底半導(dǎo)體層10為n型則該少數(shù)電荷為空穴。感應(yīng)電荷層11中 的耗盡區(qū)和反型層的厚度取決于頂半導(dǎo)體部分32和底半導(dǎo)體層10之間的電壓差分大小。 感應(yīng)電荷層11的厚度以及感應(yīng)電荷層中電荷量的變化在RF信號頻率周期的此階段中產(chǎn)生 RF頻率的附加諧波信號，其被耦合到頂半導(dǎo)體部分32中的半導(dǎo)體器件，由此即使在RF開關(guān) 截止時仍提供寄生信號。 考慮到上述情況，需要提供為半導(dǎo)體器件與絕緣體上半導(dǎo)體(SOI)基板中的底半 導(dǎo)體層提供增強(qiáng)信號隔離的半導(dǎo)體結(jié)構(gòu)、其制造方法以及其操作方法。
特別地，需要一種通過降低感生電荷層中的電荷效應(yīng)產(chǎn)生RF信號的諧波成分的 半導(dǎo)體結(jié)構(gòu)、其制造方法以及其操作方法。

發(fā)明內(nèi)容
本發(fā)明提供包括到底半導(dǎo)體層上部分的偏置電接觸的半導(dǎo)體結(jié)構(gòu)及其設(shè)計結(jié)構(gòu)， 其中通過該偏置電接觸去除感應(yīng)電荷層中的少數(shù)電荷載流子。 在本發(fā)明中，在絕緣體上半導(dǎo)體(SOI)基板的底半導(dǎo)體層中的埋入絕緣體層下面 形成導(dǎo)電類型與底半導(dǎo)體層相反的摻雜接觸區(qū)域。形成至少一個導(dǎo)電通路結(jié)構(gòu)，其從互連 層級金屬線延伸通過中段(M0L)電介質(zhì)層、頂半導(dǎo)體層中的淺溝道隔離結(jié)構(gòu)和埋入絕緣體 層，而到達(dá)摻雜接觸區(qū)域。在操作期間，摻雜接觸區(qū)域偏置到使其處于或者接近RF開關(guān)中 的峰值電壓的電壓，以防止感應(yīng)電荷層內(nèi)反型層的形成。反型層中的電荷通過摻雜接觸區(qū) 域和至少一個導(dǎo)電通路結(jié)構(gòu)排放。少數(shù)電荷載流子的快速放出減少了 RF開關(guān)中諧波的產(chǎn) 生和信號畸變。
根據(jù)本發(fā)明的一個方面，提供半導(dǎo)體器件的操作方法，其包括
提供半導(dǎo)體器件，其包括 絕緣體上半導(dǎo)體(SOI)基板，包括頂半導(dǎo)體層、埋入絕緣體層和具有第一導(dǎo)電類 型摻雜的底半導(dǎo)體層； 至少一個場效應(yīng)晶體管，位于該頂半導(dǎo)體層上；
淺溝道隔離結(jié)構(gòu)，橫向鄰接該至少一個場效應(yīng)晶體管； 第一摻雜半導(dǎo)體區(qū)域，嵌入該底半導(dǎo)體層中且鄰接該埋入絕緣體層，并且具有第 二導(dǎo)電類型摻雜，其中該第二導(dǎo)電類型與該第一導(dǎo)電類型相反； 第二摻雜半導(dǎo)體區(qū)域，嵌入該底半導(dǎo)體層中且鄰接該埋入絕緣體層，并且具有第 一導(dǎo)電類型摻雜而不鄰接該第一摻雜半導(dǎo)體區(qū)域； 至少一個第一導(dǎo)電通路，從中段(M0L)電介質(zhì)層的頂面延伸穿過MOL電介質(zhì)層、淺 溝道隔離結(jié)構(gòu)、埋入絕緣體層，而到達(dá)第一摻雜半導(dǎo)體區(qū)域的頂面；以及
至少一個第二導(dǎo)電通路，從中段(M0L)電介質(zhì)層的頂面延伸穿過MOL電介質(zhì)層、淺 溝道隔離結(jié)構(gòu)、埋入絕緣體層，而到達(dá)第二摻雜半導(dǎo)體區(qū)域的頂面； 施加射頻(RF)信號到該至少一個場效應(yīng)晶體管，其中感應(yīng)電荷層直接形成在該 埋入絕緣體層的下面；以及 電偏置該第一摻雜半導(dǎo)體區(qū)域和該至少一個第一導(dǎo)電通路以排斥該底半導(dǎo)體層 的多數(shù)電荷載流子； 電偏置該第二摻雜半導(dǎo)體區(qū)域和該至少一個第二導(dǎo)電通路以吸引該底半導(dǎo)體層 的多數(shù)電荷載流子，其中該第一摻雜半導(dǎo)體區(qū)域鄰接該感應(yīng)電荷層內(nèi)的耗盡區(qū)域，并且在 RF信號的整個周期排放該底半導(dǎo)體層的多數(shù)電荷載流子。 根據(jù)本發(fā)明的另一方面，提供在機(jī)器可讀介質(zhì)中實(shí)施的設(shè)計結(jié)構(gòu)，用于設(shè)計、制造 或測試半導(dǎo)體結(jié)構(gòu)設(shè)計。該設(shè)計結(jié)構(gòu)包括第一數(shù)據(jù)，表示絕緣體上半導(dǎo)體(SOI)基板，該 絕緣體上半導(dǎo)體(SOI)基板包括頂半導(dǎo)體層、埋入絕緣體層和具有第一導(dǎo)電類型摻雜底半 導(dǎo)體層；第二數(shù)據(jù)，表示位于頂半導(dǎo)體層上的至少一個場效應(yīng)晶體管；第三數(shù)據(jù)，表示橫向 鄰接至少一個場效應(yīng)晶體管的淺溝道隔離結(jié)構(gòu)；第四數(shù)據(jù)，表示摻雜半導(dǎo)體區(qū)域，該摻雜半導(dǎo)體區(qū)域嵌入底半導(dǎo)體層中，鄰接該埋入絕緣體層且具有第二導(dǎo)電類型摻雜，其中第二導(dǎo) 電類型與第一導(dǎo)電類型相反；以及第五數(shù)據(jù)，表示至少一個導(dǎo)電通路，該至少一個導(dǎo)電通路 從中段(M0L)電介質(zhì)層的頂面延伸穿過MOL電介質(zhì)層、淺溝道隔離結(jié)構(gòu)、埋入絕緣體層，而 到達(dá)該摻雜半導(dǎo)體區(qū)域的頂面。 根據(jù)本發(fā)明的再一方面，提供另一種設(shè)計結(jié)構(gòu)，其包括第一數(shù)據(jù)，表示絕緣體上 半導(dǎo)體(SOI)基板，該絕緣體上半導(dǎo)體(SOI)基板包括頂半導(dǎo)體層、埋入絕緣體層和具有第 一導(dǎo)電類型摻雜的底半導(dǎo)體層；第二數(shù)據(jù)，表示位于該頂半導(dǎo)體層上的至少一個場效應(yīng)晶 體管；第三數(shù)據(jù)，表示橫向鄰接至少一個場效應(yīng)晶體管的淺溝道隔離結(jié)構(gòu)；第四數(shù)據(jù)，表示 第一摻雜半導(dǎo)體區(qū)域，該第一摻雜半導(dǎo)體區(qū)域嵌入底半導(dǎo)體層中，鄰接埋入絕緣體層，并且 具有第一導(dǎo)電類型摻雜；第五數(shù)據(jù)表示第二摻雜半導(dǎo)體區(qū)域，該第二摻雜半導(dǎo)體區(qū)域嵌入 底半導(dǎo)體層中，鄰接埋入絕緣體層，具有第二導(dǎo)電類型的摻雜，而不鄰接第一摻雜半導(dǎo)體區(qū) 域，其中第二導(dǎo)電類型與第一導(dǎo)電類型相反；第六數(shù)據(jù)，表示至少一個第一導(dǎo)電通路，該至 少一個第一導(dǎo)電通路從中段(M0L)電介質(zhì)層的頂面延伸穿過MOL電介質(zhì)層、淺溝道隔離結(jié) 構(gòu)、埋入絕緣體層，而到達(dá)第一摻雜半導(dǎo)體區(qū)域的頂面；以及第七數(shù)據(jù)，表示至少一個第二 導(dǎo)電通路，該至少一個第二導(dǎo)電通路從中段(M0L)電介質(zhì)層的頂面延伸穿過MOL電介質(zhì)層、 淺溝道隔離結(jié)構(gòu)、埋入絕緣體層，而到達(dá)第二摻雜半導(dǎo)體區(qū)域的頂面。


圖1是現(xiàn)有技術(shù)的射頻開關(guān)結(jié)構(gòu)的的垂直截面圖。 圖2-17是根據(jù)本發(fā)明第一實(shí)施例的第一示范性半導(dǎo)體結(jié)構(gòu)的各種示意圖。圖 2-5、9-12和16是順序的垂直截面圖。 圖6是圖5中的第一示范性半導(dǎo)體結(jié)構(gòu)的俯視圖。圖6中的Z-Z'平面對應(yīng)于圖 5中的垂直截面圖的平面。圖7是在對應(yīng)于圖5的步驟的第一示范性半導(dǎo)體結(jié)構(gòu)的第一變 化的俯視圖。圖8是在對應(yīng)于圖5的步驟的第一示范性半導(dǎo)體結(jié)構(gòu)的第二變化的俯視圖。
圖13是圖12的第一示范性半導(dǎo)體結(jié)構(gòu)的修改俯視圖，其中為了清楚起見省略了 中段(M0L)電介質(zhì)層80。圖13中的Z-Z'平面對應(yīng)于圖12中的垂直截面圖的平面。圖14 是第一示范性半導(dǎo)體結(jié)構(gòu)的第一變化的修改俯視圖，其中為了清楚起見省略了中段(M0L) 電介質(zhì)層80。圖15是第一示范性半導(dǎo)體結(jié)構(gòu)的第二變化的修改俯視圖，其中為了清楚起見 省略了中段(M0L)電介質(zhì)層80。 圖2對應(yīng)于在絕緣體上半導(dǎo)體(SOI)基板8中形成淺溝道隔離結(jié)構(gòu)33后的步驟。
圖3對應(yīng)于形成至少一個第一下通路空腔17和至少一個第一摻雜半導(dǎo)體區(qū)域18 后的步驟。 圖4對應(yīng)于形成至少一個第二下通路空腔27和至少一個第二摻雜半導(dǎo)體區(qū)域28 后的步驟。 圖5-8對應(yīng)于去除第二光致抗蝕劑35后的步驟。 圖9對應(yīng)于形成至少一個第一下導(dǎo)電通路47和至少一個第二下導(dǎo)電通路37后的 步驟。 圖10對應(yīng)于形成至少一個場效應(yīng)晶體管和中段(MOL)電介質(zhì)層80后的步驟。
圖11對應(yīng)于形成至少一個第一上通路空腔54、至少一個第二上通路空腔57和第三上通路空腔58后的步驟。 圖12-15對應(yīng)于形成至少一個第一上導(dǎo)電通路77、至少一個第二上導(dǎo)電通路87和 第三上導(dǎo)電通路88后的步驟。 圖16和17對應(yīng)于形成互連層級電介質(zhì)層90、互連層級金屬線98和互連層級金屬 線99后的步驟。在半導(dǎo)體器件的操作期間，包括耗盡區(qū)的感應(yīng)電荷層11形成在底半導(dǎo)體 層10中。 圖18、19A、19B、20A、20B和21-25是根據(jù)本發(fā)明第二實(shí)施例的第三示范性半導(dǎo)體 結(jié)構(gòu)的各種示意圖。圖18、21、24和25是順序的垂直截面圖。 圖19A是圖18中第三示范性半導(dǎo)體結(jié)構(gòu)的第一構(gòu)造的俯視圖。圖19B是第三示 范性半導(dǎo)體結(jié)構(gòu)的第一構(gòu)造在圖18中X-X'平面上的水平截面圖。圖20A是圖18中第三 示范性半導(dǎo)體結(jié)構(gòu)的第二構(gòu)造的俯視圖。圖20B是第三示范性半導(dǎo)體結(jié)構(gòu)的第二構(gòu)造在圖 18中X-X'平面上的水平截面圖。圖19A、19B、20A和20B中的Z-Z'平面對應(yīng)于圖17中的 垂直截面圖的平面。 圖22是圖21的第三示范性半導(dǎo)體結(jié)構(gòu)的第三構(gòu)造的修改俯視圖，其中為了清楚 起見省略了中段(MOL)電介質(zhì)層80。圖23是圖21的第三示范性半導(dǎo)體結(jié)構(gòu)的第四構(gòu)造的 修改俯視圖，其中為了清楚起見省略了中段(MOL)電介質(zhì)層80。圖22和23中的Z-Z'平面 對應(yīng)于圖21中的垂直截面圖的平面。 圖18、19A、19B、20A和20B對應(yīng)于形成至少一個第一下導(dǎo)電通路47后的步驟。
圖21-23對應(yīng)于形成至少一個第一上導(dǎo)電通路77和第三上導(dǎo)電通路88后的步 驟。 圖24對應(yīng)于施加到至少一個場效應(yīng)晶體管的射頻信號階段，在該階段期間形成 包括耗盡區(qū)的感生電荷層11。 圖25對應(yīng)于施加到至少一個場效應(yīng)晶體管的射頻信號階段，在該階段期間形成 包括積聚區(qū)14的感生電荷層11'。 圖26-29、30A、30B、31A、31B和32_35是根據(jù)本發(fā)明第三實(shí)施例的第三示范性半導(dǎo) 體結(jié)構(gòu)的各種示意圖。圖26-29、32和35是順序的垂直截面圖。 圖30A是圖29中第三示范性半導(dǎo)體結(jié)構(gòu)的第一構(gòu)造的俯視圖。圖30B第三示范 性半導(dǎo)體結(jié)構(gòu)的第一構(gòu)造在圖29中的X-X'上的水平截面圖。圖31A是圖29中的第三示 范性半導(dǎo)體結(jié)構(gòu)的第二構(gòu)造的俯視圖。圖31B是第三示范性半導(dǎo)體結(jié)構(gòu)的第二構(gòu)造在圖29 中的X-X'上的水平截面圖。圖30A、30B、31A和31B中的Z-Z'平面對應(yīng)于圖29中的垂直 截面圖的平面。 圖33是圖32的第三示范性半導(dǎo)體結(jié)構(gòu)的第一構(gòu)造的修改俯視圖，其中為了清楚 起見省略了中段(MOL)電介質(zhì)層80。圖34是圖32的第三示范性半導(dǎo)體結(jié)構(gòu)的第二構(gòu)造的 修改俯視圖，其中為了清楚起見省略了中段(MOL)電介質(zhì)層80。圖33和34中的Z-Z'平面 對應(yīng)于圖32中的垂直截面圖的平面。 圖26對應(yīng)于形成至少一個場效應(yīng)晶體管和中段(MOL)電介質(zhì)層80后的步驟。圖 27對應(yīng)于形成至少一個通路空腔59后的步驟。圖28對應(yīng)于形成至少一個第一摻雜半導(dǎo)體 區(qū)域18后的步驟。圖29、30A、30B、31A和31B對應(yīng)于形成至少一個第一導(dǎo)電通路79后的 步驟。圖32、33和34對應(yīng)于形成第三上導(dǎo)電通路88后的步驟。圖35對應(yīng)于形成互連層
10級電介質(zhì)層90、互連層級金屬線98和鄰接至少一個第一導(dǎo)電通路79的互連層級金屬線99 后的步驟。 圖36是在根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)的半導(dǎo)體設(shè)計和制造中采用的設(shè)計過程的流 程圖。
具體實(shí)施例方式
如上所述，本發(fā)明涉及半導(dǎo)體結(jié)構(gòu)，包括涉及包含絕緣體上半導(dǎo)體(SOI)基板上 的射頻開關(guān)的半導(dǎo)體結(jié)構(gòu)、其制造方法以及其操作方法，這里將參考附圖進(jìn)行描述。正如這 里所采用的，當(dāng)介紹本發(fā)明或其優(yōu)選實(shí)施例的元件時，冠詞旨在表示存在一個或多個元件。 在所有附圖中，相同參考標(biāo)號或符號用以表示相同或等同的元件。為清楚起見，省略了使本 發(fā)明的主題造成被不必要地模糊化的已知功能和結(jié)構(gòu)的詳細(xì)描述。附圖并非按比例示出。
正如這里所采用的，射頻(RF)表示頻率范圍在3Hz至300GHz內(nèi)的電磁波。射頻 對應(yīng)用于生產(chǎn)和檢測無線電波的電磁波的頻率。射頻包括甚高頻(VHF)、特高頻(UHF)、超 高頻(SHF)和極高頻(EHF)。 正如這里所采用的，甚高頻(VHF)是指在30腿z至300MHz范圍的頻率。VHF尤其 用于調(diào)頻(FM)廣播。特高頻(UHF)是指在300腿z至3GHz范圍的頻率。UHF尤其用于移動 電話、無線網(wǎng)絡(luò)和微波爐。超高頻(SHF)是指在3GHz至30GHz范圍的頻率。SHF尤其用于 無線網(wǎng)絡(luò)、雷達(dá)和衛(wèi)星鏈接。極高頻(EHF)是指在30GHz至300GHz范圍的頻率。EHF產(chǎn)生 波長為lmm至10mm的毫米波，其尤其用于數(shù)據(jù)鏈接和遙控傳感。 術(shù)語"聚積區(qū)"是指由于外部偏壓而使多數(shù)電荷載流子聚積在其中的摻雜半導(dǎo)體 區(qū)域。如果作為P摻雜半導(dǎo)體區(qū)域中多數(shù)電荷載流子的過?？昭ㄓ赏獠控?fù)電壓而聚積在P 摻雜半導(dǎo)體區(qū)域中，使得P摻雜半導(dǎo)體區(qū)域具有凈正電荷，則P摻雜半導(dǎo)體區(qū)域處于聚積 模式。如果作為n摻雜半導(dǎo)體區(qū)域中多數(shù)電荷載流子的過剩電子由外部正電壓而聚積在n 摻雜半導(dǎo)體區(qū)域中，使得n摻雜半導(dǎo)體區(qū)域具有凈負(fù)電荷，則n摻雜半導(dǎo)體區(qū)域處于積聚模 式。 術(shù)語"耗盡區(qū)"是指摻雜半導(dǎo)體區(qū)域，其中由于外部偏壓而使多數(shù)電荷載流子被排 斥開而少數(shù)電荷載流子并未聚積，使得多數(shù)電荷載流子和少數(shù)電荷載流子從該摻雜半導(dǎo)體 區(qū)域被耗盡。如果作為P摻雜半導(dǎo)體區(qū)域中多數(shù)電荷載流子的過?？昭ㄓ扇醯耐獠空妷?而在P摻雜半導(dǎo)體區(qū)域中耗盡，使得P摻雜半導(dǎo)體區(qū)域具有凈負(fù)電荷，則P摻雜半導(dǎo)體區(qū)域 處于耗盡模式。如果作為n摻雜半導(dǎo)體區(qū)域中多數(shù)電荷載流子的過剩電子由弱的外部負(fù)電 壓而在n摻雜半導(dǎo)體區(qū)域耗盡，使得n摻雜半導(dǎo)體區(qū)域具有凈正電荷，則n摻雜半導(dǎo)體區(qū)域 處于耗盡模式。 術(shù)語"反型區(qū)"是指少數(shù)電荷載流子聚積其中的摻雜半導(dǎo)體區(qū)域。典型地，反型區(qū) 形成在緊密靠近強(qiáng)外電壓的半導(dǎo)體表面。如果作為P摻雜半導(dǎo)體區(qū)域中少數(shù)電荷載流子的 電子由強(qiáng)外部正電壓而聚積在P摻雜半導(dǎo)體區(qū)域中，使得P摻雜半導(dǎo)體區(qū)域具有凈負(fù)電荷， 則P摻雜半導(dǎo)體區(qū)域處于反型模式。如果作為n摻雜半導(dǎo)體區(qū)域少數(shù)電荷載流子的空穴由 強(qiáng)外部負(fù)電壓積聚在n摻雜半導(dǎo)體區(qū)域中，使得n摻雜半導(dǎo)體區(qū)域具有凈正電荷，則n摻雜 半導(dǎo)體區(qū)域處于反型模式。 參看圖2，根據(jù)本發(fā)明第一實(shí)施例的第一示范性半導(dǎo)體結(jié)構(gòu)包括半導(dǎo)體基板8。半
11導(dǎo)體基板8為絕緣體上半導(dǎo)體(SOI)基板，其包括底半導(dǎo)體層10、埋入絕緣體層20和頂半 導(dǎo)體層30。頂半導(dǎo)體層30包括至少一個頂半導(dǎo)體部分32和淺溝道隔離結(jié)構(gòu)33。在頂半 導(dǎo)體層30的頂表面上可以設(shè)置至少一個襯墊電介質(zhì)層(未示出)，其包括至少一種電介質(zhì) 材料，如氮化硅和/或氧化硅，以便于在后續(xù)的工藝步驟中通過平坦化而形成下導(dǎo)電通路。
底半導(dǎo)體層10和至少一個頂半導(dǎo)體部分32的每一個都包括半導(dǎo)體材料，如硅、硅 鍺合金區(qū)域、硅、鍺、硅鍺合金區(qū)域、硅碳合金區(qū)域、硅鍺碳合金區(qū)域、砷化鎵、砷化銦、砷化 銦鎵、磷化銦、硫化鉛、其它III-V族化合物半導(dǎo)體材料以及II-VI族化合物半導(dǎo)體材料。底 半導(dǎo)體層10和至少一個頂半導(dǎo)體部分32的半導(dǎo)體材料可以是相同的或不同的。典型地， 底半導(dǎo)體層10和至少一個頂半導(dǎo)體部分32的每一個都包括單晶半導(dǎo)體材料。例如，該單 晶半導(dǎo)體材料可以是硅。 底半導(dǎo)體層10的電阻率大于50hms cm，其包括，例如，具有原子濃度低于約 2. 0 X 1015/cm3的p型摻雜劑的p摻雜單晶硅或者具有原子濃度低于約1. 0 X 1015/cm3的n型 摻雜劑的n摻雜單晶硅。優(yōu)選地，底半導(dǎo)體層10的電阻率大于500hms cm，其包括，例如， 具有原子濃度低于約2. OX 1014/cm3的p型摻雜劑的p摻雜單晶硅或者具有原子濃度低于 約1. OX 1014/cm3的n型摻雜劑的n摻雜單晶硅。更優(yōu)選地，底半導(dǎo)體層10的電阻率大于 lkOhms cm，其包括，例如，具有原子濃度低于約1. OX 1013/cm3的p型摻雜劑的p摻雜單晶 硅或者具有原子濃度低于約5. OX 1012/Cm3的n型摻雜劑的n摻雜的單晶硅。底半導(dǎo)體層 10的導(dǎo)電類型在此稱為第一導(dǎo)電類型，其可為p型或n型。 底半導(dǎo)體層10的高電阻率可減少渦流，從而可用底半導(dǎo)體層IO減少頂半導(dǎo)體層 30中產(chǎn)生或傳播的射頻信號的寄生耦合。雖然這里采用硅來說明底半導(dǎo)體層10的每個閾 值電阻率值所需的摻雜水平，但是其它半導(dǎo)體材料的目標(biāo)摻雜劑濃度也可以容易獲得，這 是因?yàn)槊糠N類型的半導(dǎo)體材料都具有建立好的摻雜濃度與半導(dǎo)體材料電阻率之間的關(guān)系。
底半導(dǎo)體層10的厚度典型地為約400微米至約1， 000微米，并且在該步驟上典型 地為約500微米至約900微米。如果底半導(dǎo)體層10隨后減薄，則底半導(dǎo)體層10的厚度可 為約50微米至約800微米。 埋入絕緣體層20包括電介質(zhì)材料，如氧化硅、氮化硅、氧氮化硅或其結(jié)合。埋入絕 緣體層20的厚度可以為約50nm至約500nm，并且典型地為約lOOnm至約300nm，盡管這里 也考慮到較小和較大的厚度。 淺溝道隔離結(jié)構(gòu)33包括電介質(zhì)材料，如氧化硅、氮化硅、氧氮化硅或其結(jié)合。淺溝 道隔離結(jié)構(gòu)33可以這樣形成在頂半導(dǎo)體層30內(nèi)形成至少一個延伸到埋入絕緣體層20頂 面的溝道，用諸如氧化硅、氮化硅和/或氧氮化硅的電介質(zhì)材料填充該至少一個溝道，并且 通過采用例如化學(xué)機(jī)械拋光(CMP)和/或凹陷蝕刻(recess etch)的平坦化從頂半導(dǎo)體層 30的頂表面上方去除電介質(zhì)材料部分。在該至少一個溝道鄰近的情況下，淺溝道隔離結(jié)構(gòu) 33可為單片結(jié)構(gòu)，即一片。淺溝道隔離結(jié)構(gòu)33可以橫向鄰接，并且圍繞該至少一個頂半導(dǎo) 體部分32的每一個。 頂半導(dǎo)體層30的厚度可以為約20nm至約200nm，并且典型地為約40nm至約 100nm，盡管在此也考慮到較小和較大的厚度。至少一個頂半導(dǎo)體部分32可以注入p型 或n型的摻雜劑。典型地，至少一個頂半導(dǎo)體部分32的摻雜濃度為約1. OX 1015/cm3至約 1.0Xl(^/cm3，其對應(yīng)于場效應(yīng)晶體管主體區(qū)域的摻雜濃度，盡管在此也考慮到較小和較大的濃度。 參看圖3，第一光致抗蝕劑7施加到頂層30的頂面，并且光刻圖案化以形成開口。 第一光致抗蝕劑7中的開口設(shè)在淺溝道隔離結(jié)構(gòu)33的上面。從上往下看，每個開口都設(shè)置 在至少一個頂半導(dǎo)體部分32區(qū)域外，而在淺溝道隔離結(jié)構(gòu)33區(qū)域內(nèi)。
至少一個第一下通路空腔17通過將第一光致抗蝕劑7中的圖案轉(zhuǎn)入半導(dǎo)體基板 8而形成。第一光致抗蝕劑7中的開口圖案通過各向異性蝕刻而轉(zhuǎn)移到淺溝道隔離結(jié)構(gòu)33 和埋入絕緣體層20中，各向異性蝕刻可以是反應(yīng)離子蝕刻。第一光致抗蝕劑7用作各向異 性蝕刻的蝕刻掩模。至少一個第一下通路空腔17形成在第一光致抗蝕劑7中的開口的下 面。 優(yōu)選地，各向異性蝕刻對底半導(dǎo)體層10的半導(dǎo)體材料是選擇性的。例如，如果底 半導(dǎo)體層10包括硅，則采用對硅有選擇性的去除諸如氧化硅的電介質(zhì)材料的各向異性蝕 刻，以提供在底半導(dǎo)體層10的頂面上停止的各向異性蝕刻。 底半導(dǎo)體層10的頂面在至少一個第一下通路空腔17的每個的底部暴露。至少一 個第一下通路空腔17的每個都形成在淺溝道隔離結(jié)構(gòu)33和埋入絕緣體層20內(nèi)。至少一 個第一下通路空腔17的每個都從淺溝道隔離結(jié)構(gòu)33的頂面延伸通過淺溝道隔離結(jié)構(gòu)33 和埋入絕緣體層20，并且到達(dá)底半導(dǎo)體層10的頂面。在此明確考慮了至少一個第一下通路 空腔17還延伸進(jìn)入底半導(dǎo)體層的變化。 每個至少一個第一下通路空腔17的側(cè)壁都可從淺溝道隔離結(jié)構(gòu)33的頂面到底半 導(dǎo)體層10的頂面基本垂直一致。換言之，從上往下看，淺溝道隔離結(jié)構(gòu)33和埋入絕緣體層 20中每個至少一個第一下通路空腔17的側(cè)壁部分可以彼此重疊。在至少一個第一下通路 空腔17的側(cè)壁中存在錐度的情況下，錐度角可以是約0度至約5度，并且典型地為0度至 約2度，盡管在此也考慮到較大的錐角。每個至少一個第一下通路空腔17在頂半導(dǎo)體層30 的頂面下的深度可以等于埋入絕緣體層20的厚度和頂半導(dǎo)體層30的厚度之和。
在第一示范性半導(dǎo)體結(jié)構(gòu)的第一構(gòu)造中，至少一個第一下通路空腔17為下通路 空腔的陣列。下通路空腔陣列中的每個下通路空腔是不連續(xù)的通路空腔，不與另一個通路 空腔鄰接。 在第一示范性半導(dǎo)體結(jié)構(gòu)的第二構(gòu)造中，至少一個第一下通路空腔17是單個通 路空腔，其具有彼此互連的多個下通路空腔部分。換言之，至少一個第一下通路空腔17包 括淺溝道隔離結(jié)構(gòu)33的頂面和底半導(dǎo)體層10的頂面之間橫向連接的多個下通路空腔部 分。 至少一個第一摻雜半導(dǎo)體區(qū)域18通過將第二導(dǎo)電類型的摻雜劑注入底半導(dǎo)體層 IO的暴露部分中而形成。第二導(dǎo)電類型與第一導(dǎo)電類型相反。例如，如果第一導(dǎo)電類型為 P型，則第二導(dǎo)電類型為n型，反之亦然。因此，底半導(dǎo)體層10的剩余部分和至少一個摻雜 半導(dǎo)體區(qū)域18具有相反類型的摻雜。由于注入的摻雜劑橫向擴(kuò)散(lateral straggle)，至 少一個摻雜半導(dǎo)體區(qū)域橫向延伸到至少一個第一下通路空腔17區(qū)域外，并且垂直鄰接埋 入絕緣體層20的底面。在第二導(dǎo)電類型為p型的情況下，注入的摻雜劑可以包括B、Ga、In 或其結(jié)合。在第二導(dǎo)電類型為n型的情況下，注入的摻雜劑可以包括P、 As、 Sb或其結(jié)合。 因?yàn)榈谝还庵驴刮g劑7用作離子注入的自對準(zhǔn)掩模，從而至少一個第一摻雜半導(dǎo)體區(qū)域18 形成在至少一個第一下通路空腔17的下面。至少一個第一摻雜半導(dǎo)體區(qū)域18的每一個都
13垂直鄰接至少一個第一下通路空腔17的底面和埋入絕緣體層20的底面。在底半導(dǎo)體層10 包括單晶半導(dǎo)體材料的情況下，至少一個第一摻雜半導(dǎo)體區(qū)域18也為單晶。
至少一個第一摻雜半導(dǎo)體區(qū)域18的厚度可以為約10nm至約600nm，并且典型地為 約50nm至約300nm，盡管在此也考慮到較小和較大的厚度。至少一個第一摻雜半導(dǎo)體區(qū)域 18典型地被重?fù)诫s以減少電阻率。至少一個第一摻雜半導(dǎo)體區(qū)域18的摻雜濃度可以為約 1. OX 1019/cm3至約1. OX 1027cm3，盡管在此也考慮到較小和較大的摻雜劑濃度。隨后對于 頂半導(dǎo)體層30、埋入絕緣體層20的暴露的側(cè)壁和至少一個第一摻雜半導(dǎo)體區(qū)域18選擇性 地去除第一光致抗蝕劑7。 參看圖4，第二光致抗蝕劑35施加到頂層30的頂面，并且光刻圖案化以形成開口 。 第二光致抗蝕劑35中的開口設(shè)在將填滿第二光致抗蝕劑35的至少一個第一下通路空腔 17(見圖3)區(qū)域之外的淺溝道隔離結(jié)構(gòu)33部分的上面。從上往下看，每個該開口都設(shè)置在 至少一個頂半導(dǎo)體部分32的區(qū)域和至少一個第一下通路空腔17的區(qū)域外，而在淺溝道隔 離結(jié)構(gòu)33的其余區(qū)域內(nèi)。 至少一個第二下通路空腔27通過將第二光致抗蝕劑35中的圖案轉(zhuǎn)入半導(dǎo)體基板 8中而形成。第二光致抗蝕劑35中的該開口圖案通過各向異性蝕刻轉(zhuǎn)移到淺溝道隔離結(jié)構(gòu) 33和埋入絕緣體層20中，該各向異性蝕刻可以是反應(yīng)離子蝕刻。第二光致抗蝕劑35用作 各向異性蝕刻的蝕刻掩模。至少一個第二下通路空腔27形成在第二光致抗蝕劑35中的開 口下面。 優(yōu)選地，各向異性蝕刻對底半導(dǎo)體層10的半導(dǎo)體材料是選擇性的。例如，如果底
半導(dǎo)體層io包括硅，則可以采用對硅選擇性的去除諸如氧化硅的電介質(zhì)材料的各向異性
蝕刻，以提供在底半導(dǎo)體層10的頂面上停止的各向異性蝕刻。 底半導(dǎo)體層10的頂面暴露在每個至少一個第二下通路空腔27的底部。至少一個 第二下通路空腔27的每一個都形成在淺溝道隔離結(jié)構(gòu)33和埋入絕緣體層20內(nèi)。至少一 個第二下通路空腔27的每一個都從淺溝道隔離結(jié)構(gòu)33的頂面延伸通過淺溝道隔離結(jié)構(gòu)33 和埋入絕緣體層20，并且到達(dá)底半導(dǎo)體層10的頂面。在此明確考慮了至少一個第二下通路 空腔27還延伸到底半導(dǎo)體層的變化。 每個至少一個第二下通路空腔27的側(cè)壁都可與淺溝道隔離結(jié)構(gòu)33的頂表面基本
垂直一致，或者可以像上述的至少一個第一下通路空腔17的側(cè)壁一樣具有錐度。 在第一示范性半導(dǎo)體結(jié)構(gòu)的第三構(gòu)造中，至少一個第二下通路空腔27為下通路
空腔的陣列。下通路空腔的陣列中的每個下通路空腔都是不連續(xù)的通路空腔，與另一個通
路空腔不鄰接。 在第一示范性半導(dǎo)體結(jié)構(gòu)的第四構(gòu)造中，至少一個第二下通路空腔27是單個通 路空腔，具有彼此互連的多個下通路空腔部分。換言之，至少一個第二下通路空腔27包括 在淺溝道隔離結(jié)構(gòu)33的頂面和底半導(dǎo)體層10的頂面之間橫向連接的多個下通路空腔部 分。 第一示范性半導(dǎo)體結(jié)構(gòu)的第三構(gòu)造和第四構(gòu)造的每一個都可以與第一示范性半 導(dǎo)體結(jié)構(gòu)的第一構(gòu)造和第二構(gòu)造的任何一個結(jié)合。 至少一個第二摻雜半導(dǎo)體區(qū)域28通過將第一導(dǎo)電類型的摻雜劑注入底半導(dǎo)體層 10的暴露部分而形成。由于注入摻雜劑的橫向擴(kuò)散，至少一個摻雜半導(dǎo)體區(qū)域橫向延伸到
14至少一個第二下通路空腔27區(qū)域外，并且垂直鄰接埋入絕緣體層20的底面。在第一導(dǎo)電 類型為P型的情況下，注入的摻雜劑可以包括B、Ga、 In或其結(jié)合。在第一導(dǎo)電類型為n型 的情況下，注入的摻雜劑可以包括P、As、Sb或其結(jié)合。第二光致抗蝕劑35用作離子注入的 自對準(zhǔn)掩模，從而至少一個第二摻雜半導(dǎo)體區(qū)域28形成在至少一個第二下通路空腔27的 下面。至少一個摻雜半導(dǎo)體區(qū)域的每一個都垂直鄰接至少一個下通路空腔的底面和埋入絕 緣體層20的底面。在底半導(dǎo)體層10包括單晶半導(dǎo)體材料的情況下，至少一個第二摻雜半 導(dǎo)體區(qū)域28也為單晶。 至少一個第二摻雜半導(dǎo)體區(qū)域28的厚度可以為約10nm至約600nm，并且典型地為 約50nm至約300nm，盡管在此也考慮到較小和較大的厚度。至少一個第二摻雜半導(dǎo)體區(qū)域 28典型地被重?fù)诫s以降低電阻率。至少一個第二摻雜半導(dǎo)體區(qū)域28的摻雜濃度可以為約 1. OX 1019/cm3至約1. OX 1027 113，盡管在此也考慮到較小和較大的摻雜濃度。
參看圖5和6，隨后對于頂半導(dǎo)體層30、埋入絕緣體層20的暴露的側(cè)壁和至少一 個第二摻雜半導(dǎo)體區(qū)域28選擇性地去除第二光致抗蝕劑35。圖5是本發(fā)明第一實(shí)施例的 第一構(gòu)造和第三構(gòu)造的結(jié)合的垂直截面圖。圖6是對應(yīng)的俯視圖。在該結(jié)合中，至少一個 第一下通路空腔17是第一下通路空腔陣列，并且至少一個第二下通路空腔27是第二下通 路空腔陣列。 圖7是第一示范性半導(dǎo)體結(jié)構(gòu)的第一構(gòu)造和第四構(gòu)造的結(jié)合的俯視圖。在該結(jié)合 中，至少一個第一下通路空腔17是彼此不鄰接的離散的第一下通路空腔陣列，而在該結(jié)合 中，至少一個第二下通路空腔27是整體構(gòu)造的單個第二下通路空腔，其橫向圍繞至少一個 頂半導(dǎo)體部分(見圖5)。 圖8是第一示范性半導(dǎo)體結(jié)構(gòu)的第二構(gòu)造和第三構(gòu)造的結(jié)合的俯視圖。在該結(jié)合 中，至少一個第一下通路空腔17是整體構(gòu)造的單個第一下通路空腔，其橫向圍繞至少一個 頂半導(dǎo)體部分(見圖5)，并且在該結(jié)合中，至少一個第二下通路空腔27是彼此不鄰接的第 二下通路空腔的陣列。 參看圖9，形成至少一個第一下導(dǎo)電通路47和至少一個第二下導(dǎo)電通路37。至少 一個第一下導(dǎo)電通路47形成在淺溝道隔離結(jié)構(gòu)33和埋入絕緣體層20中的每個至少一個 第一下通路空腔17內(nèi)。同樣，至少一個第二下導(dǎo)電通路37形成在淺溝道隔離結(jié)構(gòu)33和埋 入絕緣體層20中的每個至少一個第二下通路空腔27內(nèi)。 具體地，導(dǎo)電材料沉積在至少一個第一下通路空腔17和至少一個第二下通路空 腔27中。導(dǎo)電材料可以是摻雜的半導(dǎo)體材料或金屬材料。例如，導(dǎo)電材料可以是摻雜的多 晶硅、摻雜的含硅半導(dǎo)體材料、摻雜的化合物半導(dǎo)體材料、元素金屬(elemental metal)、至 少兩個元素金屬的合金、導(dǎo)電金屬的氮化物等。例如，通過化學(xué)機(jī)械拋光(CMP)、凹陷蝕刻或 其結(jié)合去除頂半導(dǎo)體層30的頂面上的剩余導(dǎo)電材料。在至少一個第一下通路空腔17和至 少一個第二下通路空腔27中的導(dǎo)電材料保留部分分別構(gòu)成至少一個第一下導(dǎo)電通路47和 至少一個第二下導(dǎo)電通路37。在至少一個襯墊電介質(zhì)層(未示出)設(shè)置在頂半導(dǎo)體層上的 情況下，對于平坦化導(dǎo)電材料可以有利地采用至少一個電介質(zhì)層，其促進(jìn)形成至少一個第 一下導(dǎo)電通路47和至少一個第二下導(dǎo)電通路37。如果設(shè)置的話，該至少一個襯墊電介質(zhì)層 隨后被去除以暴露頂半導(dǎo)體層30的頂面。 至少一個第一下導(dǎo)電通路47的每一個都從淺溝道隔離結(jié)構(gòu)33的頂面延伸到至少一個第一摻雜半導(dǎo)體區(qū)域18的頂面。至少一個第二下導(dǎo)電通路37的每一個都從淺溝道隔 離結(jié)構(gòu)33的頂面延伸到至少一個第二摻雜半導(dǎo)體區(qū)域28的頂面。至少一個第一下導(dǎo)電通 路47的每一個都垂直鄰接至少一個第一摻雜半導(dǎo)體區(qū)域18的頂面。至少一個第二下導(dǎo)電 通路37的每一個都垂直鄰接至少一個第二摻雜半導(dǎo)體區(qū)域28的頂面。
參看圖IO，至少一個場效應(yīng)晶體管通過本領(lǐng)域已知的方法直接形成在至少一個頂 半導(dǎo)體部分32上。具體地，對于每個場效應(yīng)晶體管形成柵極電介質(zhì)40、柵極電極42和柵極 間隙壁44。再通過采用場效應(yīng)晶體管的柵極電極42和柵極間隙壁44作為自對準(zhǔn)注入掩模 注入摻雜劑，在至少一個頂半導(dǎo)體部分32中形成每個場效應(yīng)晶體管的源極區(qū)域(未示出) 和漏極區(qū)域(未示出)。 中段(MOL)電介質(zhì)層80形成在至少一個場效應(yīng)晶體管、至少一個頂半導(dǎo)體部分 32、淺溝道隔離結(jié)構(gòu)33、至少一個第一下導(dǎo)電通路47的頂面以及至少一個第二下導(dǎo)電通路 37上。M0L電介質(zhì)層80可以包括氧化硅、氮化硅、氧氮化硅、有機(jī)硅玻璃(0SG)、低k化學(xué)氣 相沉積(CVD)氧化物、諸如旋涂玻璃(S0G)的自平坦化材料和/或諸如SiLKTM的旋涂低k 電介質(zhì)材料。示范性氧化硅包括未摻雜的硅酸鹽玻璃(USG)、硼硅酸鹽玻璃(BSG)、磷硅酸 鹽玻璃(PSG)、氟硅酸鹽玻璃(FSG)、硼磷硅酸鹽玻璃(BPSG)或其結(jié)合。從淺溝道隔離結(jié)構(gòu) 33的頂面測得的MOL電介質(zhì)層80的總厚度可以為約100nm至約10， OOOnm，并且典型地為 約200nm至約5， OOOnm。 MOL電介質(zhì)層80的頂面例如可以通過化學(xué)機(jī)械拋光進(jìn)行平坦化。
參看圖11，光致抗蝕劑67被施加到M0L電介質(zhì)層80的頂面，并被光刻圖案化以形 成開口 。該開口包括設(shè)置在至少一個第一下導(dǎo)電通路47上的至少一個第一開口 01 、設(shè)置在 至少一個第二下導(dǎo)電通路37上的至少一個第二開口 02和設(shè)置在半導(dǎo)體器件上的第三開口 03，該半導(dǎo)體器件包括設(shè)置在至少一個頂半導(dǎo)體部分32上的至少一個場效應(yīng)晶體管。
光致抗蝕劑67中至少一個第一開口 01、至少一個第二開口 02和第三開口 03的圖 案通過各向異性蝕刻轉(zhuǎn)移到MOL電介質(zhì)層80中，該各向異性蝕刻可以是反應(yīng)離子蝕刻。光 致抗蝕劑67用作各向異性蝕刻的蝕刻掩模。至少一個第一上通路空腔54形成在至少一個 第一導(dǎo)電通路47上方且在光致抗蝕劑67中的至少一個第一開口 01下。至少一個第二上 通路空腔57形成在至少一個第二導(dǎo)電通路37上方且在光致抗蝕劑67中的至少一個第二 開口 02下。第三上通路空腔58形成在光致抗蝕劑67中的第三開口 03下。
優(yōu)選地，各向異性蝕刻對至少一種頂半導(dǎo)體部分32的半導(dǎo)體材料是選擇性的。進(jìn) 行各向異性蝕刻，直到至少一個頂半導(dǎo)體部分32的頂面暴露在第三上通路空腔58的底部。 這樣，至少一個第一下導(dǎo)電通路47和至少一個第二下導(dǎo)電通路37的頂面分別暴露在至少 一個第一上通路空腔54的底部和至少一個第二上通路空腔57的底部。各向異性蝕刻對于 至少一個第一下導(dǎo)電通路47和至少一個第二下導(dǎo)電通路37可以是選擇性的。在此情況下， 某些第三上通路空腔58的深度、至少一個第一上通路空腔54的深度和至少一個第二上通 路空腔57的深度可以與MOL電介質(zhì)層80的厚度基本相同。 至少一個頂半導(dǎo)體部分32的頂面暴露在某些第三上通路空腔58的底部。至少一 個第一下導(dǎo)電通路47之一的頂面暴露在每個至少一個第一上通路空腔54的底部。至少一 個第二下導(dǎo)電通路37之一的頂面暴露在每個至少一個第二上通路空腔57的底部。至少某 些第三上通路空腔58、至少一個第一上通路空腔54和至少一個第二上通路空腔57形成在 MOL電介質(zhì)層80內(nèi)，并且從MOL電介質(zhì)層80的頂面延伸到頂半導(dǎo)體層30的頂面，其與MOL電介質(zhì)層80的底面一致。至少一個第三上通路空腔58可以從M0L電介質(zhì)層80的頂面延 伸到柵極電極42的頂面。第三上通路空腔58不延伸到頂半導(dǎo)體層30的底面。隨后去除 光致抗蝕劑67。 參看圖12和13，至少一個第一上導(dǎo)電通路77、至少一個第二上導(dǎo)電通路87和第 三上導(dǎo)電通路88形成在M0L電介質(zhì)層80中。圖12為垂直截面圖，而圖13是第一示范性 半導(dǎo)體結(jié)構(gòu)的修改俯視圖，其中為了清楚起見省略了 M0L電介質(zhì)層80。圖13中的Z-Z'平 面對應(yīng)于圖12中的第一示范性半導(dǎo)體結(jié)構(gòu)垂直截面圖的平面。 具體地，導(dǎo)電材料沉積在至少一個第一上通路空腔54、至少一個第二上通路空腔 57和第三上通路空腔58中。導(dǎo)電材料可以是摻雜的半導(dǎo)體材料或金屬材料。例如，導(dǎo)電材 料可以是摻雜的多晶硅、包含硅摻雜半導(dǎo)體材料、摻雜化合物半導(dǎo)體材料、元素金屬、至少 兩個元素金屬的合金、導(dǎo)電金屬氮化物等。例如，通過化學(xué)機(jī)械拋光(CMP)、凹陷蝕刻或其結(jié) 合，去除M0L電介質(zhì)層80的頂面上的過剩導(dǎo)電材料。導(dǎo)電材料在至少一個第一上通路空腔 54中的保留部分構(gòu)成至少一個第一上導(dǎo)電通路77。導(dǎo)電材料在至少一個第二上通路空腔 57中的保留部分構(gòu)成至少一個第一上導(dǎo)電通路87。導(dǎo)電材料在第三上通路空腔58中的保 留部分構(gòu)成第三上導(dǎo)電通路88。第三上導(dǎo)電通路88可以直接形成在至少一個場效應(yīng)晶體 管的源極區(qū)(未單獨(dú)示出)、漏極區(qū)(未單獨(dú)示出)和柵極電極42上。源極區(qū)和漏極區(qū)設(shè) 置在至少一個頂半導(dǎo)體部分32中。 參看圖14，其示出了至少一個第一上導(dǎo)電通路77、至少一個第二上導(dǎo)電通路87和 第三上導(dǎo)電通路88的第一選擇性構(gòu)造的俯視圖。在第一示范性半導(dǎo)體結(jié)構(gòu)的第一選擇性 構(gòu)造中，至少一個第二上導(dǎo)電通路87是彼此不鄰接的導(dǎo)電通路陣列，并且至少一個第一上 導(dǎo)電通路77是單個導(dǎo)電通路，其具有彼此互連的多個導(dǎo)電通路部分。 參看圖15，示出了至少一個第一上導(dǎo)電通路77、至少一個第二上導(dǎo)電通路87和 第三上導(dǎo)電通路88的第二選擇性構(gòu)造的俯視圖。在第一示范性半導(dǎo)體結(jié)構(gòu)的第二選擇性 構(gòu)造中，至少一個第二上導(dǎo)電通路87是單個導(dǎo)電通路，其具有彼此互連的多個導(dǎo)電通路部 分，并且至少一個第一上導(dǎo)電通路77是彼此不鄰接的導(dǎo)電通路陣列。 參看圖16和17，互連層級電介質(zhì)層90、至少一個第一互連層級金屬線94、至少一 個第二互連層級金屬線99和第三互連層級金屬線98直接形成在M0L電介質(zhì)層80的頂面 上。圖16是本發(fā)明第一示范性半導(dǎo)體結(jié)構(gòu)的垂直截面圖。圖17是本發(fā)明第一實(shí)施例的俯 視圖。 互連層級電介質(zhì)層90的電電介質(zhì)材料可以包括如上所述MOL電介質(zhì)層80可用的 任何電介質(zhì)材料?；ミB層級電介質(zhì)層90的厚度可以為約75nm至約1， 000nm，并且典型地為 約150nm至約500nm，盡管這里也考慮到較小和較大的厚度。 至少一個第一互連層級金屬線94、至少一個第二互連層級金屬線99和第三互連 層級金屬線98埋入互連層級電介質(zhì)層90中，并且可以通過沉積金屬材料和隨后平坦化而 形成。至少一個第一互連層級金屬線94、至少一個第二互連層級金屬線99和第三互連層級 金屬線98的金屬材料可以通過物理氣相沉積(PVD)、電鍍、無電鍍、化學(xué)氣相沉積或其結(jié)合 沉積。至少一個第一互連層級金屬線94、至少一個第二互連層級金屬線99和第三互連層級 金屬線98例如可以包括Cu、 Al、 W、 Ta、 Ti、 WN、 TaN、 TiN或其結(jié)合。至少一個第一互連層級 金屬線94、至少一個第二互連層級金屬線99和第三互連層級金屬線98可以包括相同的金屬材料。 至少一個第一上導(dǎo)電通路77的每一個都垂直鄰接至少一個第一互連層級金屬線 94。至少一個第二上導(dǎo)電通路87的每一個都垂直鄰接至少一個第二互連層級金屬線99。 第三上導(dǎo)電通路88的每一個都垂直鄰接第三互連層級金屬線98之一。
至少一個第一下導(dǎo)電通路47和至少一個第一上導(dǎo)電通路77共同構(gòu)成至少一個第 一導(dǎo)電通路79，其從M0L電介質(zhì)層80的頂面延伸到至少一個第一摻雜半導(dǎo)體區(qū)域18的頂 面。因此，至少一個第一導(dǎo)電通路79包括至少一個第一下導(dǎo)電通路47和至少一個第一上 導(dǎo)電通路77的垂直鄰接堆疊。每個至少一個第一上導(dǎo)電通路77的底面都在基本上與頂半 導(dǎo)體層30的頂面共面的水平上與至少一個第一下導(dǎo)電通路47之一的頂面垂直鄰接。在垂 直鄰接至少一個第一上導(dǎo)電通路77之一的至少一個第一下導(dǎo)電通路47的每個底面出現(xiàn)物 理上明顯的界面。至少一個第一下導(dǎo)電通路47和至少一個第一上導(dǎo)電通路77可以包括相 同的導(dǎo)電材料或不導(dǎo)電材料。至少一個第一導(dǎo)電通路79直接接觸至少一個第一摻雜半導(dǎo) 體區(qū)域18。 至少一個第二下導(dǎo)電通路37和至少一個第二上導(dǎo)電通路87共同構(gòu)成至少一個第 二導(dǎo)電通路89，其從M0L電介質(zhì)層80的頂面延伸到至少一個第二摻雜半導(dǎo)體區(qū)域28的頂 面。因此，至少一個第二導(dǎo)電通路89包括至少一個第二下導(dǎo)電通路37和至少一個第二上 導(dǎo)電通路87的垂直鄰接堆疊。每個至少一個第二上導(dǎo)電通路87的底面在基本上與頂半導(dǎo) 體層30的頂表面共面的水平上與至少一個第二下導(dǎo)電通路37之一的頂面垂直鄰接。在垂 直鄰接至少一個第二上導(dǎo)電通路87之一的至少一個第二下導(dǎo)電通路37的每個底部表面出 現(xiàn)物理上明顯的界面。至少一個第二下導(dǎo)電通路37和至少一個第二上導(dǎo)電通路87可以包 括相同的導(dǎo)電材料或不導(dǎo)電材料。至少一個第二導(dǎo)電通路89直接接觸至少一個第二摻雜 半導(dǎo)體區(qū)域28。 第一示范性半導(dǎo)體結(jié)構(gòu)包括至少一個場效應(yīng)晶體管，它可以構(gòu)成頻率為約3Hz至 約300GHz的信號的射頻開關(guān)。具體地，至少一個場效應(yīng)晶體管可以構(gòu)成能夠在VHF、 UHF、 SHF和EHF操作的射頻開關(guān)。 因?yàn)殡娙蓠詈想S頻率線性增加，所以在這樣的高頻上，至少一個場效應(yīng)晶體管和 底半導(dǎo)體層10的電容耦合可變顯著。至少一個場效應(yīng)晶體管中的射頻信號導(dǎo)致在底半導(dǎo) 體層10的上部分中形成感應(yīng)電荷層11。在沒有給底半導(dǎo)體層IO施加電偏壓的情況下，感 應(yīng)電荷層11直接形成在埋入絕緣體層20的下面，且包括正電荷或負(fù)電荷。
具體地，在對底半導(dǎo)體層IO沒有電偏壓的情況下，感應(yīng)電荷層11中的電荷在在至 少一個場效應(yīng)晶體管中的射頻電信號的信號頻率改變極性。當(dāng)至少一個場效應(yīng)晶體管中的 電位相對于底半導(dǎo)體層10為正值時，電子聚積在感應(yīng)電荷層11中。當(dāng)至少一個場效應(yīng)晶 體管中的電位相對于底半導(dǎo)體層10為負(fù)值時，空穴聚積在感應(yīng)電荷層11中。在現(xiàn)有技術(shù) 中，根據(jù)底半導(dǎo)體層10中的多數(shù)電荷載流子的類型，其由底半導(dǎo)體層10的導(dǎo)電類型決定， 感應(yīng)電荷層11可處于耗盡模式，其具有與底半導(dǎo)體層10的導(dǎo)電類型相反的凈電荷，或者可 處于反型模式，其具有與底半導(dǎo)體層10的導(dǎo)電類型相同的凈電荷。 此外，感應(yīng)電荷層11的厚度在至少一個場效應(yīng)晶體管中的信號頻率及時變化。換
言之，感應(yīng)電荷層11中厚度變化的頻率是至少一個場效應(yīng)晶體管中信號的射頻。 根據(jù)本發(fā)明，施加電偏壓到至少一個第二摻雜半導(dǎo)體區(qū)域28，以在至少一個場效
18應(yīng)晶體管的操作期間穩(wěn)定感應(yīng)電荷層11的屬性，該至少一個場效應(yīng)晶體管可以用作RF開 關(guān)。至少一個第二導(dǎo)電通路89提供低電阻電路，用于施加電偏壓到至少一個第二摻雜半導(dǎo) 體區(qū)域28，以穩(wěn)定感應(yīng)電荷層11。施加到至少一個第二摻雜半導(dǎo)體區(qū)域28的偏壓的大小 和極性選擇為保持感應(yīng)電荷層11處于耗盡模式，而防止在底半導(dǎo)體層10中形成任何處于 聚積模式的區(qū)域。換言之，在RF信號的整個周期內(nèi)感應(yīng)電荷層11自始至終都不處于聚積 模式。 在底半導(dǎo)體層10和至少一個第二摻雜半導(dǎo)體區(qū)域28具有p型摻雜的情況下，施 加到至少一個第二摻雜半導(dǎo)體區(qū)域28和至少一個第一導(dǎo)電通路89的偏壓是恒定負(fù)電壓。 優(yōu)選地，恒定負(fù)電壓的大小約為等于或大于RF信號最大負(fù)振幅的大小。換言之，恒定負(fù)電 壓在任何階段都比RF信號更負(fù)。在此情況下，整個感應(yīng)電荷層ll充有負(fù)電荷。感應(yīng)電荷 層ll構(gòu)成耗盡空穴的耗盡區(qū)。 在底半導(dǎo)體層10和至少一個第二摻雜半導(dǎo)體區(qū)域28具有n型摻雜的情況下，施 加到至少一個第二摻雜半導(dǎo)體區(qū)域28和至少一個第一導(dǎo)電通路89的偏壓為恒定正電壓。 優(yōu)選地，恒定正電壓的大小約為等于或大于RF信號最大正振幅的大小。換言之，恒定正電 壓在任何階段都比RF信號更正。在此情況下，整個感應(yīng)電荷層ll充有正電荷。感應(yīng)電荷 層ll構(gòu)成耗盡電子的耗盡區(qū)。 感應(yīng)電荷層11的厚度在至少一個場效應(yīng)晶體管中的RF信號的信號頻率及時變 化。然而，在RF信號的整個周期內(nèi)感應(yīng)電荷層ll自始至終都不處于聚積模式。而是感應(yīng) 電荷層11整體保持在耗盡模式。通過消除感應(yīng)電荷層11中電荷極性的變化，歸因于電偏 壓的感應(yīng)電荷層11的不變化性質(zhì)減小了諧波的產(chǎn)生，在沒有至少一個第二摻雜半導(dǎo)體區(qū) 域28和至少一個導(dǎo)電通路89或沒有施加電偏壓到其上時，會產(chǎn)生諧波。此外，電偏壓增加 了感應(yīng)電荷層11中耗盡區(qū)的平均厚度。因?yàn)樵诤谋M區(qū)中沒有移動電荷，所以減小了底半導(dǎo) 體層IO和感生電荷層11中渦流的產(chǎn)生，該感生電荷層11由RF信號產(chǎn)生且埋入底半導(dǎo)體 層10內(nèi)。 雖然耗盡區(qū)中的電荷是不移動的，且不對渦流、信號損耗和在至少一個場效應(yīng)晶 體管以射頻操作過程中的諧波的產(chǎn)生有貢獻(xiàn)，但是反型區(qū)域的少數(shù)電荷載流子，如果如現(xiàn) 有技術(shù)般形成的話，是移動的，由此造成渦流、信號損耗和諧波的產(chǎn)生。根據(jù)本發(fā)明，施加電 偏壓到至少一個第一摻雜半導(dǎo)體區(qū)域18，以排放少數(shù)電荷載流子，一旦它們被熱產(chǎn)生，以防 止形成反型區(qū)。至少一個第一導(dǎo)電通路79提供低電阻電路，其施加電偏壓到至少一個第一 摻雜半導(dǎo)體區(qū)域18。在底半導(dǎo)體層10為p摻雜的情況下，少數(shù)電荷載流子為電子。在底半 導(dǎo)體層10為n摻雜的情況下，少數(shù)電荷載流子為空穴。選擇施加到至少一個第一摻雜半導(dǎo) 體區(qū)域18的偏壓的大小和極性以在少數(shù)電荷載流子熱產(chǎn)生后立即將其有效排放，使得在 至少一個場效應(yīng)晶體管中的射頻信號的所有階段都防止形成反型區(qū)。因此，本發(fā)明的結(jié)構(gòu) 消除了所有反型區(qū)，使得歸因于移動電荷的渦流和諧波的產(chǎn)生被最小化。
如果底半導(dǎo)體層10具有p型摻雜，則至少一個第一摻雜半導(dǎo)體區(qū)域18具有n型摻 雜，并且至少一個第二摻雜半導(dǎo)體區(qū)域28具有p型摻雜。施加到至少一個第一摻雜半導(dǎo)體 區(qū)域18和至少一個第一導(dǎo)電通路79的第一偏壓是恒定正電壓，并且施加到至少一個第二 摻雜半導(dǎo)體區(qū)域28和至少一個第二導(dǎo)電通路87的第二偏壓是恒定負(fù)電壓。在此情況下， 恒定正電壓的大小可以約為等于或大于RF信號的最大正振幅的大小。恒定負(fù)電壓的大小
19可以約為等于或大于RF信號的最大負(fù)振幅的大小。 如果底半導(dǎo)體層10具有n型摻雜，則至少一個第一摻雜半導(dǎo)體區(qū)域18具有p型摻 雜，并且至少一個第二摻雜半導(dǎo)體區(qū)域28具有n型摻雜。施加到至少一個第一摻雜半導(dǎo)體 區(qū)域18和至少一個第一導(dǎo)電通路79的第一偏壓是恒定負(fù)電壓，并且施加給至少一個第二 摻雜半導(dǎo)體區(qū)域28和至少一個第二導(dǎo)電通路87的第二偏壓是恒定正電壓。在此情況下， 恒定正電壓的大小可以約為等于或大于RF信號的最大正振幅的大小。恒定負(fù)電壓的大小 可以約為等于或大于RF信號的最大負(fù)振幅的大小。 參看圖18、19A、19B、20A和20B，通過采用第一實(shí)施例的方法獲得根據(jù)本發(fā)明第二 實(shí)施例的第二示范性半導(dǎo)體結(jié)構(gòu)，但省略了形成至少一個第二下通路空腔27和至少一個 第二下導(dǎo)電通路37所采用的工藝步驟。因此，在第二實(shí)施例中省略了對應(yīng)于圖3的工藝步 驟。圖18的第二示范性半導(dǎo)體結(jié)構(gòu)對應(yīng)于如第一實(shí)施例中圖9的第一示范性半導(dǎo)體結(jié)構(gòu) 的工藝步驟。底半導(dǎo)體層10、至少一個第一摻雜半導(dǎo)體區(qū)域18和至少一個頂半導(dǎo)體部分 32的組成、摻雜和厚度可以與第一實(shí)施例中的相同。埋入絕緣體層20和淺溝道隔離結(jié)構(gòu) 33的組成和厚度也可以與第一實(shí)施例中的相同。至少一個第一下導(dǎo)電通路47的組成和大 小可以與第一實(shí)施例中的相同。 圖18是圖19A和19B所示的第二示范性半導(dǎo)體結(jié)構(gòu)的第一構(gòu)造和圖20A和20B 所示的第二示范性半導(dǎo)體結(jié)構(gòu)的第二構(gòu)造的公共垂直截面圖。圖19A第二示范性半導(dǎo)體結(jié) 構(gòu)的第一構(gòu)造的俯視圖。圖19B是第二示范性半導(dǎo)體結(jié)構(gòu)的第一構(gòu)造沿著圖18中的X-X' 平面的水平截面圖。圖20A是第二示范性半導(dǎo)體結(jié)構(gòu)的第二構(gòu)造的俯視圖。圖20B是第二 示范性半導(dǎo)體結(jié)構(gòu)的第二構(gòu)造沿著圖18中的X-X'平面的水平截面圖。圖19A、19B、20A和 20B中的Z-Z'平面對應(yīng)于圖18所示的第二示范性半導(dǎo)體結(jié)構(gòu)公共垂直截面圖的垂直截面 平面。 在圖18、19A和19B所示的第二示范性半導(dǎo)體結(jié)構(gòu)的第一構(gòu)造中，至少一個第一下 導(dǎo)電通路47是導(dǎo)電通路陣列。導(dǎo)電通路陣列中的每個導(dǎo)電通路都與其它導(dǎo)電通路分開，即 不與另一個導(dǎo)電通路鄰接。 在圖18、20A和20B所示的第二示范性半導(dǎo)體結(jié)構(gòu)的第二構(gòu)造中，至少一個第一下 導(dǎo)電通路47為單個導(dǎo)電通路，其具有彼此互連的多個導(dǎo)電通路部分。換言之，至少一個第 一下導(dǎo)電通路47包括多個導(dǎo)電通路部分，它們在淺溝道隔離結(jié)構(gòu)33的頂面和至少一個第 一摻雜半導(dǎo)體區(qū)域18的頂面之間橫向連接。在第二構(gòu)造中，至少一個第一下導(dǎo)電通路47是 整體構(gòu)造的單個接觸通路，即為一個連續(xù)件，并且橫向圍繞整個至少一個頂半導(dǎo)體部分32， 該至少一個頂半導(dǎo)體部分32中隨后形成至少一個場效應(yīng)晶體管。 參看圖21、22和23，至少一個場效應(yīng)晶體管通過已知的現(xiàn)有技術(shù)直接形成在至少 一個頂半導(dǎo)體部分32上。具體地，形成每個場效應(yīng)晶體管柵極電介質(zhì)40、柵極電極42和柵 極間隙壁44。再通過采用場效應(yīng)晶體管的柵極電極42和柵極間隙壁44作為自對準(zhǔn)注入 掩模注入摻雜劑，在至少一個頂半導(dǎo)體部分32中形成每個場效應(yīng)晶體管的源極區(qū)域(未示 出)和漏極區(qū)域(未示出)。 中段(M0L)電介質(zhì)層80以與第一實(shí)施例相同的方式形成在至少一個場效應(yīng)晶體 管、至少一個頂半導(dǎo)體部分32、淺溝道隔離結(jié)構(gòu)33和至少一個第一下導(dǎo)電通路47的頂面 上。至少一個第一上導(dǎo)電通路77和第三上導(dǎo)電通路88以與第一實(shí)施例相同的方式形成在M0L電介質(zhì)層80中。 圖21是圖22所示的第二示范性半導(dǎo)體結(jié)構(gòu)的第一構(gòu)造和圖23所示的第二示范 性半導(dǎo)體結(jié)構(gòu)的第二構(gòu)造的公共截面圖。圖22是第二示范性半導(dǎo)體結(jié)構(gòu)的第一構(gòu)造的修 改俯視圖，其中為了清楚起見省略了 M0L電介質(zhì)層80。圖23是第二示范性半導(dǎo)體結(jié)構(gòu)的 第二構(gòu)造的修改俯視圖，其中為了清楚起見省略了 MOL電介質(zhì)層80。圖22和23中的Z-Z' 平面對應(yīng)于圖21所示的第二示范性半導(dǎo)體結(jié)構(gòu)的公共垂直截面圖的垂直截面平面。
在圖21和22所示的第二示范性半導(dǎo)體結(jié)構(gòu)的第一構(gòu)造中，至少一個第一上導(dǎo)電 通路77是導(dǎo)電通路陣列。導(dǎo)電通路陣列中的每個導(dǎo)電通路都與其它導(dǎo)電通路分開，即不與 另一個導(dǎo)電通路鄰接。 在圖21和23所示的第二示范性半導(dǎo)體結(jié)構(gòu)的第二構(gòu)造中，至少一個第一上導(dǎo)電 通路77是單個導(dǎo)電通路，具有彼此互連的多個導(dǎo)電通路部分。換言之，至少一個第一上導(dǎo) 電通路77包括多個導(dǎo)電通路部分，橫向連接在MOL電介質(zhì)層80的頂面和淺溝道隔離結(jié)構(gòu) 33的頂面之間。在第二構(gòu)造中，至少一個第一上導(dǎo)電通路77是整體構(gòu)造的單個接觸通路， 并且橫向圍繞整個至少一個場效應(yīng)晶體管。在至少一個場效應(yīng)晶體管是多個場效應(yīng)晶體管 的情況下，所有的多個場效應(yīng)晶體管可以由單個接觸通路橫向包圍。 參看圖24和25，示出了在可包括射頻(RF)開關(guān)的至少一個場效應(yīng)晶體管中以射 頻信號操作期間的第二示范性半導(dǎo)體結(jié)構(gòu)。在操作之前，互連層級電介質(zhì)層90、至少一個 第一互連層級金屬線94和第三互連層級金屬線98直接形成在M0L電介質(zhì)層80的頂面上。 互連層級電介質(zhì)層90的組成和厚度可以與第一實(shí)施例中的相同。同樣，互連層級電介質(zhì)層 90和至少一個第一互連層級金屬線94的組成和厚度可以與第一實(shí)施例中的相同。第三上 導(dǎo)電通路88的每一個都垂直鄰接一個第三互連層級金屬線98。至少一個第一上導(dǎo)電通路 77的每一個都垂直鄰接至少一個第一互連層級金屬線94。 至少一個第一下導(dǎo)電通路47和至少一個第一上導(dǎo)電通路77共同構(gòu)成至少一個第 一導(dǎo)電通路79，其從M0L電介質(zhì)層80的頂面延伸到埋入絕緣體層20的底面。因此，至少一 個第一導(dǎo)電通路79包括至少一個第一下導(dǎo)電通路47和至少一個第一上導(dǎo)電通路77的垂 直鄰接堆疊。每個至少一個第一上導(dǎo)電通路77的底面在基本與頂半導(dǎo)體層30的頂面共面 的水平上垂直鄰接至少一個第一下導(dǎo)電通路47之一的頂面。在垂直鄰接至少一個第一下 導(dǎo)電通路47之一的至少一個第一下導(dǎo)電通路47的每個底面上出現(xiàn)物理上明顯的界面。至 少一個第一下導(dǎo)電通路47和至少一個第一上導(dǎo)電通路77可以包括相同的導(dǎo)電材料或不同 的導(dǎo)電材料。至少一個第一導(dǎo)電通路79直接接觸至少一個第一摻雜半導(dǎo)體區(qū)域18。
第二示范性半導(dǎo)體結(jié)構(gòu)包括至少一個場效應(yīng)晶體管，該至少一個場效應(yīng)晶體管與 第一實(shí)施例中的一樣，對頻率為約3Hz至約300GHz的信號可構(gòu)成射頻開關(guān)。特別地，至少 一個場效應(yīng)晶體管可構(gòu)成能在VHF、 UHF、 SHF和EHF上操作的射頻開關(guān)。
在這樣高的頻率上，因?yàn)殡娙蓠詈想S頻率線性增加，所以至少一個場效應(yīng)晶體管 和底半導(dǎo)體層io之間的電容耦合會變得很顯著。至少一個場效應(yīng)晶體管中的射頻信號在 底半導(dǎo)體層10的上部分中引發(fā)形成感應(yīng)電荷層11。在第二實(shí)施例中，感應(yīng)電荷層11直接 形成在埋入絕緣體層11之下，并且根據(jù)至少一個場效應(yīng)晶體管中的射頻信號的階段而包 含正電荷或負(fù)電荷。 參看圖24，當(dāng)射頻信號的階段使得多數(shù)電荷載流子被排斥離開底半導(dǎo)體層10的上部分時，則感應(yīng)電荷層ll包括耗盡區(qū)域。此外，很強(qiáng)的RF信號吸引少數(shù)電荷載流子直接位于埋入絕緣體層20的底面之下。在至少一個頂半導(dǎo)體部分32相對具有p型摻雜的底半導(dǎo)體層10為正電位時，或者在至少一個頂半導(dǎo)體部分32相對具有n型摻雜的底半導(dǎo)體層10為負(fù)電位時，這種情況會發(fā)生。盡管耗盡區(qū)域包括電荷，但是該耗盡區(qū)域中的電荷不移動，并且不對渦流或RF信號諧波的產(chǎn)生有貢獻(xiàn)。在現(xiàn)有技術(shù)中，少數(shù)電荷載流子的聚積，如果不阻止的話，則會提供反型區(qū)域，而其對RF信號的電磁場響應(yīng)，并且產(chǎn)生渦流和RF信號的諧波。根據(jù)本發(fā)明，少數(shù)電荷載流子一旦熱產(chǎn)生，就通過至少一個第一導(dǎo)電通路79和至少一個摻雜半導(dǎo)體區(qū)域18排放，從而防止少數(shù)電荷載流子的聚積和反型區(qū)域的形成，從而減少渦流、信號損耗和RF信號諧波的產(chǎn)生。 通常，感應(yīng)電荷層11的厚度在至少一個場效應(yīng)晶體管中的信號頻率及時變化。換
言之，感應(yīng)電荷層11中厚度變化的頻率是至少一個場效應(yīng)晶體管中信號的射頻。 如果底半導(dǎo)體層10具有p型摻雜，則施加到至少一個第一摻雜半導(dǎo)體區(qū)域18和
至少一個第一導(dǎo)電通路79的偏壓是恒定正電壓。在一種情況，恒定正電壓的大小約為等于
或大于RF信號的最大正振幅的大小，以保證快速排放少數(shù)電荷載流子，并且防止形成反型區(qū)域。 如果底半導(dǎo)體層10具有n型摻雜，則施加到至少一個第一摻雜半導(dǎo)體區(qū)域18和至少一個第一導(dǎo)電通路79的偏壓為恒定負(fù)電壓。在一種情況下，恒定負(fù)電壓的大小約為等于或大于RF信號的最大負(fù)振幅的大小，以保證快速排放少數(shù)電荷載流子，并且防止形成反型區(qū)域。 參看圖25，當(dāng)射頻信號的相使得多數(shù)電荷載流子被吸引到底半導(dǎo)體層10的上部分時，感應(yīng)電荷層11'包括聚積區(qū)域14。在至少一個頂半導(dǎo)體部分32相對具有p型摻雜的底半導(dǎo)體層10為負(fù)電位時，或者在至少一個頂半導(dǎo)體部分32相對具有n型摻雜的底半導(dǎo)體層10為正電位時，這種情況會發(fā)生。 可選擇地，底半導(dǎo)體層IO可以通過底半導(dǎo)體層IO本體電偏置到恒定電壓，以最小化聚積區(qū)域14的厚度，或者防止產(chǎn)生聚積區(qū)域，從而一直保持感應(yīng)電荷層11為耗盡區(qū)域(見圖24)。這里明確考慮了這樣的變化。 參看圖26，根據(jù)本發(fā)明第三實(shí)施例的第三示范性半導(dǎo)體結(jié)構(gòu)包括半導(dǎo)體基板8、形成在其上的至少一個場效應(yīng)晶體管和中段(M0L)電介質(zhì)層80。與第一實(shí)施例中的一樣，半導(dǎo)體基板8包括底半導(dǎo)體層10、埋入絕緣體層20和頂半導(dǎo)體層30。頂半導(dǎo)體層30包括至少一個頂半導(dǎo)體部分32和淺溝道隔離結(jié)構(gòu)33。 底半導(dǎo)體層10、埋入絕緣體層20和頂半導(dǎo)體層30的組成和厚度可以與第一實(shí)施例中的相同。底半導(dǎo)體層10的電阻率也可以與第一實(shí)施例中的相同。淺溝道隔離區(qū)域33可與第一實(shí)施例中一樣，具有相同的組成，并且可以由相同的方法形成。
至少一個場效應(yīng)晶體管通過現(xiàn)有技術(shù)的已知方法形成在至少一個頂半導(dǎo)體部分32上。具體地，形成每個場效應(yīng)晶體管的柵極電介質(zhì)40、柵極電極42和柵極間隙壁44。再通過采用場效應(yīng)晶體管的柵極電極42和柵極間隙壁44為自對準(zhǔn)注入掩模注入摻雜劑，在至少一個頂半導(dǎo)體部分32中形成每個場效應(yīng)晶體管的源極區(qū)域(未示出)和漏極區(qū)域(未示出)。中段(MOL)電介質(zhì)層80形成在至少一個場效應(yīng)晶體管、至少一個頂半導(dǎo)體部分32和淺溝道隔離結(jié)構(gòu)33上。MOL電介質(zhì)層80可以包括與第一實(shí)施例相同的材料，并且具有相同的厚度。 參看圖27，光致抗蝕劑67被施加到M0L電介質(zhì)層80的頂面，并且光刻圖案化以形成至少一個開口 0。在透明的俯視圖中，至少一個開口 O的每一個都位于至少一個頂半導(dǎo)體部分32區(qū)域以外，淺溝道隔離結(jié)構(gòu)33區(qū)域以內(nèi)。光致抗蝕劑67中至少一個開口 0的圖案通過各向異性蝕刻轉(zhuǎn)移到MOL電介質(zhì)層80中，該各向異性蝕刻可以是反應(yīng)離子蝕刻。光致抗蝕劑67用作各向異性蝕刻的蝕刻掩模。至少一個通路空腔59形成在光致抗蝕劑67中的至少一個開口 O之下。 各向異性蝕刻穿過淺溝道隔離結(jié)構(gòu)33的頂面、穿過埋入絕緣體層20的頂面繼續(xù)進(jìn)行，并且至少到達(dá)底半導(dǎo)體層10的頂面。優(yōu)選地，各向異性蝕刻對底半導(dǎo)體層10的半導(dǎo)
體材料是選擇性的。例如，如果底半導(dǎo)體層io包括硅，則可以采用對于硅選擇性的去除諸
如氧化硅的電介質(zhì)材料的各向異性蝕刻，以提供停止在底半導(dǎo)體層10的頂面上的選擇性蝕刻。 底半導(dǎo)體層10的頂面暴露在每個至少一個通路空腔59的底部。至少一個通路空腔59的每一個都穿過MOL電介質(zhì)層80、淺溝道隔離結(jié)構(gòu)33和埋入絕緣體層20而形成。換言之，至少一個第二通路空腔57的每一個都從MOL電介質(zhì)層80的頂面延伸穿過MOL電介質(zhì)層80、淺溝道隔離結(jié)構(gòu)33和埋入絕緣體層20，并且到達(dá)底半導(dǎo)體層10的頂面。隨后去除光致抗蝕劑67。 在第三示范性半導(dǎo)體結(jié)構(gòu)的第一構(gòu)造中，至少一個通路空腔59為通路空腔陣列。
該通路空腔陣列中的每個通路空腔都是離散的通路空腔，不鄰接另一個通路空腔。 在第三示范性半導(dǎo)體結(jié)構(gòu)的第二構(gòu)造中，至少一個通路空腔59是單個通路空腔，
具有彼此互連的多個通路空腔部分。換言之，至少一個通路空腔59包括多個通路空腔部
分，其橫向連接在MOL電介質(zhì)層80的頂面和底半導(dǎo)體層10的頂面之間。 參看圖28，通過將第一導(dǎo)電類型的摻雜劑注入底半導(dǎo)體層10的暴露部分，形成至
少一個第一摻雜半導(dǎo)體區(qū)域18。由于注入摻雜劑的橫向擴(kuò)散，至少一個摻雜半導(dǎo)體區(qū)域橫
向延伸到至少一個通路空腔59區(qū)域以外，并且垂直鄰接埋入絕緣體層20的底面?？梢圆?br> 用與第一實(shí)施例相同的離子注入方法。至少一個摻雜半導(dǎo)體區(qū)域的每一個都垂直鄰接至少
一個通路空腔59的底面和埋入絕緣體層20的底面。在底半導(dǎo)體層10包括單晶半導(dǎo)體材
料的情況下，至少一個第一摻雜半導(dǎo)體區(qū)域18也是單晶的。 至少一個第一摻雜半導(dǎo)體區(qū)域18的厚度可以為約10nm至約600nm，并且典型地為約50nm至約300nm，盡管在此也考慮到較小和較大的厚度。至少一個第一摻雜半導(dǎo)體區(qū)域18典型地被重?fù)诫s以降低電阻率。至少一個第一摻雜半導(dǎo)體區(qū)域18可以具有約1. 0 X 1019/cm3至約1. OX 1021/cm3的摻雜劑濃度，盡管在此也考慮到較小和較大的摻雜濃度。隨后，去除對于MOL電介質(zhì)層80、淺溝道隔離區(qū)域33的暴露側(cè)壁、埋入絕緣體層20的暴露側(cè)壁和至少一個第一摻雜半導(dǎo)體區(qū)域18選擇性地去除光致抗蝕劑67。 參看圖29、30A、30B、31A和31B，至少一個第一導(dǎo)電通路79形成在MOL電介質(zhì)層80中。圖29是圖30A和30B所示的第三示范性半導(dǎo)體結(jié)構(gòu)的第一構(gòu)造和圖31A和31B所示的第三示范性半導(dǎo)體結(jié)構(gòu)的第二構(gòu)造的公共垂直截面圖。圖30A是第三示范性半導(dǎo)體結(jié)構(gòu)的第一構(gòu)造的修改俯視圖，其中為了清楚起見省略了 MOL電介質(zhì)層80。圖30B是第三示范性半導(dǎo)體結(jié)構(gòu)的第一構(gòu)造沿著圖29中的X-X'平面的水平截面圖。圖31A是第三示范性半導(dǎo)體結(jié)構(gòu)的第二構(gòu)造的修改俯視圖，其中為了清楚起見省略了 M0L電介質(zhì)層80。圖31B是第三示范性半導(dǎo)體結(jié)構(gòu)的第二構(gòu)造沿著圖29中的X-X'平面的水平截面圖。圖30A、30B、31A和31B中的Z-Z'平面對應(yīng)于圖29所示的第三示范性半導(dǎo)體結(jié)構(gòu)的公共垂直截面圖的垂直截面平面。 具體地，導(dǎo)電材料沉積在至少一個通路空腔59中。導(dǎo)電材料可以是摻雜的半導(dǎo)體材料或金屬材料。例如，導(dǎo)電材料可以是摻雜的多晶硅、包含摻雜硅的半導(dǎo)體材料、摻雜化合物半導(dǎo)體材料、元素金屬、至少兩個元素金屬的合金、導(dǎo)電金屬的氮化物等。例如，通過化學(xué)機(jī)械拋光(CMP)、凹陷蝕刻或其結(jié)合，去除MOL電介質(zhì)層80的頂面上面的剩余導(dǎo)電材料。導(dǎo)電材料在至少一個通路空腔59中的保留部分構(gòu)成至少一個第一導(dǎo)電通路79。至少一個第一導(dǎo)電通路79的每一個都從MOL電介質(zhì)層80的頂面延伸到至少一個第一摻雜半導(dǎo)體區(qū)域18的頂面。 在圖30A和30B所示的第三示范性半導(dǎo)體結(jié)構(gòu)的第一構(gòu)造中，至少一個第一導(dǎo)電通路79是導(dǎo)電通路陣列。該導(dǎo)電通路陣列中的每個導(dǎo)電通路都與其它導(dǎo)電通路分開，即不鄰接另一個導(dǎo)電通路。 在圖31A和31B所示的第三示范性半導(dǎo)體結(jié)構(gòu)的第二構(gòu)造中，至少一個第一導(dǎo)電通路79是單個導(dǎo)電通路，具有彼此互連的多個導(dǎo)電通路。換言之，至少一個第一導(dǎo)電通路79包括多個導(dǎo)電通路部分，橫向連接在M0L電介質(zhì)層80的頂面和底半導(dǎo)體層10的頂面之間。在第二構(gòu)造中，至少一個第一導(dǎo)電通路79是整體構(gòu)造的單個接觸通路，即為一個連續(xù)件，并且橫向圍繞整個至少一個場效應(yīng)晶體管。在至少一個場效應(yīng)晶體管為多個場效應(yīng)晶體管的情況下，所有的多個場效應(yīng)晶體管可以由單個接觸通路包圍。 參看圖32、33和34，第三上導(dǎo)電通路88形成在M0L電介質(zhì)層80中。圖32是圖33所示的第三示范性半導(dǎo)體結(jié)構(gòu)的第一構(gòu)造和圖34所示的第三示范性半導(dǎo)體結(jié)構(gòu)的第二構(gòu)造的公共垂直截面圖。圖33是第三示范性半導(dǎo)體結(jié)構(gòu)的第一構(gòu)造的修改俯視圖，其中為了清楚起見省略了 M0L電介質(zhì)層80。圖34是第三示范性半導(dǎo)體結(jié)構(gòu)的第二構(gòu)造的修改俯視圖，其中為了清楚起見省略了 M0L電介質(zhì)層80。圖33和34中的Z-Z'平面對應(yīng)于圖32中的第三示范性半導(dǎo)體結(jié)構(gòu)的公共垂直截面圖的垂直截面平面。 第三上導(dǎo)電通路88接觸半導(dǎo)體器件，該半導(dǎo)體器件包括位于頂半導(dǎo)體層30之上和其中的至少一個場效應(yīng)晶體管。第三上導(dǎo)電通路88不延伸到頂半導(dǎo)體層30的底面之下。通過光刻法和各向異性蝕刻，接著填充諸如摻雜的半導(dǎo)體材料或金屬材料的導(dǎo)電材料并平坦化，形成第三上導(dǎo)電通路88。第三上導(dǎo)電通路88可以直接形成在至少一個場效應(yīng)晶體管的源極區(qū)域(未單獨(dú)示出)、漏極區(qū)域(未單獨(dú)示出)和柵極電極42上。源極區(qū)域和漏極區(qū)域位于至少一個頂半導(dǎo)體部分32中。 參看圖35，互連層級電介質(zhì)層90、至少一個第一互連層級金屬線94和第三互連層級金屬線98以與本發(fā)明實(shí)施例相同的方式形成。第三示范性半導(dǎo)體結(jié)構(gòu)以與上述第二示范性半導(dǎo)體結(jié)構(gòu)(例如，圖24和25的第二示范性半導(dǎo)體結(jié)構(gòu))相同的方式操作。
圖36示出了例如半導(dǎo)體IC邏輯設(shè)計、模擬、測試、布局和制造中采用的示范性設(shè)計流程900的框圖。設(shè)計流程900包括用于處理設(shè)計結(jié)構(gòu)或裝置的程序和機(jī)制，以生成邏輯上或其他功能上與以上描述的并顯示在圖2-18、19A、19B、20A、20B、21-29、30A、30B、31A、31B和32-35的設(shè)計結(jié)構(gòu)和/或裝置的等價表達(dá)。通過設(shè)計流程900處理和/或生成的設(shè)計結(jié)構(gòu)可以在機(jī)器可讀的傳輸或存儲介質(zhì)上編碼，以包括數(shù)據(jù)和/或指令，當(dāng)在數(shù)據(jù)處理系統(tǒng)上執(zhí)行或者處理該數(shù)據(jù)和/或指令時，生成硬件元件、電路、裝置或系統(tǒng)的邏輯、結(jié)構(gòu)、機(jī)械或功能上的等價表達(dá)。設(shè)計流程900可以根據(jù)設(shè)計的表達(dá)類型而變化。例如，構(gòu)建特定用途集成電路(ASIC)的設(shè)計流程可與設(shè)計標(biāo)準(zhǔn)元件的設(shè)計流程900不同，或者與具體化該設(shè)計成為可編程陣列的設(shè)計流程900不同，該可編程陣列例如為Altera Inc.或Xilinx⑧Inc.提供的可編程門陣列(PGA)或場可編程門陣列(FPGA)。 圖36示出了多個這樣的設(shè)計結(jié)構(gòu)，其包括優(yōu)選由設(shè)計過程910處理的輸入設(shè)計結(jié)構(gòu)920。設(shè)計結(jié)構(gòu)920可以是由設(shè)計過程910生成和處理的邏輯模擬設(shè)計結(jié)構(gòu)，以產(chǎn)生硬件裝置的邏輯等效功能表達(dá)。設(shè)計結(jié)構(gòu)920也可以或者選擇性包括數(shù)據(jù)和/或程序指令，當(dāng)被設(shè)計程序910處理時，產(chǎn)生硬件裝置的物理結(jié)構(gòu)的功能表達(dá)。無論表達(dá)功能和/或結(jié)構(gòu)設(shè)計特征，設(shè)計結(jié)構(gòu)920都可以采用諸如由核心開發(fā)商/設(shè)計者執(zhí)行的電子計算機(jī)輔助設(shè)計(ECAD)產(chǎn)生。在機(jī)器可讀的數(shù)據(jù)傳輸、門陣列或存儲介質(zhì)上編碼時，設(shè)計過程910內(nèi)的一個或多個硬件和/或軟件模塊可以存取和處理設(shè)計結(jié)構(gòu)920，以模擬或另外功能性表達(dá)諸如圖2-18、19A、19B、20A、20B、21-29、30A、30B、31A、31B和32-35所示的電子元件、電路、電子或邏輯模塊、設(shè)備、裝置或系統(tǒng)。這樣，設(shè)計結(jié)構(gòu)920可以包括文件或數(shù)據(jù)結(jié)構(gòu)，其包括人和/或機(jī)器可讀的源代碼、編譯結(jié)構(gòu)和可計算機(jī)執(zhí)行碼結(jié)構(gòu)，當(dāng)由設(shè)計或模擬數(shù)據(jù)處理系統(tǒng)處理時，功能模擬或表達(dá)電路或其它級別的硬件邏輯設(shè)計。這樣的數(shù)據(jù)結(jié)構(gòu)可以包括硬件描述語言(HDL)設(shè)計實(shí)體或者其它與諸如Verilog和VHDL的下級HDL設(shè)計語言和/或諸如C或C++的高級設(shè)計語言相符和/或兼容的數(shù)據(jù)結(jié)構(gòu)。 設(shè)計程序910優(yōu)選采用并包括硬件和/或軟件模塊，用于合成、轉(zhuǎn)換或處理與圖2-18、19A、19B、20A、20B、21-29、30A、30B、31A、31B和32-35所示的元件、電路、裝置或邏輯結(jié)構(gòu)功能性等效的設(shè)計/模擬，以產(chǎn)生可包含諸如設(shè)計結(jié)構(gòu)920的設(shè)計結(jié)構(gòu)的連線表(Netlist)980。連線表980可以包括例如，表達(dá)在集成電路設(shè)計中描述連接到其它元件和
電路的線路列表、分立元件、邏輯門、控制電路、i/o裝置、模塊等的編譯或處理的數(shù)據(jù)結(jié)構(gòu)。
連線表980可以采用迭代過程來合成，其中連線表980根據(jù)裝置的設(shè)計規(guī)范和參數(shù)再合成一次或多次。與這里描述的其它設(shè)計類型一樣，連線表980可以記錄在機(jī)器可讀的數(shù)據(jù)存儲介質(zhì)上，或編程為可編程門陣列。該介質(zhì)可以是諸如磁盤或光盤驅(qū)動、可編程門陣列、微型閃存(compact flash)或其它閃存的非易失存儲介質(zhì)。此外，或者作為選擇地，該介質(zhì)可以是系統(tǒng)或緩沖存儲器、緩沖空間或者電學(xué)或光學(xué)導(dǎo)通裝置和材料，其上可通過互聯(lián)網(wǎng)或者其它適合的網(wǎng)絡(luò)裝置傳輸和在中間存儲數(shù)據(jù)包。 設(shè)計程序910可以包括硬件和軟件模塊，用于處理包括連線表980的各種輸入數(shù)據(jù)結(jié)構(gòu)類型。這樣的數(shù)據(jù)結(jié)構(gòu)類型可以駐留于例如程序庫元件930中，并且對于給定的制造技術(shù)(例如，不同技術(shù)節(jié)點(diǎn)，32nm、45nm、90nm等)，包括一組常用的元件、電路和裝置，包括模型、布局和符號表達(dá)。數(shù)據(jù)結(jié)構(gòu)類型還可以包括設(shè)計規(guī)范940、特征數(shù)據(jù)950、驗(yàn)證數(shù)據(jù)960、設(shè)計原則970和測試數(shù)據(jù)文件985，該測試數(shù)據(jù)文件985可包括輸入測試方式、輸出測試結(jié)果和其它測試信息。設(shè)計程序910還可包括例如應(yīng)力分析、熱分析、機(jī)械事件模擬、用于諸如鑄造、模鑄和壓模成型等的操作程序模擬的標(biāo)準(zhǔn)的機(jī)械設(shè)計程序。機(jī)械設(shè)計領(lǐng)域的普通技術(shù)人員可認(rèn)識到設(shè)計程序910中采用的可能的機(jī)械設(shè)計工具和應(yīng)用程序的范圍，而不脫離本發(fā)明的范圍和精神。設(shè)計程序910也可以包括執(zhí)行標(biāo)準(zhǔn)電路設(shè)計處理的模塊，如
25定時分析、驗(yàn)證、設(shè)計準(zhǔn)則檢測、放置和布線操作等。 設(shè)計程序910采用并包括邏輯和物理設(shè)計工具，如HDL編譯程序和模擬建模工具，以與某些或所有描述的支持?jǐn)?shù)據(jù)結(jié)構(gòu)以及任何其它機(jī)械設(shè)計或數(shù)據(jù)(如果可用) 一起處理設(shè)計結(jié)構(gòu)920，以生成第二設(shè)計結(jié)構(gòu)990。設(shè)計結(jié)構(gòu)990駐留于存儲介質(zhì)或可編程門陣列上，其數(shù)據(jù)形式用于交換機(jī)械裝置和結(jié)構(gòu)的數(shù)據(jù)(例如，以IGES、 DXF、 Parasolid XT、 JT、DRG或存儲或表達(dá)這樣的機(jī)械設(shè)計結(jié)構(gòu)的任何其它合適的形式存儲的信息)。與設(shè)計結(jié)構(gòu)920相類似，設(shè)計結(jié)構(gòu)990優(yōu)選包括一個或多個文件、數(shù)據(jù)結(jié)構(gòu)或其它計算機(jī)編碼的數(shù)據(jù)或者指令，其駐留于傳輸或數(shù)據(jù)存儲介質(zhì)上，且其用ECAD系統(tǒng)處理時，產(chǎn)生圖2-18、19A、19B、20A、20B、21-29、30A、30B、31A、31B和32-35所示的一個或多個本發(fā)明實(shí)施例的邏輯或功能的等效形式。在一個實(shí)施例中，設(shè)計結(jié)構(gòu)990可以包括編譯的、可執(zhí)行的HDL模擬模型，其功能性地模擬圖2-18、19A、19B、20A、20B、21-29、30A、30B、31A、31B和32-35所示的裝置。
設(shè)計結(jié)構(gòu)990也可以采用用于交換集成電路的布局?jǐn)?shù)據(jù)交換的數(shù)據(jù)格式和/或符號數(shù)據(jù)格式(例如，存儲在GDSII (GDS2) 、GL1、0ASIS、映像文件或者用于存儲這樣設(shè)計數(shù)據(jù)結(jié)構(gòu)的任何其它合適格式的信息)。設(shè)計結(jié)構(gòu)990可以包括這樣的信息，諸如符號數(shù)據(jù)、映像文件、測試數(shù)據(jù)文件、設(shè)計內(nèi)容文件、制造數(shù)據(jù)、布局參數(shù)、配線、金屬層級、通路、形狀、經(jīng)由生產(chǎn)線的布線的數(shù)據(jù)，和制造者或其它設(shè)計者/開發(fā)者所需的任何其它數(shù)據(jù)，以生產(chǎn)上面所述并在圖2-18、19A、19B、20A、20B、21-29、30A、30B、31A、31B和32-35中顯示的裝置或結(jié)構(gòu)。然后，設(shè)計結(jié)構(gòu)990進(jìn)行到階段995，例如，設(shè)計結(jié)構(gòu)990 :執(zhí)行到下線(tape-out)，投放到制造、投放到掩模廠、投放到另一個設(shè)計廠，返給客戶等。 盡管本發(fā)明就具體的實(shí)施例進(jìn)行了描述，但是由前面的描述顯而易見的是眾多替換、修改和變化對本領(lǐng)域的技術(shù)人員是明顯的。因此，本發(fā)明旨在包括所有落入本發(fā)明以及所附的權(quán)利要求的范圍和精神之中的替換、修改和變化。
權(quán)利要求
一種形成半導(dǎo)體結(jié)構(gòu)的方法，包括在絕緣體上半導(dǎo)體基板的頂半導(dǎo)體層上形成至少一個場效應(yīng)晶體管，該絕緣體上半導(dǎo)體基板包括具有第一導(dǎo)電類型摻雜的底半導(dǎo)體層；在所述頂半導(dǎo)體層中形成淺溝道隔離結(jié)構(gòu)，其中所述淺溝道隔離結(jié)構(gòu)橫向鄰接和圍繞所述至少一個場效應(yīng)晶體管；在底半導(dǎo)體層中形成摻雜半導(dǎo)體區(qū)域，其中所述摻雜半導(dǎo)體區(qū)域鄰接所述埋入絕緣體層，并且具有第二導(dǎo)電類型摻雜，其中所述第二導(dǎo)電類型與所述第一導(dǎo)電類型相反，并且其中所述摻雜半導(dǎo)體區(qū)域的至少一部分位于所述至少一個場效應(yīng)晶體管一部分之下；在所述至少一個場效應(yīng)晶體管和所述淺溝道隔離結(jié)構(gòu)上形成中段電介質(zhì)層；并且形成至少一個導(dǎo)電通路，其從所述中段電介質(zhì)層的頂面延伸通過所述中段電介質(zhì)層、所述淺溝道隔離結(jié)構(gòu)、埋入絕緣體層而達(dá)到所述摻雜半導(dǎo)體區(qū)域。
2. 如權(quán)利要求1所述的方法，還包括形成至少一個通路空腔，其從所述中段電介質(zhì)層的所述頂面延伸到所述底半導(dǎo)體層的 所述頂面；并且用導(dǎo)電材料填充所述至少一個通路空腔，其中所述至少一個導(dǎo)電通路由填充所述至少 一個通路空腔的所述導(dǎo)電材料形成。
3. 如權(quán)利要求1所述的方法，其中所述至少一個導(dǎo)電通路的每一個都是整體構(gòu)造的， 并且從所述中段電介質(zhì)層的所述頂面延伸到所述第一摻雜半導(dǎo)體區(qū)域的頂面和所述第二 摻雜半導(dǎo)體區(qū)域的頂面之一。
4. 如權(quán)利要求1所述的方法，還包括形成至少一個通路空腔，其從所述淺溝道隔離結(jié)構(gòu)的頂面延伸到所述底半導(dǎo)體層的所 述頂面；并且用導(dǎo)電材料填充所述至少一個通路空腔，其中至少一個下導(dǎo)電通路由填充所述至少一 個通路空腔的所述導(dǎo)電材料形成。
5. 如權(quán)利要求1所述的方法，其中所述至少一個導(dǎo)電通路的每一個都包括下接觸通路 和上接觸通路的垂直鄰接堆疊，其中所述上導(dǎo)電通路的頂面延伸到所述中段電介質(zhì)層的所 述頂面，并且所述下導(dǎo)電通路的底面延伸到所述底半導(dǎo)體層的所述頂面。
6. 如權(quán)利要求1所述的方法，其中所述至少一個導(dǎo)電通路包括整體構(gòu)造的接觸通路， 并且橫向圍繞整個所述至少一個場效應(yīng)晶體管。
7. —種形成半導(dǎo)體結(jié)構(gòu)的方法，包括在絕緣體上半導(dǎo)體基板的頂半導(dǎo)體層上形成至少一個場效應(yīng)晶體管，該絕緣體上半導(dǎo) 體基板包括具有第一導(dǎo)電類型摻雜的底半導(dǎo)體層；在所述頂半導(dǎo)體層中形成淺溝道隔離結(jié)構(gòu)，其中所述淺溝道隔離結(jié)構(gòu)橫向鄰接和圍繞 所述至少一個場效應(yīng)晶體管；在所述底半導(dǎo)體層中形成第一摻雜半導(dǎo)體區(qū)域，其中所述第一摻雜半導(dǎo)體區(qū)域鄰接所 述埋入絕緣體層，并且具有第二導(dǎo)電類型摻雜，其中所述第二導(dǎo)電類型與所述第一導(dǎo)電類 型相反；在所述底半導(dǎo)體層中形成第二摻雜半導(dǎo)體區(qū)域，其中所述第二摻雜半導(dǎo)體區(qū)域鄰接所 述埋入絕緣體層，并且具有所述第一導(dǎo)電類型摻雜；在所述至少一個場效應(yīng)晶體管和所述淺溝道隔離結(jié)構(gòu)上形成中段電介質(zhì)層； 形成至少一個第一導(dǎo)電通路，其從所述中段電介質(zhì)層的頂面延伸通過所述中段電介質(zhì)層、所述淺溝道隔離結(jié)構(gòu)、所述埋入絕緣體層而到達(dá)所述摻雜半導(dǎo)體區(qū)域；并且形成至少一個第二導(dǎo)電通路，從所述中段電介質(zhì)層的所述頂面延伸通過所述中段電介質(zhì)層、所述淺溝道隔離結(jié)構(gòu)、所述埋入絕緣體層而到達(dá)所述摻雜半導(dǎo)體區(qū)域。
8. 如權(quán)利要求7所述的方法，還包括形成至少兩個通路空腔，其從所述中段電介質(zhì)層的所述頂面延伸到所述底半導(dǎo)體層的 所述頂面；并且用導(dǎo)電材料填充所述至少兩個通路空腔，其中所述至少一個第一導(dǎo)電通路和所述至少 一個第二導(dǎo)電通路由填充所述至少兩個通路空腔的所述導(dǎo)電材料形成。
9. 如權(quán)利要求7所述的方法，其中所述至少一個第一導(dǎo)電通路和所述至少一個第二導(dǎo) 電通路的每一個都是整體構(gòu)造的，并且從所述中段電介質(zhì)層的所述頂面延伸到所述底半導(dǎo) 體層的所述頂面。
10. 如權(quán)利要求7所述的方法，還包括形成至少兩個通路空腔，其從所述淺溝道隔離結(jié)構(gòu)的頂面延伸到所述底半導(dǎo)體層的所 述頂面；并且用導(dǎo)電材料填充所述至少兩個通路空腔，其中至少兩個下導(dǎo)電通路由填充所述至少兩 個通路空腔的所述導(dǎo)電材料形成，其中所述至少兩個下導(dǎo)電通路之一構(gòu)成所述至少一個第 一導(dǎo)電通路之一的一部分，并且所述至少兩個下導(dǎo)電通路的另一個構(gòu)成所述至少兩個導(dǎo)電 通路之一的一部分。
11. 如權(quán)利要求7所述的方法，其中所述至少一個第一導(dǎo)電通路和所述至少一個第二 導(dǎo)電通路的每一個都包括下接觸通路和上接觸通路的垂直鄰接堆疊，其中所述上導(dǎo)電通路 的頂面延伸到所述中段電介質(zhì)層的所述頂面，并且所述下導(dǎo)電通路的底面延伸到所述第一 摻雜半導(dǎo)體區(qū)域的頂面和所述第二摻雜半導(dǎo)體區(qū)域的頂面之一。
12. —種操作半導(dǎo)體器件的方法，包括 提供半導(dǎo)體器件，其包括絕緣體上半導(dǎo)體基板，包括頂半導(dǎo)體層、埋入絕緣體層和具有第一導(dǎo)電類型摻雜的底 半導(dǎo)體層；至少一個場效應(yīng)晶體管，位于所述頂半導(dǎo)體層上； 淺溝道隔離結(jié)構(gòu)，橫向鄰接所述至少一個場效應(yīng)晶體管；摻雜半導(dǎo)體區(qū)域，嵌入所述底半導(dǎo)體層中，鄰接所述埋入絕緣體層，并且具有第二導(dǎo)電 類型摻雜，其中所述第二導(dǎo)電類型與所述第一導(dǎo)電類型相反；以及至少一個導(dǎo)電通路，從中段電介質(zhì)層的頂面延伸通過所述中段電介質(zhì)層、所述淺溝道 隔離結(jié)構(gòu)、埋入絕緣體層而到達(dá)所述摻雜半導(dǎo)體區(qū)域的頂面；施加射頻信號到所述至少一個場效應(yīng)晶體管，其中感應(yīng)電荷層直接形成在所述埋入絕 緣體層的下面；以及電偏置所述摻雜半導(dǎo)體區(qū)域和所述至少一個導(dǎo)電通路，其中所述摻雜半導(dǎo)體區(qū)域鄰接 所述感應(yīng)電荷層內(nèi)的耗盡區(qū)，并且在所述射頻信號的整個周期排放所述底半導(dǎo)體層的少數(shù) 電荷載流子。
13. 如權(quán)利要求12所述的方法，其中所述至少一個場效應(yīng)晶體管構(gòu)成頻率為約3Hz至 約300GHz的信號的射頻開關(guān)。
14. 如權(quán)利要求12所述的方法，其中所述底半導(dǎo)體層具有p型摻雜，所述摻雜半導(dǎo)體區(qū) 域具有n型摻雜，并且其中施加給所述摻雜半導(dǎo)體區(qū)域和所述至少一個導(dǎo)電通路的偏壓是 恒定正電壓，其中所述恒定正電壓的大小約等于或大于所述RF信號的最大正振幅的大小。
15. 如權(quán)利要求12所述的方法，其中所述底半導(dǎo)體層具有n型摻雜，所述摻雜半導(dǎo)體區(qū) 域具有P型摻雜，并且其中施加到所述摻雜半導(dǎo)體區(qū)域和所述至少一個導(dǎo)電通路的偏壓是 恒定負(fù)電壓，其中所述恒定負(fù)電壓的大小約等于或大于所述RF信號的最大負(fù)振幅的大小。
16. —種半導(dǎo)體結(jié)構(gòu)，包括絕緣體上半導(dǎo)體基板，包括頂半導(dǎo)體層、埋入絕緣體層和具有第一導(dǎo)電類型的底半導(dǎo) 體層；至少一個場效應(yīng)晶體管，位于所述頂半導(dǎo)體層上； 淺溝道隔離結(jié)構(gòu)，橫向鄰接所述至少一個場效應(yīng)晶體管；摻雜半導(dǎo)體區(qū)域，嵌入所述底半導(dǎo)體層中，鄰接所述埋入絕緣體層，并且具有第二導(dǎo)電 類型摻雜，其中所述第二導(dǎo)電類型與所述第一導(dǎo)電類型相反，其中所述摻雜半導(dǎo)體區(qū)域的 一部分位于所述至少一個場效應(yīng)晶體管的一部分之下；以及至少一個導(dǎo)電通路，從中段電介質(zhì)層的頂面延伸通過所述中段電介質(zhì)層、所述淺溝道 隔離結(jié)構(gòu)、埋入絕緣體層而到達(dá)所述摻雜半導(dǎo)體區(qū)域的頂面。
17. 如權(quán)利要求16所述的半導(dǎo)體結(jié)構(gòu)，其中所述摻雜半導(dǎo)體被電偏置一個電壓，其大小大于所述至少一個場效應(yīng)晶體管中的信號在所述底半導(dǎo)體層中感生的最大表面電勢。
18. 如權(quán)利要求16所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少一個導(dǎo)電通路的每一個都是整體 構(gòu)造的，并且從所述中段電介質(zhì)層的所述頂面延伸到所述摻雜半導(dǎo)體區(qū)域的所述頂面。
19. 如權(quán)利要求16所述的半導(dǎo)體結(jié)構(gòu)，還包括由施加到所述至少一個場效應(yīng)晶體管的 射頻信號所感生的感應(yīng)電荷層，其鄰接所述第二摻雜區(qū)域，位于所述底半導(dǎo)體層的上部分 中，并且包括所述底半導(dǎo)體層的少數(shù)電荷載流子的電荷。
20. 如權(quán)利要求19所述的半導(dǎo)體結(jié)構(gòu)，其中整個所述感應(yīng)電荷層在所述頻率的整個周期內(nèi)自始至終處于耗盡模式，而不被驅(qū)動為聚積模式或者反型模式。
21. —種半導(dǎo)體結(jié)構(gòu)，包括絕緣體上半導(dǎo)體基板，包括頂半導(dǎo)體層、埋入絕緣體層和具有第一導(dǎo)電類型摻雜的底 半導(dǎo)體層；至少一個場效應(yīng)晶體管，位于所述頂半導(dǎo)體層上； 淺溝道隔離結(jié)構(gòu)，橫向鄰接所述至少一個場效應(yīng)晶體管；第一摻雜半導(dǎo)體區(qū)域，嵌入所述底半導(dǎo)體層中，鄰接所述埋入絕緣體層，并且具有第二 導(dǎo)電類型摻雜，其中所述第二導(dǎo)電類型與所述第一導(dǎo)電類型相反；第二摻雜半導(dǎo)體區(qū)域，嵌入所述底半導(dǎo)體層中，鄰接所述埋入絕緣體層，并且具有所述 第一導(dǎo)電類型摻雜，而不鄰接所述第一摻雜半導(dǎo)體區(qū)域；至少一個第一導(dǎo)電通路，從中段電介質(zhì)層的頂面延伸通過所述中段電介質(zhì)層、所述淺 溝道隔離結(jié)構(gòu)、所述埋入絕緣體層而到達(dá)所述第一摻雜半導(dǎo)體區(qū)域的頂面；以及至少一個第二導(dǎo)電通路，從所述中段電介質(zhì)層的頂面延伸通過所述中段電介質(zhì)層、所述淺溝道隔離結(jié)構(gòu)、所述埋入絕緣體層而到達(dá)所述第二摻雜半導(dǎo)體區(qū)域的頂面。
22. 如權(quán)利要求21所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一摻雜半導(dǎo)體區(qū)域位于所述至少一 個場效應(yīng)晶體管一部分之下。
23. 如權(quán)利要求21所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少一個第一導(dǎo)電通路和所述至少一 個第二導(dǎo)電通路的每一個都包括下接觸通路和上接觸通路的垂直鄰接堆疊，其中所述上導(dǎo) 電通路的頂面延伸到所述中段電介質(zhì)層的所述頂面，并且所述下導(dǎo)電通路的底面延伸到所 述摻雜半導(dǎo)體區(qū)域的所述頂面。
24. 如權(quán)利要求21所述的半導(dǎo)體結(jié)構(gòu)，其中所述至少一個第一導(dǎo)電通路包括整體構(gòu)造 的接觸通路，并且橫向圍繞整個所述至少一個場效應(yīng)晶體管。
25. 如權(quán)利要求21所述的半導(dǎo)體結(jié)構(gòu)，還包括由施加到所述至少一個場效應(yīng)晶體管的 射頻信號感生的感應(yīng)電荷層，其位于所述底半導(dǎo)體層的上部分中，并且包括鄰接所述第二 摻雜區(qū)域的耗盡區(qū)。
全文摘要
與底半導(dǎo)體層具有相反導(dǎo)電類型的摻雜接觸區(qū)域設(shè)置在底半導(dǎo)體層中的埋入絕緣體層下。至少一個導(dǎo)電通路結(jié)構(gòu)從互連層級金屬線延伸通過中段(MOL)電介質(zhì)層、頂半導(dǎo)體層中的淺溝道隔離結(jié)構(gòu)和埋入絕緣體層，并且到達(dá)該摻雜接觸區(qū)域。該摻雜接觸區(qū)域被偏置電壓，該電壓為RF開關(guān)的峰值電壓或與其接近，以去除感生電荷層內(nèi)的少數(shù)電荷載流子。少數(shù)電荷載流子通過該摻雜接觸區(qū)域和至少一個導(dǎo)電通路結(jié)構(gòu)排放。快速排放感生電荷層中的可移動電荷減少了RF開關(guān)中的諧波產(chǎn)生和信號衰減。還提供半導(dǎo)體結(jié)構(gòu)的設(shè)計結(jié)構(gòu)。
文檔編號H01L23/52GK101764092SQ20091022177
公開日2010年6月30日 申請日期2009年11月16日 優(yōu)先權(quán)日2008年12月23日
發(fā)明者愛德華·J·諾瓦克, 石云, 詹姆斯·A·斯林克曼, 阿蘭·B·伯圖拉, 阿爾文·J·約瑟夫 申請人:國際商業(yè)機(jī)器公司