專利名稱：在芯片封裝中的保護(hù)薄膜涂層的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施方式為微電子裝配領(lǐng)域，尤其涉及安裝到封裝基板上的在微電子芯
片上形成的材料。
背景技術(shù)：
微電子封裝可以使用封裝基板將來自電源的電能以及來自封裝外部的信號傳遞 給微電子芯片(chip)或微電子晶片(die)?？梢允褂媚Ｋ芫仃囮嚵蟹庋b(molded matrix array package) (MAP)方法將封裝基板連接到微電子晶片上。 在封裝可靠性測試過程中，對于這種模塑封裝而言，存在與水分相關(guān)的可靠性問 題。在高溫和高濕的條件下，水分可以被吸收進(jìn)入塑料模塑料和通常用于模塑封裝(molded package)的晶片附著粘合材料中。其結(jié)果是，在偏壓HAST(高度加速溫濕度試驗(yàn))中，模塑 封裝不能滿足要求。在封裝級中發(fā)生這樣的故障，代價(jià)是非常高昂的。
由于行業(yè)向疊層晶片尺寸封裝(stacked-die chip-scale packages) (SCSP)的方 向發(fā)展而加劇了該問題，所述疊層晶片尺寸封裝在消耗與常規(guī)的單晶片封裝幾乎相同的封 裝(footprint)的同時(shí)提供更高的性能。由于SCSP組合了兩個(gè)或多個(gè)集成電路(IC)，基于 水分的封裝可靠性故障的幾率和成本比單晶片封裝更高。隨著集成進(jìn)入SCSP的晶片數(shù)量 的增加，降低基于水分的封裝可靠性的故障的方法變得更為重要。

發(fā)明內(nèi)容
本發(fā)明提供了一種封裝微電子晶片的方法，該方法包括
將所述晶片的第一表面附著到封裝基板的第一表面上； 在所述晶片的第二表面上和所述封裝基板的所述第一表面上形成基本共形的絕 緣薄膜；以及 在所述基本共形的絕緣薄膜涂層上施覆模塑料。 本發(fā)明還提供了一種封裝存儲芯片的方法，該方法包括 使用第一晶片附著材料將第一存儲芯片附著到封裝基板的第一表面； 將第一引線從所述第一存儲芯片上的第一焊盤鍵合到所述封裝基板的所述第一
表面上的第二焊盤； 使用第二晶片附著材料將第二存儲芯片附著到所述第一存儲芯片； 將第二引線從所述第二存儲芯片上的第三焊盤鍵合到所述封裝基板的所述第一
表面上的第四焊盤； 在所述第一存儲芯片和所述第二存儲芯片的疊層上，鄰近所述第一晶片附著材料 和第二晶片附著材料，在所述第二焊盤和第四焊盤上形成基本共形的絕緣薄膜涂層，并包 封所述第一鍵合引線和所述第二鍵合引線； 將模塑料施覆到所述基本共形的絕緣薄膜上，以包圍包封所述第一鍵合引線和所 述第二鍵合弓I線的所述基本共形的絕緣薄膜。
本發(fā)明還提供了一種微電子封裝體，該微電子封裝體包括
封裝基板，該封裝基板附著到微電子晶片的第一表面； 基本共形的絕緣薄膜涂層，該涂層在所述晶片的第二表面上和鄰近所述微電子晶 片的所述封裝基板的區(qū)域上；以及 模塑料，該模塑料在所述基本共形的絕緣薄膜上。


參考附圖，以實(shí)施例且不受實(shí)施例的限制的方式來說明本發(fā)明的實(shí)施方式。
圖1說明了根據(jù)本發(fā)明的一種實(shí)施方式，在晶片封裝中形成薄膜方法的流程圖；
圖2A說明了根據(jù)本發(fā)明的一種實(shí)施方式，表示封裝過程中的具體操作的橫截面 視圖，其中，微電子晶片被附著到封裝基板和鍵合的線上； 圖2B說明了根據(jù)本發(fā)明的一種實(shí)施方式，表示封裝過程中的具體操作的橫截面 視圖，其中，微電子晶片被堆疊到另一個(gè)微電子晶片和鍵合的線上； 圖2C說明了根據(jù)本發(fā)明的一種實(shí)施方式，在封裝過程中表示具體操作的橫截面 視圖，其中，微電子晶片被附著到具有焊料球的封裝基板上； 圖3A說明了根據(jù)本發(fā)明的一種實(shí)施方式，表示封裝過程中的具體操作的橫截面 視圖，其中，在附著于封裝基板的微電子晶片(如圖2A所示)上形成共形(conformal)薄 膜； 圖3B說明了根據(jù)本發(fā)明的一種實(shí)施方式，表示封裝過程中的具體操作的橫截面
視圖，其中，在附著于封裝基板的微電子晶片(如圖2B所示)上形成共形薄膜； 圖3C說明了根據(jù)本發(fā)明的一種實(shí)施方式，表示封裝過程中的具體操作的橫截面
視圖，其中，在附著于封裝基板的微電子晶片(如圖2C所示)上形成共形薄膜； 圖4說明了根據(jù)本發(fā)明的一種實(shí)施方式，表示封裝過程中的具體操作的橫截面視
圖，其中，在形成于微電子晶片上的共形薄膜(如圖3A所示)上形成模塑料；以及 圖5說明了根據(jù)本發(fā)明的一種實(shí)施方式，表示封裝過程中的具體操作的橫截面視
圖，其中，模塑矩陣陣列封裝被切割(singulate)。
具體實(shí)施例方式
此處參考附圖來描述減少滲透進(jìn)入活性金屬化焊盤區(qū)域(activemetallization pad area)的水分的方法的實(shí)施方式。沒有一個(gè)或多個(gè)描述的具體細(xì)節(jié)或與其它已知的方 法、材料和設(shè)備組合都可以實(shí)施具體的實(shí)施方式。在下列描述中，描述了眾多具體細(xì)節(jié)(例 如具體材料、尺寸和操作參數(shù)等)以提供對本發(fā)明的全面理解。在其它例子中，在具體細(xì) 節(jié)中沒有描述公知的微電子設(shè)計(jì)和封裝技術(shù)，以避免不必要地使本發(fā)明變得不清晰。本說 明書通篇提及的"實(shí)施方式"指與該實(shí)施方式一起描述的具體特征、結(jié)構(gòu)、材料或性能包含 于本發(fā)明的至少一種實(shí)施方式中。因此，在整個(gè)說明書中的各個(gè)位置出現(xiàn)的短語"在一種實(shí) 施方式中"并不必然是指本發(fā)明的同一個(gè)實(shí)施方式。此外，可以以任何合適的方式將所述具 體的特征、結(jié)構(gòu)、材料或性能結(jié)合于一個(gè)或多個(gè)實(shí)施方式中。 本文使用的術(shù)語"在……之上"、"在……之下"、"在……之間"和"上面"是指一個(gè) 結(jié)構(gòu)或?qū)酉鄬τ谄渌Y(jié)構(gòu)或?qū)拥南鄬ξ恢?。同樣，例如，沉積或設(shè)置在另一個(gè)層之上或之下的一個(gè)層可以直接與所述另一個(gè)層接觸或可以具有一個(gè)或多個(gè)中間層。另外，沉積或設(shè)置 在各層之間的一層可以直接與各層接觸或者可以具有一個(gè)或多個(gè)中間層。而且，沉積或設(shè) 置在層之間的一個(gè)層可以直接與所述層接觸或者可以具有一個(gè)或多個(gè)中間層。相反，位于 第二層或第二結(jié)構(gòu)的"上面"的第一層或第一結(jié)構(gòu)與所述第二層或第二結(jié)構(gòu)接觸。另外，假 定相對于起始的基板進(jìn)行沉積、修飾和除去膜的操作時(shí)，則提供一個(gè)結(jié)構(gòu)相對于另一個(gè)結(jié) 構(gòu)的相對位置，而無需考慮該基板的絕對方位。 圖1說明了表示根據(jù)本發(fā)明的實(shí)施方式在引線鍵合模塑矩陣陣列封裝(wire bonding molded matrix array package) (WB-薩P)方法100中使用的具體操作順序的流 程圖。 一般來說，WB-MMAP方法100示例了形成于微電子晶片上的共形薄膜涂層的用途， 所述微電子晶片例如集成電路(IC)記憶器件、專用IC(ASIC)、微電子機(jī)械系統(tǒng)(MEMS)等。 在WB-MMAP方法100的環(huán)境中描述的技術(shù)也可適用于其它利用相似材料的封裝方法，以獲 得相似的作用，例如倒裝芯片(flip-chip)(如可控塌陷芯片連接(controlledcoll即se chip connection)或"C4，，)。 WB-MMAP方法100開始于晶片附著操作101。在晶片附著操作101的過程中，將通 常用背面打磨(back side grind) (BSG)和拋光方法來薄型化的微電子晶片附著到封裝基 板上。圖2A說明了表示在示例的封裝方法中的具體操作的橫截面視圖，其中，將微電子晶 片202附著到封裝基板212上。所述微電子晶片202可以是ASIC、微處理器等。然而，在特 定的實(shí)施方式中，所述微電子晶片202是包括存儲器陣列(memory array)的存儲器件，所 述存儲器陣歹廿例如閃存存儲陣歹廿(flash memory array)、相變存儲(phasechange memory) (PCM)陣列、MRAM(磁阻式隨機(jī)存儲)陣列或FRAM(鐵電存儲)陣列。 所述封裝基板212提供了一個(gè)更大區(qū)域以發(fā)送來自所述微電子晶片202的信號， 也為薄型化的晶片提供了物理保護(hù)和支持。所述封裝基板212可以包含出于此目的而在本 領(lǐng)域中使用的任何材料，而且在一種實(shí)施方式中所述封裝基板212是由復(fù)合材料構(gòu)成的。 在一種實(shí)施方式中，所述封裝基板212是具有至少接地層(ground plane)和電源層(power plane)的多層基板。所述封裝基板212還可以包括多個(gè)過孔(未示出)，以促進(jìn)該封裝基 板內(nèi)的垂直電信號的傳送。例如，基板過孔可以從位于所述基板的頂部表面208上的金屬 化的基板焊盤(metallized substrate bond pad) 218延伸至位于所述基板的底部表面224 上的基板限制焊球金屬化(substrate ball limiting metallurgy) (BLM)墊226。所述金 屬化的基板焊盤218和BLM點(diǎn)226可以為出于此目的而在領(lǐng)域內(nèi)常用的任何金屬(例如 銅、鈦、鋁等)。 在晶片附著操作101過程中，用晶片附著材料206將所述晶片的背面204粘接到 所述基板的頂部表面208。所述晶片附著材料206可以為施用于所述晶片的背面204的漿 料、晶片附著膜(die-attach film, DAF)或切割晶片附著膜(dicing die-attach film, DDF)。在某些實(shí)施方式中(晶片附著漿料或DDF)，所述晶片附著材料206是包含環(huán)氧樹脂 和玻璃或聚合物有機(jī)球的復(fù)合材料，從而以需要的厚度提供良好的鍵合引線(bond line) 厚度控制。取決于晶片附著方法，所述晶片附著操作101還可以包括固化(例如對于漿料 附著而言)。此外，所述晶片附著操作101可以包括使用氧化或還原化學(xué)的后晶片附著等離 子體清潔(post-die attach plasma clean)，以從所述微電子晶片202和封裝基板212的 非鍵合表面上除去有機(jī)殘留物。這種清潔有利地制備了用于引線鍵合(wire bonding)的金屬化的焊盤，如所述金屬化的基板焊盤218。 圖2C示出了一種供替換的實(shí)施方式，其中以倒裝芯片配制的方式將所述微電子 晶片202附著到所述封裝基板212上。在這種實(shí)施方式中，在類似于所述晶片附著操作IOI 的晶片附著操作中，將所述晶片的正面214附著到具有焊點(diǎn)(solder joint) 256的所述基 板的頂部表面208上，所述焊點(diǎn)位于所述金屬化晶片焊盤216和所述金屬化基板焊盤218 之間。然后將底部填充材料207施用于所述焊點(diǎn)256之間，以填充空隙?？梢詫⑷魏紊藤?得到的焊料(例如錫/鉛合金)用于所述焊點(diǎn)256。同樣地，可以利用任何商購得到的底 部填充材料207，例如包含環(huán)氧樹脂的底部填充材料。 回到圖l，在所述晶片附著操作101之后，所述WB-MMAP方法100進(jìn)行至引線鍵合 操作110。在此操作過程中，如圖2A所進(jìn)一步示出的，將一根或多根鍵合引線222附著到所 述微電子晶片202與所述封裝基板212之間，以使金屬化的基板焊盤218與所述晶片的正 面214上的金屬化的晶片焊盤216電流通。所述金屬化的晶片焊盤216可以為通常用于本 領(lǐng)域中的任何金屬，例如前面描述的用于所述金屬化基板焊盤218的任何一種金屬。如所 所示出的，將所述鍵合引線222附著在金屬化的焊盤216和218上。在一種特定的實(shí)施方 式中，所述鍵合引線222的間距小于60微米并采用直徑小于25微米的引線。所述鍵合引 線222可以為任何常規(guī)的線材，例如銅或鋁。然而，在一種特別有利的實(shí)施方式中，所述鍵 合引線222的主要成分為金。 如圖1所進(jìn)一步示出的，在所述引線鍵合操作110之后，如果將另外的晶片集成到 與所述微電子晶片202相同的封裝中(例如對于SCSP而言)，那么所述WB-MMAP方法100 返回所述晶片附著操作101。接著用中間的一層晶片附著材料236將另一個(gè)晶片(例如 如圖2B中所示的疊置的微電子晶片242)附著所述微電子晶片202上?？梢允褂帽绢I(lǐng)域 中公知的任何堆疊方法。在示出的示例性實(shí)施方式中，形成了角錐狀的堆疊。其它實(shí)施方 式包括在第一微電子晶片202上設(shè)置一個(gè)或多個(gè)微電子晶片，以形成瓦片式堆疊(shingle stack)、正交堆疊(orthogonal stack)、或其它公知的晶片堆疊結(jié)構(gòu)。前述用于所述晶片附 著操作101的任何晶片附著材料和方法進(jìn)行輕微改動即可重復(fù)使用，以堆疊其它晶片。同 樣，在將至少一個(gè)微電子晶片堆疊在所述微電子晶片202上的另外的實(shí)施方式中，基本上 以與前述相同的方式來重復(fù)進(jìn)行所述引線鍵合操作110，以連接金屬化的晶片焊盤246和 金屬化的基板焊盤238之間的鍵合引線232。 在所述引線鍵合操作110之后，所述WB-MMAP方法100進(jìn)行至薄膜包覆操作120。 在某些實(shí)施方式中，在形成所述薄膜以前，可以進(jìn)行使用氧化或還原化學(xué)的等離子體清潔 來清除由所述引線鍵合操作iio遺留的殘留物。等離子體清潔可以改善隨后沉積的薄膜與 所述微電子晶片之間、封裝基板與鍵合弓I線之間的粘接。 —般來說，薄膜形成于微電子晶片、鍵合引線、晶片附著膜和封裝基板的表面上， 從而在對水分敏感的封裝區(qū)域的周圍建立水分阻擋層。該薄膜為任意材料并以任意方式來 形成，以減少滲透進(jìn)入這些封裝區(qū)域中的水分。 已發(fā)現(xiàn)，吸收進(jìn)入模塑材料和晶片附著材料中的水分提高了某些離子的遷移率， 例如來源于如所述金屬化晶片焊盤216和/或金屬化基板焊盤218的銅-II離子。最終 使封裝的微電子晶片的1/0焊盤在電學(xué)上短路的銅樹枝狀晶體生長引起該更高的離子遷 移率。當(dāng)所述微電子晶片202通常包括鈍化層時(shí)，所述金屬化的晶片焊盤216免于這種鈍
7化，以使引線鍵合，且因此保留了該封裝體內(nèi)的活性表面。所述薄膜減少了滲透進(jìn)入這種活 性源(activesource)的水分并減少所述可遷移的離子，降低了銅的電化學(xué)遷移故障并改 善了封裝體的可靠性。 如圖3A所示，在一種實(shí)施方式中，在所述微電子晶片202上形成薄膜332，以覆蓋 暴露的晶片的正面214，特別是所述金屬化的晶片焊盤216。盡管圖3A所示的實(shí)施方式說 明了怎樣在圖2A所示的單一晶片的實(shí)施方式中形成所述薄膜332，但是相似地，堆疊的晶 片實(shí)施方式可以使用本文描述的技術(shù)用所述薄膜來包覆，以形成水分阻擋層來圍繞在附加 的鍵合引線的周圍，覆蓋另外的金屬化的晶片焊盤，并覆蓋附加的基板焊盤。例如，如圖3B 所示，所述薄膜332圍繞在所述鍵合引線222和232的周圍，覆蓋了所述金屬化的晶片焊盤 216和246、并覆蓋了所述金屬化的基板焊盤218和238。如所示出的，所述薄膜332還覆蓋 了位于所述微電子晶片202和疊置的微電子晶片242之間的所述晶片附著材料236，以及所 述疊置的微電子晶片242的頂部表面。 圖3C說明了示例的倒裝芯片實(shí)施方式，其中，用所述薄膜332包覆圖2C所示的中 間封裝體結(jié)構(gòu)。在此實(shí)施方式中，將所述薄膜332施覆到所述微電子晶片202上，以覆蓋暴 露的晶片的背面204。對于該倒裝芯片實(shí)施方式，在所述背面204可以有或可以沒有任何金 屬化。例如，在將所述微電子晶片202加工為具有過孔的某些實(shí)施方式中，所述晶片的背面 204存在金屬化。在所述晶片的背面204上存在金屬化的情況中，可以基本上按圖2A所描 述的方式對所述封裝基板212進(jìn)行引線鍵合連接，或者可以在所述晶片的背面204和另一 個(gè)微電子晶片或板之間基本上按焊點(diǎn)256描述的方式制成焊點(diǎn)。在任何一種情況中，隨后 沉積所述薄膜332以保護(hù)這些金屬化的連接。在所述晶片的背面204上沒有金屬化的情況 中，所述薄膜332起到保護(hù)所述焊點(diǎn)256和所述底部填充材料207不受外部水分影響的水 分阻擋層的作用。 對于圖3A、圖3B或圖3C所示的各種示例性的實(shí)施方式，所述薄膜332基本是共形 的，以在拓?fù)涮卣?topogr即hic feature)上基本保持連續(xù)、且還完全圍繞或包封所述鍵合 引線222。本文所使用的"共形"是指一種結(jié)構(gòu)條件，在該結(jié)構(gòu)條件中，膜厚度不受上面沉積 有該膜的表面的方位的影響。例如，對于三維結(jié)構(gòu)的所有表面而言，覆蓋所有表面的基本共 形的膜的厚度基本相同。因?yàn)樗霰∧?32是絕緣體且共形地包覆所述鍵合引線222，因此 可以防止與引線彎曲(wire swe印)有關(guān)的故障。引線彎曲是一種現(xiàn)象，在該現(xiàn)象中，模塑 料的應(yīng)用導(dǎo)致使鍵合引線變形并使它們相互短路的應(yīng)力。由于對于更精細(xì)的間距而言，降 低鍵合引線直徑以及增加鍵合引線長度的趨勢，引線彎曲增加了模塑過程的嚴(yán)重故障。由 于所述薄膜332的共形性(conformality)和受限的厚度，可以完全包覆所述鍵合引線222， 使得即使發(fā)生引線偏移也不會形成短路。 如圖3A所進(jìn)一步示出的，所述薄膜332也在所述金屬化的基板焊盤218上形成。 所述金屬化的基板焊盤218用所述薄膜332密封的實(shí)施方式對SCSP特別有利，其中， 一個(gè) 金屬化的基板焊盤218可以與另一個(gè)間隔最小的距離，以提供高的鍵合引線密度(所述高 的鍵合引線密度使得所述封裝基板212上的I/O更可能短路)。 以此方式，所述薄膜332可以基本防止金屬化的表面與隨后形成的模塑料之間的 任何接觸。當(dāng)金屬化的表面具有低密度的鍵合狀態(tài)(例如金表面)并且與模塑料的粘合 較差時(shí)，這是特別有利的。已經(jīng)發(fā)現(xiàn)，存在于粘合較差的界面中的自由體積吸收存在于所述
8模塑料本體內(nèi)的水分。對于所述薄膜332共形包覆金鍵合引線的實(shí)施方式，降低了沿所述 鍵合引線長度方向的水分吸收和遷移。 在另一種實(shí)施方式中，所述薄膜332也覆蓋所述晶片的側(cè)壁215、所述晶片附著材 料206的側(cè)壁，并覆蓋所述基板的上表面208，以減少水分滲入這些表面。用所述薄膜332 密封所述晶片的側(cè)壁215減少了晶片鈍化層在晶片切割過程中被破壞時(shí)的水分滲透，并改 善了所述晶片邊緣密封的完整性。對于SCSP而言，用所述薄膜332密封所述晶片的側(cè)壁 215和所述晶片附著材料206是特別有利于減少水分滲透進(jìn)入活性晶片(active die)和晶 片疊層內(nèi)的鍵合界面(bonded interface)。例如，受益于密封，在膜包線(film overwire) (F0W)晶片疊層中的晶片附著材料可以不完全覆蓋引線鍵合(wirebond)或者可以為多孔 或吸濕材料。同樣，用所述薄膜332密封所述基板的上表面208減少了水分滲入多層基 板(如中間層過孔等)的金屬化層。另外，所述薄膜332粘合到金屬化區(qū)域周圍的阻焊劑 (solder resist)(未示出)，所述金屬化區(qū)域例如所述金屬化晶片焊盤216和金屬化基板 焊盤218。在某些實(shí)施方式中，且如圖3所示，不在所述基板的底面224上形成所述薄膜 332。 在圖3A所示的示例性實(shí)施方式中，所述薄膜332位于以下各種位置的上面(即， 接觸)所述晶片的正面214 ;所述晶片的側(cè)壁215 ;所述基板的頂部表面208 ;所述鍵合引
線222 ;所述金屬化的晶片焊盤216 ;以及所述金屬化的基板焊盤218。然而， 一種或多種 其它材料可以存在于所述薄膜332與上述這些表面的任意一個(gè)之間，而沒有減損所述薄膜 332阻止外部水分透過所述薄膜332的能力(例如隨后形成的模塑料內(nèi)的水分)。因此， 在所描述的表面與所述薄膜332之間具有一層或多層中間(interventing)膜的實(shí)施方式 是行得通的。 —般來說，作為好的水分阻擋層，所述薄膜332應(yīng)具有低的孔隙率，例如低于5%。 在特別有利的實(shí)施方式中，所述孔隙率低于1%。在進(jìn)一步的實(shí)施方式中，所述薄膜332基 本上沒有針孔(跨越所述膜的厚度的空隙)。 在一種實(shí)施方式中，所述薄膜332為包括氧化鋁(A1203)的無機(jī)材料。在一個(gè)特定 的實(shí)施方式中，氧化鋁為所述薄膜332的主要成分。在另一個(gè)實(shí)施方式中，大約在室溫(即 25°C )下通過原子層沉積(atomic layer d印osition， ALD)來沉積氧化鋁基的無機(jī)材料。 在一個(gè)該實(shí)施方式中，將ALD氧化鋁膜沉積至厚度約為10納米(nm)至300nm。 ALD氧化鋁
的優(yōu)點(diǎn)是具有很高的共形性、提供良好的電絕緣、具有基本上為0%的孔隙率、在很小的
厚度上都無針孔、并且可以以低溫沉積。 采用低溫方法對形成所述薄膜332是有利的，因?yàn)樵谒霰∧ぐ膊僮?20時(shí)，所 述微電子晶片202已被附著且被引線鍵合至所述封裝基板212上，并且溫度的變化可以導(dǎo) 致所述芯片與所述封裝基板之間產(chǎn)生不均勻的膨脹。所述不均勻的膨脹可以引起應(yīng)力，所 述應(yīng)力可以導(dǎo)致所述芯片與所述封裝基板之間的連接失敗(如使一個(gè)或多個(gè)引線鍵合開 裂)。 ALD氧化鋁膜還提供了很高的與聚合物樹脂材料的粘合強(qiáng)度，如在所述封裝基板 的頂部表面208上和所述晶片附著材料206內(nèi)可以認(rèn)識到這些。此外，隨后形成的模塑料 也可以很好地粘合到所述ALD氧化鋁上?？梢允褂帽绢I(lǐng)域內(nèi)公知的任何ALD氧化鋁方法來 形成所述薄膜332，并因此沒有提供詳細(xì)的操作參數(shù)列表。
在一種可供替換的實(shí)施方式中，所述薄膜332為聚對亞苯基二甲基型(paryleneType)N、C、D、或F。聚對亞苯基二甲基為聚(對二甲苯)(poly-(para-xylenes)的通用名。在一種特別有利的實(shí)施方式中，所述薄膜332為在約25t:通過化學(xué)氣相沉積(CVD)而沉積的聚對亞苯基二甲基。與ALD相似，CVD具有作為氣相沉積的優(yōu)點(diǎn)，能制成比大多數(shù)非氣相沉積(如液相)薄得多的膜。CVD聚對亞苯基二甲基在這樣厚度上基本上也沒有針孔，并提供具有良好粘合特性的疏水層。氣相沉積技術(shù)的有利之處還在于可以是無溶劑的。CVD聚對亞苯基二甲基方法一般為低于大氣壓的，然而是在足以使沉積為非瞄準(zhǔn)線(non-line of
sight)的壓力下，并因此能高度共形性地進(jìn)行。在一個(gè)該實(shí)施方式中，將所述CVD聚對亞苯基二甲基膜沉積至厚度為約10納米(nm)至300nm。低溫聚對亞苯基二甲基CVD方法是商業(yè)可獲得的，且因此在此沒有提供詳細(xì)的操作參數(shù)列表。 在其它實(shí)施方式中，所述薄膜332為聚酰亞胺(PI)、聚烯烴(polyalkene)(聚鏈烯烴(polyolefin))、或苯并環(huán)丁烯(BCB)。對于這種實(shí)施方式，可以使用噴涂方法或低壓CVD在低溫下施覆這些材料。示例性的噴涂實(shí)施方式采用了納米顆粒質(zhì)量流沉積技術(shù)(nanopart i c1e mass flow d印ositiontechniques)，如氣溶膠沉積(AD)。納米顆粒質(zhì)量流沉積與熱噴涂方法的區(qū)別在于沉積在基板上的顆粒尺寸更小。例如，特定的氣溶膠方法利用了直徑為lOnm-lym的顆粒。納米顆粒質(zhì)量流沉積還通常在低溫下進(jìn)行(納米顆粒沒有熔融或軟化)。在一種該實(shí)施方式中，施敷的PI、聚烯烴或BCB的厚度為約1 y m-10 m。可選擇地，可以用低溫CVD方法形成PI，例如通過二酐和二胺單體的共蒸發(fā)。BCB還可以通過低溫等離子體增強(qiáng)CVD(PECVD)來沉積。 在其它實(shí)施方式中，所述薄膜332為環(huán)氧樹脂、室溫硫化的(RTV)硅氧烷、氟化的硅氧烷(如聚硅氧烷)、氟化的丙烯酸或聚氨酯。對于這種實(shí)施方式，可以使用噴涂方法(如AD)在低溫下施覆這些材料。還可以使用溶膠-凝膠方法。在特定的實(shí)施方式中，在約25t:的溫度下將環(huán)氧樹脂、RTV硅氧烷、氟化的硅氧烷、氟化的丙烯酸或聚氨酯沉積至厚度為約1 m-100 m。 一般來說，可以控制的且基本上無針孔的最小厚度優(yōu)選為確保所述薄膜332的共形性。在特定的實(shí)施方式中，使用AD來形成所述薄膜332，以達(dá)到約1 y m-10 y m的厚度。 回到圖l，在模塑操作125中，將模塑料施覆在保護(hù)薄膜涂層上。圖4說明了來自圖3A所示的中間結(jié)構(gòu)的封裝體的進(jìn)展(progression)。如其所示出的，將模塑料434設(shè)置在所述微電子晶片202上、所述封裝基板212上并基本上圍繞所述鍵合引線222。所述薄膜332在每個(gè)上述活性封裝結(jié)構(gòu)與模塑料434之間形成水分阻擋層。如前所述，所述薄膜332保護(hù)所述微電子晶片202和所述封裝基板212不受進(jìn)入所述模塑料434的本體的水分或沿著所述模塑料434與所述薄膜332之間的界面而進(jìn)入的水分的影響。理論上，由于所述薄膜332，所述微電子晶片202的任何金屬化表面區(qū)域、鍵合引線222或封裝基板212根本不與所述模塑料434接觸。另外，對于倒裝芯片實(shí)施方式(例如圖3C所示出的)，所述薄膜332同樣保護(hù)所述微電子晶片202與所述封裝基板212之間的焊點(diǎn)256和底部填充材料207不受周圍的模塑料(未示出)中的水分的影響。 如圖4所示，安裝到所述封裝基板212上并由所述薄膜332保護(hù)的所述微電子晶片202用所述模塑料434進(jìn)行包塑(overmold)，以提供不受外界環(huán)境影響的保護(hù)等級。通常的包塑方法使用模壓(mold press)將固體或半固體的模塑料設(shè)置在所述微電子晶片202
10上。然后將封裝體轉(zhuǎn)移通過使所述模塑料流動并包封所述芯片的加熱的模具。一般來說，所述模塑料為有機(jī)物含量比任何用于所述薄膜332的材料都高的材料。所述模塑料434可以為商購得到的各種模塑料，如使用環(huán)氧樹脂和胺系或酚系硬化劑的模塑料。所述模塑料434還可以包含填料，例如陶瓷或二氧化硅。本文其它地方描述的薄膜332的任何成分對本領(lǐng)域通常使用的那些模塑料都具有良好的粘合。例如，已發(fā)現(xiàn)具有亞甲基二胺硬化劑的環(huán)氧樹脂對聚酰亞胺、聚對亞苯基二甲基和氧化鋁都具有良好的粘合。通過添加彈性體(例如長鏈脂肪族硅氧烷官能化的環(huán)氧樹脂類)來為該體系提供韌性。 在應(yīng)用所述模塑操作125之后，所述WB-MMAP方法100進(jìn)行至焊料球附著和回流操作130。如圖5所進(jìn)一步示出的，焊料球528被附著到BLM墊226上，以形成至所述基板的底面224的球柵陣列(ball grid array) (BGA)互連。接著，所述焊料球528進(jìn)行回流并冷卻。完成所述WB-MMAP方法100，封裝體切割操作135形成來自所述封裝基板212的各自獨(dú)立的封裝單元(所述封裝單元達(dá)到作為用于平行封裝操作的鄰接載體的程度)。在封裝體切割操作135的過程中，切口 540是通過所述模塑料434和所述封裝基板212而制成的。
因此，已經(jīng)公開了具有位于微電子晶片與模塑料之間的薄膜層的器件的封裝。盡管本發(fā)明已經(jīng)用特定的語言對結(jié)構(gòu)特征或方法操作進(jìn)行了描述，但可以理解的是在所附的權(quán)利要求書中限定的本發(fā)明不必受限于所描述的特定特征或操作。所公開的特定特征和操作可被理解為，盡其努力說明所要求保護(hù)的發(fā)明的特別優(yōu)選的實(shí)施，而不是限制本發(fā)明。
1權(quán)利要求
一種封裝微電子晶片的方法，該方法包括將所述晶片的第一表面附著到封裝基板的第一表面上；在所述晶片的第二表面上和所述封裝基板的所述第一表面上形成基本共形的絕緣薄膜；以及在所述基本共形的絕緣薄膜涂層上施覆模塑料。
2. 根據(jù)權(quán)利要求1所述的方法，該方法還包括在形成所述基本共形的絕緣薄膜涂層前，將引線從所述晶片的所述第二表面鍵合至所 述封裝基板的所述第一表面；當(dāng)所述涂層形成于所述晶片上時(shí)，將該鍵合的引線包封在所述基本共形的絕緣薄膜涂 層內(nèi)；在施覆所述模塑料后，將焊料球附著到所述封裝基板的第二表面；以及 在附著所述焊料球后，切割該封裝基板。
3. 根據(jù)權(quán)利要求1所述的方法，其中，該方法還包括在形成所述基本共形的絕緣薄膜涂層前，底部填充所述晶片的所述第一表面與所述封 裝基板的所述第一表面之間的區(qū)域；當(dāng)所述涂層形成于所述晶片上時(shí)，將所述底部填充包封在所述基本共形的絕緣薄膜涂 層中；在施覆所述模塑料后，將焊料球附著到所述封裝基板的第二表面；以及 在附著所述焊料球后，切割所述封裝基板。
4. 根據(jù)權(quán)利要求1所述的方法，其中，形成所述基本共形的絕緣薄膜涂層的過程還包 括使用在約25t:進(jìn)行的氣相沉積方法，共形沉積厚度為10-300nm的膜。
5. 根據(jù)權(quán)利要求4所述的方法，其中，使用低壓化學(xué)氣相沉積方法來沉積聚(對二甲 苯)。
6. 根據(jù)權(quán)利要求4所述的方法，其中，用原子層沉積方法來沉積主要含有氧化鋁的材料。
7. 根據(jù)權(quán)利要求4所述的方法，其中，使用低壓化學(xué)氣相沉積方法來沉積聚酰亞胺、聚 烯烴或苯并環(huán)丁烯中的至少一種。
8. 根據(jù)權(quán)利要求1所述的方法，其中，形成所述共形絕緣薄膜涂層的過程還包括 噴涂環(huán)氧樹脂、室溫硫化的硅氧烷、氟化的硅氧烷、氟化的丙烯酸、或聚氨酯。
9. 根據(jù)權(quán)利要求8所述的方法，其中，所述噴涂為形成厚度為1-10 ii m的所述共形絕緣 薄膜涂層的氣溶膠沉積方法。
10. —種封裝存儲芯片的方法，該方法包括使用第一晶片附著材料將第一存儲芯片附著到封裝基板的第一表面； 將第一引線從所述第一存儲芯片上的第一焊盤鍵合到所述封裝基板的所述第一表面 上的第二焊盤；使用第二晶片附著材料將第二存儲芯片附著到所述第一存儲芯片； 將第二引線從所述第二存儲芯片上的第三焊盤鍵合到所述封裝基板的所述第一表面 上的第四焊盤；在所述第一存儲芯片和所述第二存儲芯片的疊層上，鄰近所述第一晶片附著材料和第二晶片附著材料，在所述第二焊盤和第四焊盤上形成基本共形的絕緣薄膜涂層，并包封所 述第一鍵合引線和所述第二鍵合引線；將模塑料施覆到所述基本共形的絕緣薄膜上，以包圍包封所述第一鍵合引線和所述第 二鍵合弓I線的所述基本共形的絕緣薄膜。
11. 根據(jù)權(quán)利要求io所述的方法，其中，形成所述基本共形的絕緣薄膜涂層還包括氣相沉積厚度為約10-300nm的聚(對二甲苯)或氧化鋁。
12. —種微電子封裝體，該微電子封裝體包括 封裝基板，該封裝基板附著到微電子晶片的第一表面；基本共形的絕緣薄膜涂層，該涂層在所述晶片的第二表面上和鄰近所述微電子晶片的 所述封裝基板的區(qū)域上；以及模塑料，該模塑料在所述基本共形的絕緣薄膜上。
13. 根據(jù)權(quán)利要求12所述的微電子封裝體，其中，該微電子封裝體還包括 鍵合到所述晶片和所述封裝基板第一表面的引線，其中所述基本共形的絕緣薄膜包封了該引線，并且其中所述模塑料包封了該引線周圍的所述基本共形的絕緣薄膜。
14. 根據(jù)權(quán)利要求12所述的微電子封裝體，其中，該微電子封裝體還包括 底部填充材料，該底部填充材料位于所述晶片的所述第一表面與所述封裝基板的所述第一表面之間，其中所述基本共形的絕緣薄膜包封了所述底部填充材料，且其中所述模塑 料包封了所述基本共形的絕緣薄膜。
15. 根據(jù)權(quán)利要求12所述的微電子封裝體，其中，所述基本共形的絕緣薄膜接觸設(shè)置 在所述晶片第一表面與所述封裝基板第一表面之間的晶片附著材料，以在所述晶片附著材 料與所述模塑料之間形成阻擋層。
16. 根據(jù)權(quán)利要求12所述的微電子封裝體，其中，所述模塑料含有環(huán)氧樹脂，且其中所 述基本共形的絕緣薄膜為厚度約為lOnm-100 m的絕緣材料。
17. 根據(jù)權(quán)利要求16所述的微電子封裝體，其中，所述基本共形的絕緣薄膜含有環(huán)氧 樹脂、室溫硫化的硅氧烷、氟化的硅氧烷、氟化的丙烯酸、或聚氨酯中的至少一種，并具有約 l-10iim的厚度。
18. 根據(jù)權(quán)利要求16所述的微電子封裝體，其中，所述基本共形的絕緣薄膜含有聚(對 二甲苯)、苯并環(huán)丁烯、聚烯烴或聚酰亞胺中的至少一種，并具有約10-300nm的厚度。
19. 根據(jù)權(quán)利要求16所述的微電子封裝體，其中，所述基本共形的絕緣薄膜含有氧化 鋁，并具有約10-300nm的厚度。
20. 根據(jù)權(quán)利要求16所述的微電子封裝體，其中，將另一所述晶片堆疊在設(shè)置于所述 基板上的所述晶片上。
全文摘要
一種用于器件封裝的保護(hù)薄膜。在施覆模塑料前，在晶片和封裝基板的表面上形成絕緣薄膜涂層。該保護(hù)薄膜涂層可以減少來自所述模塑料本體或者所述模塑料與所述晶片或基板表面之間的界面的水分滲透。
文檔編號H01L25/065GK101770958SQ200910222340
公開日2010年7月7日 申請日期2009年11月13日 優(yōu)先權(quán)日2008年12月29日
發(fā)明者任明鎮(zhèn) 申請人:任明鎮(zhèn)