專(zhuān)利名稱(chēng)：半導(dǎo)體芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體芯片封裝結(jié)構(gòu)。
背景技術(shù)：
在半導(dǎo)體芯片封裝設(shè)計(jì)領(lǐng)域，多功能芯片的輸入/輸出連接數(shù)量呈現(xiàn)增長(zhǎng)需求。 然而對(duì)基于半導(dǎo)體封裝的傳統(tǒng)導(dǎo)線架(lead frame)而言，用于半導(dǎo)體芯片的輸入/輸出連 接的引腳數(shù)量受到限制。為解決上述問(wèn)題，開(kāi)發(fā)出一種球柵陣列(BallGrid Array,BGA)半 導(dǎo)體封裝，透過(guò)位于半導(dǎo)體芯片封裝結(jié)構(gòu)的封裝基板底部的焊球(solder balls)提供較多 數(shù)量的輸入/輸出連接。對(duì)于輸入/輸出連接數(shù)量的增長(zhǎng)需求可透過(guò)設(shè)定較細(xì)密的球間距 (ball pitch)來(lái)滿足。然而與傳統(tǒng)基于半導(dǎo)體封裝的導(dǎo)線架相比，BGA半導(dǎo)體封裝因需要 與焊球的額外電性連接(electricalcormections)而造成產(chǎn)量較低、散熱性能較差及制造 成本較高。在傳統(tǒng)基于半導(dǎo)體封裝的導(dǎo)線架中存在許多問(wèn)題，例如，若以固定尺寸的導(dǎo)線架 對(duì)小尺寸的芯片進(jìn)行封裝，則需要較長(zhǎng)的焊線(bonding wires)用于芯片和導(dǎo)線架之間的 電性連接；然而，由于受限于金線(gold wires)的最大長(zhǎng)度，因此，會(huì)發(fā)生接合問(wèn)題。為解 決上述問(wèn)題，需要一種具有內(nèi)引腳(inner leads)及較細(xì)密間距但價(jià)格較高的導(dǎo)線架，在引 腳與芯片之間提供較近的距離。另外，若需要幾個(gè)焊線以較細(xì)密的間距耦接于該導(dǎo)線架的 相同引腳，則有可能會(huì)發(fā)生短路(short)的問(wèn)題。同樣，在耦接于印刷電路板(Printed Circuit Board，PCB)的傳統(tǒng)BGA半導(dǎo)體 封裝技術(shù)中也存在許多問(wèn)題。通常，位于PCB上的每個(gè)接合手指的功能是確定的，這是因 為連接半導(dǎo)體芯片封裝結(jié)構(gòu)的焊盤(pán)的接腳分配完全依照所需的設(shè)計(jì)規(guī)則。用于耦接接合 手指與焊盤(pán)的PCB走線可能依序排列在PCB的底層以便于繞線(routing)，從而形成縫隙 (splits)，用以與位于PCB底面的接地面相間隔。然而，若位于PCB上的信號(hào)走線經(jīng)過(guò)該縫 隙，則會(huì)發(fā)生電磁干擾(Electromagneticlnterference，EMI)的問(wèn)題，這是因?yàn)椴恍枰?磁場(chǎng)增加了相鄰信號(hào)走線之間的耦合系數(shù)(coupling coefficient)。因此，需要一種新的半導(dǎo)體芯片封裝結(jié)構(gòu)，能夠滿足輸入/輸出連接的數(shù)量增長(zhǎng) 需求，并將制造成本控制在導(dǎo)線架的制造成本與BGA半導(dǎo)體封裝的制造成本之間。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供至少一種半導(dǎo)體芯片封裝結(jié)構(gòu)。本發(fā)明提供一種半導(dǎo)體芯片封裝結(jié)構(gòu)，包含導(dǎo)線架，具有芯片載體；半導(dǎo)體 芯片，位于該芯片載體之上，該半導(dǎo)體芯片具有多個(gè)接合焊盤(pán)；以及封裝基板，包含凹槽 (cavity)，用于包容該芯片載體與該半導(dǎo)體芯片，其中，該多個(gè)接合焊盤(pán)中的至少一個(gè)電性 耦接于該封裝基板。本發(fā)明另提供一種半導(dǎo)體芯片封裝結(jié)構(gòu)，包含導(dǎo)線架，具有芯片載體與多個(gè)引 腳，該芯片載體與該多個(gè)引腳位于在不同的水平面上；半導(dǎo)體芯片，安置于該芯片載體之上，該半導(dǎo)體芯片具有多個(gè)接合焊盤(pán)；以及封裝基板，具有底面，該底面與該芯片載體大致 對(duì)齊，其中，該多個(gè)接合焊盤(pán)中的至少一個(gè)電性耦接于該封裝基板，以及剩余的該多個(gè)接合 焊盤(pán)分別電性耦接于該多個(gè)引腳。本發(fā)明所提供的至少一種半導(dǎo)體芯片封裝結(jié)構(gòu)的優(yōu)點(diǎn)之一在于，可提高導(dǎo)線架所 能提供的電性連接數(shù)量，并具有較低的制造成本和較高的產(chǎn)量。以下是根據(jù)多個(gè)圖式對(duì)本發(fā)明的較佳實(shí)施例進(jìn)行詳細(xì)描述，本領(lǐng)域技術(shù)人員閱讀 后應(yīng)可明確了解本發(fā)明的目的。


圖Ia為根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體芯片封裝結(jié)構(gòu)的頂 視示意圖。圖Ib為根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體芯片封裝結(jié)構(gòu)的截面示意圖。圖2為根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體芯片封裝結(jié)構(gòu)的一種實(shí)施方式的裝配示意 圖。圖3a為根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體芯片封裝結(jié)構(gòu)的頂視示意圖，顯示了封裝 基板的設(shè)計(jì)。圖3b至圖3f為圖3a的半導(dǎo)體芯片封裝結(jié)構(gòu)的一部分放大示意圖。圖4為根據(jù)本發(fā)明另一實(shí)施例的半導(dǎo)體芯片封裝結(jié)構(gòu)的截面示意圖。圖5a為根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體芯片封裝結(jié)構(gòu)的基板的底視示意圖。圖5b為圖5a沿線A-A'的截面示意圖。
具體實(shí)施例方式在說(shuō)明書(shū)及權(quán)利要求當(dāng)中使用了某些詞匯來(lái)指稱(chēng)特定的元件。所屬領(lǐng)域中具有通 常知識(shí)者應(yīng)可理解，硬件制造商可能會(huì)用不同的名詞來(lái)稱(chēng)呼同一個(gè)元件。本說(shuō)明書(shū)及權(quán)利 要求并不以名稱(chēng)的差異來(lái)作為區(qū)分元件的方式，而是以元件在功能上的差異來(lái)作為區(qū)分的 準(zhǔn)則。在通篇說(shuō)明書(shū)及權(quán)利要求當(dāng)中所提及的“包含”為一開(kāi)放式的用語(yǔ)，故應(yīng)解釋成“包 含但不限定于”。“大致”是指在可接受的誤差范圍內(nèi)，所屬領(lǐng)域中具有通常知識(shí)者能夠在一 定誤差范圍內(nèi)解決所述技術(shù)問(wèn)題，基本達(dá)到所述技術(shù)效果。此外，“耦接”一詞在此包含任何 直接及間接的電性連接手段。因此，若文中描述一第一裝置耦接于一第二裝置，則代表該第 一裝置可直接電性連接于該第二裝置，或通過(guò)其它裝置或連接手段間接地電性連接至該第 二裝置。說(shuō)明書(shū)后續(xù)描述為實(shí)施本發(fā)明的較佳實(shí)施方式，然該描述乃以說(shuō)明本發(fā)明的一般 原則為目的，并非用以限定本發(fā)明的范圍。本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定 者為準(zhǔn)。根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供一種半導(dǎo)體芯片封裝結(jié)構(gòu)的多種實(shí)現(xiàn)方式。圖Ia 為根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體芯片封裝結(jié)構(gòu)500a的頂視示意圖；圖Ib為根據(jù)本發(fā)明一 實(shí)施例的半導(dǎo)體芯片封裝結(jié)構(gòu)500a的截面示意圖。圖2為根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體 芯片封裝結(jié)構(gòu)500a的一種實(shí)施方式的裝配示意圖。半導(dǎo)體芯片封裝結(jié)構(gòu)500a包含導(dǎo)線架 200，導(dǎo)線架200包含多個(gè)分散的引腳204、支撐柱(supporting bar) 202及芯片載體206。 如圖Ia與圖Ib所示，芯片載體206與多個(gè)引腳204可位于不同的水平面(level)上。芯 片載體206依序排列在導(dǎo)線架200的中心區(qū)域，并電性耦接于支撐柱202。芯片載體206具有頂面238與底面240。半導(dǎo)體芯片208可經(jīng)由粘著材料(adhesive material) 214安置于頂面238。半導(dǎo) 體芯片208可具有多個(gè)接合焊盤(pán)210。在本發(fā)明的一個(gè)實(shí)施例中，多個(gè)接合焊盤(pán)210可安置 于如圖la所示半導(dǎo)體芯片208的邊緣區(qū)域處。封裝基板218可包含凹槽(cavity) 220，用于包容芯片載體206與半導(dǎo)體芯片 208。因此，封裝基板218可實(shí)施為具有凹槽的封裝基板218。在本發(fā)明的一個(gè)實(shí)施例中，封 裝基板218可包含BGA基板。封裝基板218包括頂面228以及與頂面228相對(duì)的底面232。 在頂面228上具有防焊漆(solder mask) 242，用于隔離引腳204，并使底面232與外界絕緣。 在本發(fā)明的一個(gè)實(shí)施例中，凹槽220可形成并位于如圖lb所示的封裝基板218之中，從而 使芯片載體206的底面240與防焊漆層244大致對(duì)齊，其中，防焊漆層244形成于封裝基板 218的底面232 ；若未形成防焊漆層244，則使芯片載體206的底面240與封裝基板218的 底面232大致對(duì)齊。在另外一種設(shè)計(jì)中，凹槽220可形成于封裝基板218的一部分中。多 個(gè)導(dǎo)電面(conductive planes)如標(biāo)號(hào) 222、226、227、252、254、256、258 及 260 所指示，這 些導(dǎo)電面可形成于封裝基板218的頂面228。多個(gè)通孔栓(viaplugS)224可貫穿該封裝基 板218，并電性耦接于由標(biāo)號(hào)222、226、227、252、254、256、258及260所指示的多個(gè)導(dǎo)電面。 如圖lb所示，位于封裝基板218的底面232之上的多個(gè)球形焊盤(pán)229電性耦接于多個(gè)通孔 栓224。在本發(fā)明的一個(gè)實(shí)施例中，由標(biāo)號(hào)226、227和252所指示的每個(gè)導(dǎo)電面可通過(guò)貫 穿封裝基板218的多個(gè)通孔栓224分別電性耦接于相應(yīng)的球形焊盤(pán)229，其中，該多個(gè)球形 焊盤(pán)229可選擇性地形成于封裝基板218的底面232。如圖lb所示，半導(dǎo)體芯片封裝結(jié)構(gòu) 500a可進(jìn)一步包含防焊漆層244，防焊漆層244形成于封裝基板218的底面232，以作絕緣 之用。同樣，半導(dǎo)體芯片封裝結(jié)構(gòu)500a可進(jìn)一步包含形成于球形焊盤(pán)229和球形焊盤(pán)246 之上的焊錫(圖中未示)，從而為最終產(chǎn)品的基本PCB提供互連(interconnection)。如圖la與圖lb所示，多個(gè)接合焊盤(pán)210中的至少一個(gè)可經(jīng)由多個(gè)焊線212a分別 電性耦接于由標(biāo)號(hào)222、252及256指示的導(dǎo)電面。以及剩下的接合焊盤(pán)210可經(jīng)由多個(gè)焊 線212b分別電性耦接于多個(gè)引腳204。覆蓋材料(cOVeringmaterial)230可經(jīng)由例如膠 體填充(mold filling)的方法來(lái)包覆(encapsulate)半導(dǎo)體芯片208、導(dǎo)線架200的內(nèi)側(cè) 部分及封裝基板218的一部分，封裝基板218的底面232或防焊漆層244裸露于覆蓋材料 230之外。如圖la與圖lb所示，封裝基板218不僅可增加半導(dǎo)體芯片208的輸入/輸出連 接數(shù)量，也可作為半導(dǎo)體芯片208的散熱裝置(heat sink)。在本發(fā)明的一個(gè)是施例中，封 裝基板218可為半導(dǎo)體芯片208提供接地路徑，例如，用于數(shù)字電路的接地路徑。同樣，封裝 基板218中的多個(gè)通孔栓224可用于降低熱阻(thermal resistance) 0另外，如標(biāo)號(hào)222、 226、227、252、254、256、258及260指示的多個(gè)導(dǎo)電面可依序排列在封裝基板218的頂面 228之上，并分別電性耦接于如圖la所示半導(dǎo)體芯片208的至少一個(gè)接合焊盤(pán)210。在本 發(fā)明的一個(gè)實(shí)施例中，由標(biāo)號(hào)222、226、227、252、254、256、258及260指示的多個(gè)導(dǎo)電面可 為半導(dǎo)體芯片208提供多個(gè)電源及/或接地路徑，例如，模擬電路的電源及/或接地路徑。 此外，如圖la與圖2所示的導(dǎo)線架200進(jìn)一步包含位于芯片載體206之上或圍繞芯片載體 206的接地條(ground bar) 234，其中，接地條234連接于芯片載體206。接地條234可通過(guò) 導(dǎo)電材料(圖中未示)，如傳導(dǎo)性環(huán)氧樹(shù)脂(conductive epoxy)等，電性耦接于位于封裝基
7板218上的作為接地面的多個(gè)導(dǎo)電面，其中，該導(dǎo)電材料布置于接地條234與接地面之間。此外，多個(gè)電子元件(如圖Ia中的標(biāo)號(hào)262與264所示)可安置于封裝基板218之上，并通過(guò)如圖Ia所示的多個(gè)焊線212b電性耦接于多個(gè)接合焊盤(pán)210。上述電子元件 (如圖Ia中的標(biāo)號(hào)262與264所示)可包含無(wú)源元件(passivecomponents)，該無(wú)源元件 包含電源環(huán)(power ring)、接地環(huán)(ground ring)、電感走線(inductor trace)、電容、二 極管、電阻或電感。例如，電子元件264可作為螺旋電感走線(spiral inductor trace), 依序排列在封裝基板218的底面232之上，并通過(guò)如圖Ia所示的通孔265與焊線212b電 性耦接于多個(gè)接合焊盤(pán)210。當(dāng)電子元件264作為電感時(shí)，通常在頂視示意圖上無(wú)法看到， 因此，在圖Ia中以虛線描繪。另外，電子元件262可作為去耦合(de-coupling)電容，用以 減少電源產(chǎn)生的噪聲，并可安置于封裝基板218的頂面228之上。與傳統(tǒng)基于半導(dǎo)體封裝 的導(dǎo)線架相比，封裝基板218可為半導(dǎo)體芯片208提供額外的電性連接，例如，電源及/或 接地路徑。同樣，封裝基板218及/或芯片載體206可作為散熱裝置并具有凹槽，該凹槽可 用于包容半導(dǎo)體芯片208。因此，與傳統(tǒng)基于半導(dǎo)體封裝的導(dǎo)線架相比，半導(dǎo)體芯片封裝結(jié) 構(gòu)500a可具有較佳的散熱性能，例如，封裝基板218也可為多個(gè)電子元件提供排布區(qū)域， 例如，電源環(huán)、接地環(huán)、電感走線、電容、二極管、電阻或電感。有些電子性能如電源電路電感 (power circuitinductance)或接地電路電感(ground circuit inductance)可得以改善。 與傳統(tǒng)BGA半導(dǎo)體封裝相比，封裝基板218布局簡(jiǎn)單，例如，大型電源面與接地面不需要細(xì) 密的間距走線。因此，可降低制造成本并提高產(chǎn)量。對(duì)于傳統(tǒng)基于半導(dǎo)體封裝的導(dǎo)線架來(lái)說(shuō)，每個(gè)引腳所允許的接腳分配在設(shè)計(jì)規(guī)則 中是固定的。然而，根據(jù)本發(fā)明，基于半導(dǎo)體芯片封裝結(jié)構(gòu)的導(dǎo)線架將封裝基板與所需的信 號(hào)走線在本發(fā)明中的走線設(shè)計(jì)聯(lián)合在一起，從而可在無(wú)需成本較高的球柵陣列半導(dǎo)體封裝 的情況下實(shí)現(xiàn)信號(hào)交換(signal swapping) 0圖3a為根據(jù)本發(fā)明另一實(shí)施例的半導(dǎo)體芯 片封裝結(jié)構(gòu)500b的頂視示意圖，顯示了封裝基板218a的設(shè)計(jì)。在一個(gè)實(shí)施例中，多個(gè)接合 手指及相應(yīng)的導(dǎo)電走線可依序排列于封裝基板218a的頂面228之上。接合手指及相應(yīng)的 導(dǎo)電走線可在接合焊盤(pán)與引腳之間提供所需的信號(hào)走線。圖3b為圖3a中標(biāo)號(hào)310所指示 的半導(dǎo)體芯片封裝結(jié)構(gòu)500b的一部分的放大示意圖。如圖3a與圖3b所示，在一個(gè)實(shí)施例 中，封裝基板218a可包含多個(gè)接合手指(如圖中標(biāo)號(hào)518與520所指示)，該多個(gè)接合手 指可依序排列為一個(gè)陣列，在本實(shí)施例中以該陣列包含兩行(row)為例進(jìn)行說(shuō)明，然本發(fā) 明并不以此為限。在本實(shí)施例中，該陣列包含內(nèi)側(cè)接合手指518a 518d及外側(cè)接合手指 520a 520d，其中，內(nèi)側(cè)接合手指518a 518d形成的行相鄰于半導(dǎo)體芯片208的多個(gè)接 合焊盤(pán)210，外側(cè)接合手指520a 520d形成的行相鄰于封裝基板218a的一側(cè)邊緣。在一 個(gè)實(shí)施例中，內(nèi)側(cè)接合手指518a 518d用來(lái)電性耦接于半導(dǎo)體芯片208的多個(gè)接合焊盤(pán) 210，以及外側(cè)接合手指520a 520d用于電性耦接于多個(gè)引腳204。為了在相鄰于內(nèi)側(cè)接 合手指518a的接合焊盤(pán)與相鄰于外側(cè)接合手指520d的引腳之間進(jìn)行信號(hào)交換，導(dǎo)電走線 514a依序排列于封裝基板218a的頂面228之上，并電性耦接于內(nèi)側(cè)接合手指518a與外側(cè) 接合手指520d，其中，導(dǎo)電走線514a的走線方向大致沿陣列的外側(cè)邊緣。因此，導(dǎo)電走線 514a可不會(huì)與導(dǎo)電走線514c/514d發(fā)生交叉，其中，導(dǎo)電走線514c/514d分別電性耦接于內(nèi) 側(cè)接合手指518c/518d與外側(cè)接合手指520a/520b之間。類(lèi)似地，導(dǎo)電走線514b電性耦接 于內(nèi)側(cè)接合手指518b與外側(cè)接合手指520c之間，走線方向大致沿陣列的外側(cè)邊緣，從而不會(huì)與導(dǎo)電走線514c/514d發(fā)生交叉，其中，導(dǎo)電走線514c/514d分別電性耦接于內(nèi)側(cè)接合手 指518c/518d與外側(cè)接合手指520a/520b之間。在另外一種設(shè)計(jì)中，信號(hào)交換可經(jīng)由位于封裝基板的底面232之上的導(dǎo)電走線來(lái) 實(shí)現(xiàn)。圖3c為圖3a中標(biāo)號(hào)312所指示的半導(dǎo)體芯片封裝結(jié)構(gòu)500b的一部分的放大示意 圖。如圖3a與圖3c所示，在一個(gè)實(shí)施例中，封裝基板218a可包含多個(gè)接合手指(如標(biāo) 號(hào)522和524所指示)，該多個(gè)接合手指位于封裝基板218a的頂面228之上并用于信號(hào)交 換。接合手指522和接合手指524形成一個(gè)包含兩行的陣列，該陣列包含分別由內(nèi)側(cè)接合 手指522a 522d構(gòu)成的一行與由外側(cè)接合手指524a 524d構(gòu)成的一行，其中，內(nèi)側(cè)接合 手指522a 522d安置于相鄰于該半導(dǎo)體芯片的多個(gè)接合焊盤(pán)210的行，以及外側(cè)接合手 指524a 524d安置于相鄰于封裝基板218a的邊緣的行。在一個(gè)實(shí)施例中，內(nèi)側(cè)接合手 指522a 522d用于電性耦接于半導(dǎo)體芯片208的多個(gè)接合焊盤(pán)210，以及外側(cè)接合手指 524a 524d用于電性耦接于多個(gè)引腳204。為了在相鄰于內(nèi)側(cè)接合手指522a的接合焊盤(pán) 與相鄰于外側(cè)接合手指524d之間進(jìn)行信號(hào)交換，可在封裝基板218a的底面232之上依序 排列導(dǎo)電走線516a2。導(dǎo)電走線516a2通過(guò)貫穿封裝基板218a的通孔栓526 與位于頂面 228上的導(dǎo)電走線516 電性耦接于內(nèi)側(cè)接合手指522a。同樣，導(dǎo)電走線516a2可通過(guò)貫穿 封裝基板218a的通孔栓526a2與位于頂面228上的導(dǎo)電走線516a3電性耦接于外側(cè)接合手 指524d。因此，導(dǎo)電走線516a2可不會(huì)跨越分別耦接于內(nèi)側(cè)接合手指522c/522d與外側(cè)接 合手指524a/524b之間的導(dǎo)電走線516c/516d。導(dǎo)電走線516b2依序排列于封裝基板218a 的底面232，并通過(guò)通孔栓526bl與526b2及導(dǎo)電走線5161^與516b3分別電性耦接于內(nèi)側(cè) 接合手指522b與外側(cè)接合手指524c，類(lèi)似地，導(dǎo)電走線516b2也可不會(huì)跨越耦接于內(nèi)側(cè)接 合手指522c/522d與外側(cè)接合手指524a/524b之間的導(dǎo)電走線516c/516d。在另一種設(shè)計(jì)中，將信號(hào)從一個(gè)接合焊盤(pán)分別連接到相間隔的多個(gè)引腳的信號(hào)， 可藉由本發(fā)明中具有分支的導(dǎo)電走線的封裝基板來(lái)實(shí)現(xiàn)。圖3d為圖3a中標(biāo)號(hào)314所指示 的半導(dǎo)體芯片封裝結(jié)構(gòu)500b的一部分的放大示意圖。如圖3a與圖3d所示，在一個(gè)實(shí)施例 中，封裝基板218a可包含多個(gè)接合手指(如標(biāo)號(hào)502、504及506所指示)。接合手指502 相鄰于半導(dǎo)體芯片208的多個(gè)接合焊盤(pán)210。接合手指504與接合手指506相鄰于封裝基 板218a的邊緣。為了將信號(hào)從相鄰于接合手指502a的接合焊盤(pán)分別連接到相鄰于接合手 指504c與接合手指506c的兩個(gè)相間隔的引腳，可在封裝基板218a的頂面228之上依序排 列具有兩個(gè)分支(分支512a2與分支512a3)的導(dǎo)電走線512 ，其中，導(dǎo)電走線512 電性 耦接于接合手指502a，且分支512a2與分支512a3分別電性耦接于接合手指504c與506c， 從而允許接合手指502a同時(shí)電性耦接于接合手指504c與506c。作為阻尼元件(damping element)的電阻508可耦接于導(dǎo)電走線512&1。在另外一種設(shè)計(jì)中，導(dǎo)電走線的分支可不 必共平面(coplanar)。如圖3d所示，為了將信號(hào)從相鄰于接合手指502b的接合焊盤(pán)分別 連接到相鄰于接合手指504b與506b的兩個(gè)相間隔的引腳，具有兩個(gè)分支(分支512b2與 512b3)的導(dǎo)電走線512bi可同時(shí)電性耦接于多個(gè)接合手指(如標(biāo)號(hào)502b、504b及506b所 指示)，其中，分支512b2與512b3分別位于頂面228與底面232之上。分支512b3通過(guò)貫穿 封裝基板218a的通孔栓510bi電性耦接于分支512b2。同樣，分支512b3通過(guò)通孔栓510b2 與位于頂面228之上的導(dǎo)電走線512b4電性耦接于接合手指506b。類(lèi)似地，導(dǎo)電走線512Cl 具有分支512c2與分支512C3，導(dǎo)電走線512Cl可提供從相鄰于接合手指502c的接合焊盤(pán)到相鄰于接合手指504a與接合手指506a的引腳的信號(hào)分支路徑，其中，分支512c3經(jīng)由通孔 栓510ci、510c2及另一導(dǎo)電走線512c4電性耦接于分支512c2與位于頂面228之上的接合手 指 506a。此外，信號(hào)從一個(gè)接合焊盤(pán)分入相間隔的引腳也可經(jīng)由本發(fā)明的具有多個(gè)導(dǎo)電走 線與多個(gè)切換焊線的封裝基板來(lái)實(shí)現(xiàn)。圖3e為圖3a中標(biāo)號(hào)314所指示的半導(dǎo)體芯片封裝 結(jié)構(gòu)500b的一部分的放大示意圖(第3a圖中未示)，顯示了具有切換焊線532的一種封裝 基板設(shè)計(jì)。如圖3a與圖3e所示，在一個(gè)實(shí)施例中，導(dǎo)電走線512bl與切換焊線532b可提 供從相鄰于接合手指502b的接合焊盤(pán)至相鄰于接合手指504b與506b的多個(gè)引腳的信號(hào) 分支路徑。切換焊線532b通過(guò)連接手指530bi與530b2分別電性耦接于導(dǎo)電走線5121^與 接合手指506b。類(lèi)似地，導(dǎo)電走線512Cl與切換焊線532c可提供從相鄰于接合手指502c 的接合焊盤(pán)至相鄰于接合手指504a與506a的多個(gè)引腳的信號(hào)分支路徑。切換焊線532c 通過(guò)連接手指530Cl與530C2分別電性耦接于導(dǎo)電走線512cl與接合手指506a。如圖3e 所示，切換焊線532b跨越位于頂面228之上的導(dǎo)電走線512^，而不會(huì)電性耦接于導(dǎo)電走線 512a10同樣，切換焊線532c跨越位于頂面228之上的導(dǎo)電走線512 與512b:，而不會(huì)電性 耦接于導(dǎo)電走線512 與512131。對(duì)于傳統(tǒng)基于半導(dǎo)體芯片封裝結(jié)構(gòu)的導(dǎo)線架來(lái)說(shuō)，由于半導(dǎo)體芯片縮減了尺寸， 導(dǎo)致焊線長(zhǎng)度受限而出現(xiàn)了接合問(wèn)題。上述問(wèn)題可藉由具有較細(xì)密間距的導(dǎo)線架減小接合 焊盤(pán)與引腳之間的接合距離來(lái)解決。然而，使用具有較細(xì)密間距的導(dǎo)線架將導(dǎo)致高制造成 本與低產(chǎn)量。圖3f為圖3a中標(biāo)號(hào)314所指示的半導(dǎo)體芯片封裝結(jié)構(gòu)500b的一部分的放 大示意圖，顯示了用于解決焊線長(zhǎng)度受限問(wèn)題的一種封裝基板設(shè)計(jì)。如圖3a與圖3f所示， 接合手指536與538安置于位于封裝基板218a的頂面228之上的一個(gè)陣列中，該陣列包含 兩行，其中，接合手指536相鄰于半導(dǎo)體芯片208，接合手指538相鄰于封裝基板218a的邊 緣。接合手指536可電性耦接于多個(gè)接合焊盤(pán)(圖中未示)，焊線540可依序電性耦接于接 合手指536與538之間，以及電性耦接于多個(gè)接合手指538的焊線542可用于連接到多個(gè) 引腳。經(jīng)由在封裝基板218a提供多重焊線(multiplewirebondings)，接合焊盤(pán)與引腳之間 的接合距離可得以減小，其中，該多重焊線包含接合手指536與538及焊線540與542。從接合焊盤(pán)至引腳的信號(hào)走線分別相鄰于半導(dǎo)體芯片的不同邊側(cè)(side)，并可經(jīng) 由本發(fā)明的具有接合手指和導(dǎo)電走線的封裝基板來(lái)實(shí)現(xiàn)。如圖3a所示，接合手指610a 610d與接合手指612a 612d依序排列于封裝基板218a的頂面228。接合手指610a 610d分別相鄰于接合焊盤(pán)210a 210d，并通過(guò)焊線212b電性耦接于接合焊盤(pán)210a 210d。接合手指612a 612d分別相鄰于引腳204a 204d，并通過(guò)焊線616電性耦接于引 腳204a 204d。多個(gè)導(dǎo)電走線614a 614d可依序排列于頂面228之上，其中，導(dǎo)電走線 614a 614d可分別電性耦接于接合手指610a 610d與接合手指612a 612d之間。因 此，來(lái)自接合焊盤(pán)的信號(hào)可通過(guò)封裝基板上的導(dǎo)電走線，發(fā)送至位于與接合焊盤(pán)不同的邊 側(cè)之上的引腳。例如，來(lái)自接合焊盤(pán)210a的信號(hào)可通過(guò)導(dǎo)電走線614d與相應(yīng)的接合手指 610a與612a發(fā)送至引腳204a，引腳204a位于與接合焊盤(pán)210a不同的邊側(cè)之上。另外，其它半導(dǎo)體芯片，例如，具有接合焊盤(pán)304(包括接合焊盤(pán)304e與接合焊盤(pán) 304f)的電可擦除只讀存儲(chǔ)器(Electrically Erasable ProgrammableRead-Only Memory, EEPROM)芯片302可安置于封裝基板218a之上，并通過(guò)多個(gè)焊線(例如，焊線212b)電性耦接于半導(dǎo)體芯片208。圖4為根據(jù)本發(fā)明另一實(shí)施例的半導(dǎo)體芯片封裝結(jié)構(gòu)5 00c的截面示意圖，顯示了 具有散熱裝置的半導(dǎo)體芯片封裝結(jié)構(gòu)。如圖4所示，為提高散熱性能，散熱裝置410可安置 于封裝基板218的頂面228，其中，封裝基板218包含凹槽412，用于包容半導(dǎo)體芯片208、導(dǎo) 線架200的內(nèi)側(cè)部分及封裝基板218的一部分。圖5a為根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體芯片封裝結(jié)構(gòu)218的封裝基板218的底視 示意圖。圖5b為圖5a沿線A-A'的截面示意圖。封裝基板218可進(jìn)一步包含位于封裝基 板218的底面232之上的防焊漆層902，其中，防焊漆層902可包含溝槽(groove) 910，溝槽 910大致沿封裝基板218的邊緣或凹槽220 (圖中未示)的邊緣，從而防止用于包覆半導(dǎo)體 芯片封裝結(jié)構(gòu)的膠體樹(shù)脂(mold resin)溢出(bleeding out)。上文說(shuō)明了半導(dǎo)體芯片封裝結(jié)構(gòu)500a 500c，下面將描述下本發(fā)明的半導(dǎo)體芯 片封裝結(jié)構(gòu)500a 500c的一些優(yōu)點(diǎn)。封裝基板218或218a不僅作為半導(dǎo)體芯片208的 散熱裝置，也為半導(dǎo)體芯片208提供了更多數(shù)量的輸入/輸出連接。同樣，封裝基板218可 作為散熱裝置并包含一個(gè)凹槽，用于包容半導(dǎo)體芯片208。因此，與傳統(tǒng)基于半導(dǎo)體封裝的 導(dǎo)線架相比，半導(dǎo)體芯片封裝結(jié)構(gòu)500a 500c可具有較佳的散熱性能。與傳統(tǒng)基于半導(dǎo) 體封裝的導(dǎo)線架相比，封裝基板218或218a可為半導(dǎo)體芯片208提供額外的電性連接，例 如，電源及/或接地路徑，從而提高了導(dǎo)線架所能提供的電性連接數(shù)量。封裝基板218或 218a也可為電子元件提供不同的電性區(qū)域，例如，電源環(huán)(power rings)、接地環(huán)(ground rings)、電感走線(inductor trace)、電容、二極管、電阻或電感。有些電子性能，例如，電源 電路電感或接地電路電感，可得以改善。與傳統(tǒng)BGA半導(dǎo)體封裝相比，封裝基板218相對(duì)布 局簡(jiǎn)單。因此，降低了制造成本，并提高了產(chǎn)量。通孔栓224可用于減少熱阻。另外，半導(dǎo) 體芯片封裝結(jié)構(gòu)500的封裝基板具有多個(gè)接合手指、多個(gè)導(dǎo)電走線或切換焊線，用以為信 號(hào)交換及信號(hào)分支提供額外的信號(hào)走線路徑。在PCB上，信號(hào)走線可直接跨越完整的接地 面而無(wú)需分割(split)，這是因?yàn)闆](méi)有電源傳送(power delivery)路徑占用直接位于多個(gè) 信號(hào)走線下面的接地面。上述額外的信號(hào)走線路徑可改善兩層PCB的電性，例如，在信號(hào)高 頻區(qū)域?qū)崿F(xiàn)較佳的信號(hào)質(zhì)量與較少的EMI效應(yīng)，而無(wú)需價(jià)格昂貴的多層PCB。同樣，多個(gè)接 合焊盤(pán)與多個(gè)引腳之間接合距離可經(jīng)由封裝基板所提供的多重焊線來(lái)減少，進(jìn)而降低制造 成本，其中，多重焊線包含多個(gè)接合手指及多個(gè)焊線。此外，為了優(yōu)化散熱性能，半導(dǎo)體芯片 封裝結(jié)構(gòu)可進(jìn)一步包含安置于封裝基板的頂面的散熱裝置，其中，該封裝基板包含凹槽，用 于包容半導(dǎo)體芯片、導(dǎo)線架的內(nèi)側(cè)部分及封裝基板的一部分。同樣，封裝基板可進(jìn)一步包含 防焊漆層，該防焊漆層包含大致沿封裝基板的邊緣或凹槽的邊緣的溝槽，從而防止用于包 覆半導(dǎo)體芯片封裝結(jié)構(gòu)的膠體樹(shù)脂的溢出。上述實(shí)施例僅用來(lái)例舉本發(fā)明的實(shí)施方式，以及闡釋本發(fā)明的技術(shù)特征，并非用 來(lái)限制本發(fā)明的范疇。任何熟悉此技術(shù)者可輕易完成的改變或均等性的安排均屬于本發(fā)明 所主張的范圍，本發(fā)明的權(quán)利范圍應(yīng)以權(quán)利要求為準(zhǔn)。
權(quán)利要求
一種半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，包含導(dǎo)線架，具有芯片載體；半導(dǎo)體芯片，位于所述芯片載體上，所述半導(dǎo)體芯片具有多個(gè)接合焊盤(pán)；以及封裝基板，包含凹槽，用于包容所述芯片載體與所述半導(dǎo)體芯片，其中，所述多個(gè)接合焊盤(pán)中的至少一個(gè)電性耦接于所述封裝基板。
2.如權(quán)利要求1所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述凹槽位于所述封裝基 板之中或形成于所述封裝基板的一部分之中。
3.如權(quán)利要求1所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述封裝基板具有頂面與 相對(duì)底面，所述頂面相鄰于所述多個(gè)接合焊盤(pán)。
4.如權(quán)利要求1所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述導(dǎo)線架包含多個(gè)引腳， 以及所述多個(gè)引腳中的至少一個(gè)電性耦接于所述多個(gè)接合焊盤(pán)中的至少一個(gè)。
5.如權(quán)利要求3所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，更包含至少一個(gè)導(dǎo)電面，位于所述封裝基板的所述頂面之上，所述至少一個(gè)導(dǎo)電面電性耦接 于所述多個(gè)接合焊盤(pán)中的至少一個(gè)；至少一個(gè)通孔，貫通所述封裝基板，其中，所述至少一個(gè)通孔電性耦接于所述至少一個(gè) 導(dǎo)電面；以及至少一個(gè)電氣元件，位于所述封裝基板之上，所述至少一個(gè)電氣元件電性耦接于所述 多個(gè)接合焊盤(pán)中的至少一個(gè)。
6.如權(quán)利要求5所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述至少一個(gè)導(dǎo)電面包含 電源面或接地面。
7.如權(quán)利要求5所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述至少一個(gè)電氣元件包 含電源環(huán)、接地環(huán)、電感走線、電容、電阻、二極管或電感。
8.如權(quán)利要求3所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，更包含覆蓋材料，包覆所述封裝基板的一部分、所述導(dǎo)線架的內(nèi)側(cè)部分與所述半導(dǎo)體芯片，所 述封裝基板的所述底面裸露于所述覆蓋材料之外。
9.如權(quán)利要求3所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，在所述封裝基板的所述頂 面包含多個(gè)接合手指，所述多個(gè)接合手指形成一個(gè)陣列，所述陣列包含由多個(gè)內(nèi)側(cè)接合手 指形成的一行及由多個(gè)外側(cè)接合手指形成的一行，所述多個(gè)內(nèi)側(cè)接合手指相鄰于所述半導(dǎo) 體芯片，以及所述多個(gè)外側(cè)接合手指相鄰于所述封裝基板的邊緣，其中，所述多個(gè)內(nèi)側(cè)接合 手指電性耦接于所述半導(dǎo)體芯片的所述多個(gè)接合焊盤(pán)，以及所述多個(gè)外側(cè)接合手指電性耦 接于所述導(dǎo)線架。
10.如權(quán)利要求9所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，更包含第一導(dǎo)電走線，位于所述封裝基板的所述頂面，所述第一導(dǎo)電走線電性耦接于所述多 個(gè)內(nèi)側(cè)接合手指中的至少一個(gè)與所述多個(gè)外側(cè)接合手指中的至少一個(gè)；以及第二導(dǎo)電走線，位于所述封裝基板的所述頂面，其中，所述第二導(dǎo)電走線電性耦接于所 述多個(gè)內(nèi)側(cè)接合手指中另外部分的至少一個(gè)及所述多個(gè)外側(cè)接合手指中另外部分的至少 一個(gè)，避免與所述第一導(dǎo)電走線發(fā)生交叉。
11.如權(quán)利要求9所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，更包含第一導(dǎo)電走線，位于所述封裝基板的所述頂面，所述第一導(dǎo)電走線電性耦接于所述多個(gè)內(nèi)側(cè)接合手指中的至少一個(gè)與所述多個(gè)外側(cè)接合手指中的至少一個(gè)；以及第二導(dǎo)電走線，位于所述封裝基板的所述底面，所述第二導(dǎo)電走線通過(guò)至少一個(gè)通孔 栓，電性耦接于所述多個(gè)內(nèi)側(cè)接合手指中另外部分的至少一個(gè)及所述多個(gè)外側(cè)接合手指中 另外部分的至少一個(gè)，其中，所述至少一個(gè)通孔栓貫穿所述封裝基板。
12.如權(quán)利要求9所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，更包含導(dǎo)電走線，包含位于所述封裝基板的所述頂面上的第一分支與第二分支，所述導(dǎo)電走 線電性耦接于所述多個(gè)內(nèi)側(cè)接合手指中的一個(gè)，其中，所述第一分支與所述第二分支分別 電性耦接于所述多個(gè)外側(cè)接合手指中的至少兩個(gè)。
13.如權(quán)利要求12所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述第一分支位于所述 封裝基板的所述頂面，所述第二分支位于所述封裝基板的所述底面，以及所述第二分支通 過(guò)至少一個(gè)通孔栓電性耦接于所述第一分支與所述多個(gè)外側(cè)接合手指中的至少兩個(gè)，其 中，所述至少一個(gè)通孔栓貫穿所述封裝基板。
14.如權(quán)利要求9所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，更包含第一導(dǎo)電走線，位于所述封裝基板的所述頂面，所述第一導(dǎo)電走線電性耦接于所述多 個(gè)內(nèi)側(cè)接合手指中的至少一個(gè)與所述多個(gè)外側(cè)接合手指中的至少一個(gè)；第一連接手指與一第二連接手指，位于所述封裝基板的所述頂面，并分別電性耦接于 所述第一導(dǎo)電走線與所述多個(gè)外側(cè)接合手指中的另外一個(gè)；以及焊線，電性耦接于所述第一連接手指與所述第二連接手指之間。
15.如權(quán)利要求14所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述焊線跨越位于所述 封裝基板的所述頂面上的第二導(dǎo)電走線，而無(wú)需電性耦接于所述第二導(dǎo)電走線。
16.如權(quán)利要求9所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，更包含焊線，電性耦接于所述多個(gè)內(nèi)側(cè)接合手指中的至少一個(gè)與所述多個(gè)外側(cè)接合手指中的 至少一個(gè)。
17.如權(quán)利要求16所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述焊線跨越位于所述 封裝基板的所述頂面上的導(dǎo)電走線，而無(wú)需電性耦接于所述導(dǎo)電走線。
18.如權(quán)利要求9所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，更包含散熱裝置，安置于或覆蓋所述封裝基板的所述頂面，所述散熱裝置包含凹槽，用于包容 所述封裝基板的一部分、所述導(dǎo)線架的內(nèi)側(cè)部分及所述半導(dǎo)體芯片。
19.如權(quán)利要求9所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，更包含防焊漆層，位于所述封裝基板的所述底面，其中，所述防焊漆層包含溝槽，所述溝槽大 致沿所述封裝基板的邊緣或所述凹槽。
20.如權(quán)利要求6所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述導(dǎo)線架更包含接地 條，所述接地條位于所述芯片載體之上或圍繞所述芯片載體，所述導(dǎo)線架電性耦接于所述 接地面。
21.如權(quán)利要求3所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述芯片載體的所述底面 是裸露的，并且與所述封裝基板的所述底面共面。
22.—種半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，包含導(dǎo)線架，具有芯片載體與多個(gè)引腳，所述芯片載體與所述多個(gè)引腳位于在不同的水平 面上；半導(dǎo)體芯片，安置于所述芯片載體上，所述半導(dǎo)體芯片具有多個(gè)接合焊盤(pán)；以及 封裝基板，具有底面，所述底面與所述芯片載體大致對(duì)齊，其中，所述多個(gè)接合焊盤(pán)中 的至少一個(gè)電性耦接于所述封裝基板，以及剩余的所述多個(gè)接合焊盤(pán)分別電性耦接于所述 多個(gè)引腳。
23.如權(quán)利要求22所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述封裝基板包含凹槽， 用于包容所述芯片載體與所述半導(dǎo)體芯片。
全文摘要
一種半導(dǎo)體芯片封裝結(jié)構(gòu)，包含導(dǎo)線架，具有芯片載體；半導(dǎo)體芯片，位于該芯片載體之上，該半導(dǎo)體芯片具有多個(gè)接合焊盤(pán)；以及封裝基板，包含凹槽，用于包容該芯片載體與該半導(dǎo)體芯片，其中，該多個(gè)接合焊盤(pán)中的至少一個(gè)電性耦接于該封裝基板。本發(fā)明所提供的至少一種半導(dǎo)體芯片封裝結(jié)構(gòu)的優(yōu)點(diǎn)之一在于，可提高導(dǎo)線架所能提供的電性連接數(shù)量，并具有較低的制造成本和較高的產(chǎn)量。
文檔編號(hào)H01L23/495GK101866904SQ20091022381
公開(kāi)日2010年10月20日 申請(qǐng)日期2009年11月23日 優(yōu)先權(quán)日2009年4月16日
發(fā)明者陳南璋 申請(qǐng)人:聯(lián)發(fā)科技股份有限公司