專(zhuān)利名稱(chēng)：一種半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及一種半導(dǎo)體器件的制造方法及其結(jié)構(gòu)，具體來(lái)說(shuō)涉及一種提高高 k柵介質(zhì)CMOS器件的性能的側(cè)墻結(jié)構(gòu)。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的發(fā)展，具有更高性能和更強(qiáng)功能的集成電路要求更大的元件密 度，而且各個(gè)部件、元件之間或各個(gè)元件自身的尺寸、大小和空間也需要進(jìn)一步縮小。32/22 納米工藝集成電路核心技術(shù)的應(yīng)用已經(jīng)成為集成電路發(fā)展的必然趨勢(shì)，也是國(guó)際上主要半 導(dǎo)體公司和研究組織競(jìng)相研發(fā)的課題之一。以“高k/金屬柵”技術(shù)為核心的CMOS器件柵 工程研究是32/22納米技術(shù)中最有代表性的核心工藝，與之相關(guān)的材料、工藝及結(jié)構(gòu)研究 已在廣泛的進(jìn)行中。對(duì)于具有高k/金屬柵結(jié)構(gòu)的MOS器件，高k柵介質(zhì)薄膜的質(zhì)量是保障整個(gè)器件性 能不斷提高的關(guān)鍵，尤其是高k柵介質(zhì)薄膜的氧空位和缺陷密度。目前，鉿(Hf)基高k柵 介質(zhì)薄膜已成為最有潛力的工業(yè)化候選材料，并被成功應(yīng)用到Intel公司的45nm工藝中， 并有望被用到下一個(gè)技術(shù)節(jié)點(diǎn)中。但對(duì)于Hf基高k柵介質(zhì)薄膜來(lái)說(shuō)，一個(gè)很?chē)?yán)重的問(wèn)題是 由薄膜中氧空位引起的一系列問(wèn)題，如對(duì)閾值電壓和溝道載流子遷移率的退化，可靠性降 低等。而且還對(duì)器件的閾值電壓產(chǎn)生嚴(yán)重的影響，如費(fèi)米能級(jí)釘扎效應(yīng)和PMOS器件中的平 帶電壓異常偏移現(xiàn)象(Vfb roll-off)等。如何降低MOS器件，尤其是pMOS器件中高k柵 介質(zhì)薄膜中的氧空位缺陷密度已成為一個(gè)關(guān)鍵性的研發(fā)課題。在現(xiàn)有的高k柵介質(zhì)/金屬柵結(jié)構(gòu)MOS器件制造工藝中，用化學(xué)方法(如原子層 沉積或者金屬有機(jī)化學(xué)氣相沉積)生長(zhǎng)的高k柵介質(zhì)薄膜層一般缺陷和電荷陷阱較多，而 且高k柵介質(zhì)薄膜不夠致密。為使高k柵介質(zhì)薄膜更加致密，同時(shí)減少氧空位和缺陷陷阱， 一般需要在400-1100°C的溫度下進(jìn)行一次后沉積退火處理(PDA)。但在此過(guò)程中，退火環(huán) 境中的氧會(huì)在高溫下由于擴(kuò)散作用進(jìn)入具有高k柵介質(zhì)/金屬柵結(jié)構(gòu)的MOS器件中，并穿 過(guò)介質(zhì)層最終到達(dá)Si02/Si界面處，與硅襯底反應(yīng)生成SiO2,從而使S^2界面層變厚。這 一問(wèn)題將導(dǎo)致整個(gè)柵結(jié)構(gòu)EOT (等效氧化層厚度)的增加，并最終影響到MOS器件的整體性 能。另外，在MOS器件制造工藝中，還有一步工藝需要在950-1100°C左右的溫度下進(jìn)行熱 退火來(lái)激活源/漏極中的摻雜離子。在此熱處理過(guò)程中，高k柵介質(zhì)薄膜中的氧會(huì)擴(kuò)散到 Si02/Si界面處，并在高k柵介質(zhì)薄膜中留下氧空位缺陷。pMOS器件中使用高-k柵極電介 質(zhì)和金屬柵極電極，可能包含一些缺點(diǎn)，這些缺陷會(huì)對(duì)器件的閾值電壓，尤其是PMOS器件 的閾值電壓特性產(chǎn)生嚴(yán)重的影響。如何降低PMOS器件中由于氧空位引起的閾值電壓增高 問(wèn)題已成為納米尺度CMOS器件加工工藝的關(guān)鍵課題。因此，需要一種改進(jìn)的半導(dǎo)體器件及其制造方法能夠提高具有高k柵介質(zhì)/金屬 柵結(jié)構(gòu)的CMOS器件的性能。

發(fā)明內(nèi)容
鑒于上述問(wèn)題，本發(fā)明提供了一種半導(dǎo)體器件，包括具有第一區(qū)域和第二區(qū)域的 半導(dǎo)體襯底；在所述第一區(qū)域上的屬于PMOS器件的第一柵極結(jié)構(gòu)；在所述第二區(qū)域上的屬 于nMOS器件的第二柵極結(jié)構(gòu)；在所述第一柵極結(jié)構(gòu)的側(cè)壁的多層第一側(cè)墻，其中所述多層 第一側(cè)墻中鄰接所述第一柵極結(jié)構(gòu)的層為氧化物層；在所述第二柵極結(jié)構(gòu)的側(cè)壁的多層第 二側(cè)墻，其中所述多層第二側(cè)墻中鄰接所述第二柵極結(jié)構(gòu)的層為氮化物層。此外，本發(fā)明還提供了一種半導(dǎo)體器件的制造方法，包括提供具有第一區(qū)域和第 二區(qū)域的半導(dǎo)體襯底；在所述第一區(qū)域上形成屬于PMOS器件的第一柵極結(jié)構(gòu)；在所述第二 區(qū)域上形成屬于nMOS器件的第二柵極結(jié)構(gòu)；在所述第一柵極結(jié)構(gòu)的側(cè)壁形成多層第一側(cè)墻， 其中所述多層第一側(cè)墻中鄰接所述第一柵極結(jié)構(gòu)的層為氧化物層；在所述第二柵極結(jié)構(gòu)的 側(cè)壁形成多層第二側(cè)墻，其中所述多層第二側(cè)墻中鄰接所述第二柵極結(jié)構(gòu)的層為氮化物層。應(yīng)用本發(fā)明不僅可以降低pMOS器件中高k柵介質(zhì)中的氧空位缺陷，而且還可以避 免高溫?zé)崽幚磉^(guò)程中nMOS器件的EOT增大的問(wèn)題，從而可以有效地提高高k柵介質(zhì)CMOS 器件的整體性能。


圖1示出了根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法的流程圖；圖2-14示出了根據(jù)本發(fā)明的不同方面的半導(dǎo)體器件的結(jié)構(gòu)圖。
具體實(shí)施例方式本發(fā)明通常涉及一種半導(dǎo)體器件及其制造方法，尤其涉及一種提高高k柵介質(zhì) CMOS器件的性能的側(cè)墻結(jié)構(gòu)。下文的公開(kāi)提供了許多不同的實(shí)施例或例子用來(lái)實(shí)現(xiàn)本發(fā)明 的不同結(jié)構(gòu)。為了簡(jiǎn)化本發(fā)明的公開(kāi)，下文中對(duì)特定例子的部件和設(shè)置進(jìn)行描述。當(dāng)然，它 們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù)參考數(shù)字 和/或字母。這種重復(fù)是為了簡(jiǎn)化和清楚的目的，其本身不指示所討論各種實(shí)施例和/或 設(shè)置之間的關(guān)系。此外，本發(fā)明提供了的各種特定的工藝和材料的例子，但是本領(lǐng)域普通技 術(shù)人員可以意識(shí)到其他工藝的可應(yīng)用于性和/或其他材料的使用。另外，以下描述的第一 特征在第二特征之“上”的結(jié)構(gòu)可以包括第一和第二特征形成為直接接觸的實(shí)施例，也可以 包括另外的特征形成在第一和第二特征之間的實(shí)施例，這樣第一和第二特征可能不是直接 接觸。參考圖1，圖1示出了根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的流程圖。方 法100可能包含在集成電路的形成過(guò)程或其部分中，可能包括靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM) 和/或者其它邏輯電路，無(wú)源元件例如電阻、電容器和電感，和有源元件例如P溝道場(chǎng)效應(yīng) 晶體管(PFET)，N溝道場(chǎng)效應(yīng)晶體管(NFET)，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)， 互補(bǔ)金屬氧化物半導(dǎo)體(CM0Q晶體管，雙極晶體管，高壓晶體管，高頻晶體管，其它記憶單 元，其組合和/或者其它半導(dǎo)體器件。在步驟101，首先提供具有第一區(qū)域204和第二區(qū)域206的半導(dǎo)體襯底202 (例如， 晶片)，參考圖2。在實(shí)施例中，襯底202包括晶體結(jié)構(gòu)中的硅襯底。如本領(lǐng)域所知曉的，根 據(jù)設(shè)計(jì)要求襯底可包括各種不同的摻雜配置(例如，P型襯底或者η型襯底)。襯底的其它例子包括其它元素半導(dǎo)體，例如鍺和金剛石?；蛘?，襯底可包括化合物半導(dǎo)體，例如，碳化 硅，砷化鎵，砷化銦，或者磷化銦。進(jìn)一步，為了提高性能，襯底可選擇性地包括一個(gè)外延層 (印i層)，和/或者硅絕緣體(SOI)結(jié)構(gòu)。更進(jìn)一步，襯底可包括形成在其上的多種特征， 包括有源區(qū)域，有源區(qū)域中的源極和漏極區(qū)域，隔離區(qū)域(例如，淺溝槽隔離(STI)特征)， 和/或者本領(lǐng)域已知的其它特征。參考圖2的例子，提供了一個(gè)包含第一區(qū)域204和第二 區(qū)域206的半導(dǎo)體襯底202。隨后，在步驟102在所述第一區(qū)域上形成屬于pMOS器件的第一柵極結(jié)構(gòu)，并且在 在所述第二區(qū)域上形成屬于nMOS器件的第二柵極結(jié)構(gòu)。例如，可以通過(guò)如下方法形成第 一、第二柵極結(jié)構(gòu)。在襯底202上形成界面層208，如圖2所示。界面層208可直接形成在 襯底202上。在本實(shí)施例中，界面層208可以為Si02、Si0N或者Si3N4。界面層208的厚度 為大約0. 2-lnm，優(yōu)選為0. 2-0. 8nm，最優(yōu)為0. 2-0. 7nm。也可以使用其他材料來(lái)形成界面 層，例如氮化硅或者氮氧化硅材料。界面層208可使用原子層沉積、化學(xué)氣相沉積(CVD)、高 密度等離子體CVD、濺射或其他合適的方法。以上僅僅是作為示例，不局限于此。在所述界面層208上形成柵極介質(zhì)層210，如圖3所示。柵極介質(zhì)層210可包括 高_(dá)k材料(例如，和氧化硅相比，具有高介電常數(shù)的材料)。高_(dá)k電介質(zhì)的例子包括例如鉿 基材料，如Hf02、HfSi0x、Hf0N、HfSi0N、HfA10x其組合和/或者其它適當(dāng)?shù)牟牧?，例如A1203、 ZrO2, ZrSiOx, Ta2O5, La203> HfLaOx, LaAlOx, LaSiOx,以及以上所述材料的氮化物、以上所述材 料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物。柵極電介質(zhì)層210的形成可包 括多個(gè)層，包括那些在形成nMOS晶體管柵極結(jié)構(gòu)和/或者pMOS晶體管柵極結(jié)構(gòu)中使用到 的層。柵極電介質(zhì)層可通過(guò)熱氧化、化學(xué)氣相沉積、原子層沉積(ALD)形成。實(shí)施例中，柵 極介質(zhì)層210的厚度為大約2-lOnm，優(yōu)選為2-5nm，最優(yōu)為大約為2-3nm。這僅是示例，本發(fā) 明不局限于此。而后，如圖4、5所示，在第一區(qū)域形成用于功函數(shù)控制的功函數(shù)金屬柵層212并且 在第二區(qū)域形成用于功函數(shù)控制的功函數(shù)金屬柵層214。如圖4所示，在形成柵極介質(zhì)層 210之后可以在其上沉積屬于第一區(qū)域的功函數(shù)金屬柵層212。功函數(shù)金屬柵層212可以 包括在大約2nm到大約IOOnm范圍之間的厚度，優(yōu)選為5-70nm，最優(yōu)為10-50nm。用于第一 功函數(shù)金屬柵層的材料可以包括 TaCx, TiN, TaN, MoNx, TiSiN, TiCN, TaAlC, TiAlN, PtSix, Ni3Si, Pt，Ru，Ir，Mo，HfRu, RuOx、多晶硅和金屬硅化物，及其它們的組合。如圖5所示，在 柵極介質(zhì)層210之上沉積屬于第二區(qū)域的功函數(shù)金屬柵層214。功函數(shù)金屬柵層可以包括 在大約2nm到大約IOOnm范圍之間的厚度，優(yōu)選為5-70nm，最優(yōu)為10-50nm。用于第二功函 數(shù)金屬柵層的材料可以包括 TaC，HfC, TiC, TiN, TaN, TaTbN, TaErN, TaYbN, TaSiN, HfSiN, MoSiN, RuTax, NiTax、多晶硅和金屬硅化物，及其它們的組合。這僅是示例，本發(fā)明不局限于 此。而后，在功函數(shù)金屬柵層上沉積多晶硅層216，如圖6所示，所述多晶硅層可以包 括在大約10-200nm的厚度，優(yōu)選為30-100nm，最優(yōu)為50-70nm。這僅是示例，本發(fā)明不局限 于此。在沉積多晶硅層后對(duì)所述第一區(qū)域和第二區(qū)域進(jìn)行圖形化，以形成第一柵極結(jié)構(gòu) 和第二柵極結(jié)構(gòu)，如圖7所示?？梢岳酶煞涛g或者濕法刻蝕技術(shù)對(duì)所述第一區(qū)域和第 二區(qū)域進(jìn)行圖形化。這僅是示例，本發(fā)明不局限于此。
在步驟103，在所述第一柵極結(jié)構(gòu)的側(cè)壁形成多層第一側(cè)墻以及在所述第二柵極 結(jié)構(gòu)的側(cè)壁形成多層第二側(cè)墻。其中所述多層第一側(cè)墻中鄰接所述第一柵極結(jié)構(gòu)的層為氧 化物層，所述多層第二側(cè)墻中鄰接所述第二柵極結(jié)構(gòu)的層為氮化物層。例如，可以通過(guò)如下方法來(lái)形成多層第一側(cè)墻和多層第二側(cè)墻。在所述第一區(qū)域 和第二區(qū)域上沉積氧化物層218。例如可以通過(guò)如原子層沉積方法、等離子增強(qiáng)化學(xué)氣象沉 積方法等方法，在第一區(qū)域和第二區(qū)域上沉積氧化物層218，如圖8所示，所述氧化物層218 的厚度可以為大約1-lOnm，優(yōu)選為2-5nm，最優(yōu)為2-3nm，所述氧化物218層可以是如SW2 或者其它含氧的合適氧化物材料例如SiONx, HfO2, Al2O3，Y2O3等。圖形化所述氧化物層218，并進(jìn)行刻蝕，以在第一區(qū)域形成鄰接所述第一柵極結(jié)構(gòu) 的第一側(cè)墻218，如圖9所示?？梢岳酶煞涛g或者濕法刻蝕技術(shù)對(duì)所述氧化物層進(jìn)行圖 形化。這僅是示例，本發(fā)明不局限于此。而后，如圖10所示，在所述第一區(qū)域和第二區(qū)域上沉積氮化物層220。例如可以 通過(guò)如原子層沉積方法、等離子增強(qiáng)化學(xué)氣象沉積方法等方法，在第一區(qū)域和第二區(qū)域上 沉積氮化物層220，所述氮化物層220的厚度可以為大約5-30nm，優(yōu)選為10-20nm，最優(yōu) 10-15nm，所述氮化物層220可以是如Si3N4或者其它合適的材料例如A1 Nx、Hf3N4、Tei3N5等。圖形化所述氮化物層220，并進(jìn)行刻蝕，以在第二區(qū)域形成鄰接所述第二柵極結(jié)構(gòu) 的第二側(cè)墻220，同時(shí)在第一區(qū)域形成鄰接所述第一側(cè)墻218的第二側(cè)墻220，如圖11所 示?？梢岳酶煞涛g或者濕法刻蝕技術(shù)對(duì)所述氧化物層進(jìn)行圖形化。這僅是示例，本發(fā) 明不局限于此?？蛇x擇地，可以在形成氮化物層后對(duì)所述第一區(qū)域和第二區(qū)域進(jìn)行離子注入，從 而形成第一源/漏延伸區(qū)222和第二源/漏延伸區(qū)224，如圖12所示?？梢赃x擇的注入離 子為B、BF2、As、P、及其他適合于nMOS和pMOS器件的離子等。然而，應(yīng)該知道，上述步驟可 以可選擇地執(zhí)行，或在適當(dāng)?shù)臅r(shí)候根據(jù)需要執(zhí)行。而后，如圖13所示，在所述第一區(qū)域和第二區(qū)域上沉積氧化物層226。例如，可以 通過(guò)如原子層沉積方法、等離子增強(qiáng)化學(xué)氣象沉積方法等方法，在第一區(qū)域和第二區(qū)域上 沉積氧化物層226，例如可以采用SiO2或者其它合適的材料，例如SiONx, HfO2, Al2O3，Y2O3等， 所述氧化物層2 的厚度可以為大約Ι-lOnm，優(yōu)選為3-7nm，最優(yōu)為3-5nm。繼而，可以在所 述氧化物層2 上沉積氮化物層228，例如可以通過(guò)如原子層沉積方法、等離子增強(qiáng)化學(xué)氣 象沉積方法等方法，在氧化物層2 上沉積氮化物層228，例如可以采用Si3N4或者其它合適 的材料，例如A1NX，Hf3N4等，所述氮化物層228的厚度可以為大約5-50nm，優(yōu)選為10-40nm， 最優(yōu)為20-30nm。圖形化所述氮化物層228，并進(jìn)行刻蝕，以在第一區(qū)域形成與第一柵極結(jié)構(gòu)的第二 側(cè)墻220鄰接的第三側(cè)墻2 和第四側(cè)墻228，所述第三側(cè)墻可用作多層側(cè)墻中第一和第二 側(cè)墻的刻蝕停止層，而所述第四側(cè)墻可以在隨后的納米級(jí)CMOS期間加工工藝中提供用于 嵌入式GeSi源漏結(jié)構(gòu)的氮化物側(cè)墻。同時(shí)在第二區(qū)域形成與所述第二柵極結(jié)構(gòu)的第二側(cè) 墻220鄰接的第三側(cè)墻2 和第四側(cè)墻228，所述第三側(cè)墻可用作多層側(cè)墻中第二側(cè)墻的 刻蝕停止層，而所述第四側(cè)墻可以在隨后的納米級(jí)CMOS期間加工工藝中提供用于嵌入式 GeSi源漏結(jié)構(gòu)的氮化物側(cè)墻。如圖14所示?？梢岳酶煞涛g或者濕法刻蝕技術(shù)對(duì)所述 氧化物層進(jìn)行圖形化。這僅是示例，本發(fā)明不局限于此。
此后，可以對(duì)器件進(jìn)行加工，例如進(jìn)行離子注入，以形成源/漏極區(qū)，并進(jìn)行摻雜 離子激活退火等工藝。以上利用側(cè)墻結(jié)構(gòu)可以提高高k柵介質(zhì)CMOS器件性能的示例中只是本發(fā)明的一 個(gè)典型的例子。在本實(shí)施例中，對(duì)于nMOS和pMOS器件，所用高k柵介質(zhì)為同一種材料，所 用功函數(shù)金屬柵層為兩種不同材料。但在其他示例中(圖中未示出)，對(duì)于nMOS和pMOS器 件，可以使不同種材料的高k柵介質(zhì)，所用金屬柵可能為同種材料。同時(shí)，對(duì)于nMOS和pMOS 器件中所用的同一種或不同種高k柵介質(zhì)材料，也可以可選擇地在其上形成不同種類(lèi)的帽 層材料，如對(duì)于nMOS器件可以是稀土金屬氧化物，如La2O3和^O3，對(duì)于pMOS器件可以是 Al2O3等。這些變化均不脫離本發(fā)明的范圍。根據(jù)本發(fā)明，一方面對(duì)于pMOS器件，第一層氧化物側(cè)墻可以在源/漏極摻雜離子 激活退火過(guò)程中為高k柵介質(zhì)薄膜提供部分氧原子來(lái)降低高k柵介質(zhì)層中的氧空位缺陷， 進(jìn)而實(shí)現(xiàn)提高閾值電壓的特性。另外，由于氧元素的電負(fù)性很大，所以側(cè)墻中的氧如果部分 擴(kuò)散到金屬柵電極中，將會(huì)提高金屬柵電極的有效功函數(shù)，這會(huì)進(jìn)一步降低器件的閾值電 壓。另一方面，側(cè)墻中的氧可能擴(kuò)散到Si02/Si界面處，并和Si襯底反應(yīng)生成SiO2,并不不 利地增加器件的Ε0Τ，因此，對(duì)于nMOS器件，由于第一層側(cè)墻是氮化物，所以當(dāng)進(jìn)行源/漏極 摻雜離子激活退火時(shí)，就避免了由于來(lái)自于側(cè)墻中的氧擴(kuò)散引起的EOT增大問(wèn)題。利用本發(fā)明在CMOS器件加工工藝中，在nMOS器件和pMOS器件中分別引入不同結(jié) 構(gòu)的側(cè)墻來(lái)提高具有高k柵介質(zhì)/金屬柵結(jié)構(gòu)的CMOS器件的性能。通過(guò)采取該工藝，不僅 可以降低PMOS器件中高k柵介質(zhì)中的氧空位缺陷，而且還可以避免高溫?zé)崽幚磉^(guò)程中nMOS 器件的EOT增大的問(wèn)題，從而可以有效地提高高k柵介質(zhì)CMOS器件的整體性能。雖然關(guān)于示例實(shí)施例及其優(yōu)點(diǎn)已經(jīng)詳細(xì)說(shuō)明，應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和 所附權(quán)利要求限定的保護(hù)范圍的情況下，可以對(duì)這些實(shí)施例進(jìn)行各種變化、替換和修改。對(duì) 于其他例子，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)容易理解在保持本發(fā)明保護(hù)范圍內(nèi)的同時(shí)，工藝 步驟的次序可以變化。此外，本發(fā)明的應(yīng)用范圍不局限于說(shuō)明書(shū)中描述的特定實(shí)施例的工藝、機(jī)構(gòu)、制 造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開(kāi)內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容 易地理解，對(duì)于目前已存在或者以后即將開(kāi)發(fā)出的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法 或步驟，其中它們執(zhí)行與本發(fā)明描述的對(duì)應(yīng)實(shí)施例大體相同的功能或者獲得大體相同的結(jié) 果，依照本發(fā)明可以對(duì)它們進(jìn)行應(yīng)用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機(jī)構(gòu)、制 造、物質(zhì)組成、手段、方法或步驟包含在其保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體器件，包括具有第一區(qū)域和第二區(qū)域的半導(dǎo)體襯底；在所述第一區(qū)域上的屬于PMOS器件的第一柵極結(jié)構(gòu)；在所述第二區(qū)域上的屬于nMOS器件的第二柵極結(jié)構(gòu)；在所述第一柵極結(jié)構(gòu)的側(cè)壁的多層第一側(cè)墻，其中所述多層第一側(cè)墻中鄰接所述第一 柵極結(jié)構(gòu)的層為氧化物層；在所述第二柵極結(jié)構(gòu)的側(cè)壁的多層第二側(cè)墻，其中所述多層第二側(cè)墻中鄰接所述第二 柵極結(jié)構(gòu)的層為氮化物層。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述多層第一側(cè)墻中鄰接所述第一柵極 結(jié)構(gòu)的層從包含下列元素的組中選擇元素來(lái)形成Si02、SiONx, HfO2, Al2O3^Y2O3及其組合。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述多層第二側(cè)墻中鄰接所述第二柵極 結(jié)構(gòu)的層從包含下列元素的組中選擇元素來(lái)形成=Si3NpAlNpHf3N4Jii3N5，及其組合。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述多層第一側(cè)墻和多層第二側(cè)墻分別 包括多個(gè)氧化物層和氮化物層。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中，所述氧化物層從包含下列元素的組中選 擇元素來(lái)形成Si02、Si0Nx、Hf02、Al203j203及其組合；并且其中，所述氮化物層從包含下列 元素的組中選擇元素來(lái)形成Si3N4、AlNx, Hf3N4, Ta3N5,及其組合。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述多層第一側(cè)墻中鄰接所述第一柵極 結(jié)構(gòu)的層的厚度大約為I-IOnm ；優(yōu)選為2-5nm ；最優(yōu)為2-3nm。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述多層第二側(cè)墻中鄰接所述第二柵極 結(jié)構(gòu)的層的厚度大約為5-30nm ；優(yōu)選為10-25nm ；最優(yōu)為10-15nm。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一柵極結(jié)構(gòu)包括形成于所述襯底的第一區(qū)域上的界面層、柵極介質(zhì)層和第一功函數(shù)金屬柵層；所述第 二金屬柵極結(jié)構(gòu)包括形成于所述襯底的第二區(qū)域上的界面層、柵極介質(zhì)層和第二功函數(shù) 金屬柵層。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述第一柵極結(jié)構(gòu)的柵極介質(zhì)層和所述第 二柵極結(jié)構(gòu)的柵極介質(zhì)層包括高k電介質(zhì)。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述第一柵極結(jié)構(gòu)的柵極介質(zhì)層和所述 第二柵極結(jié)構(gòu)的柵極介質(zhì)層從包含下列元素的組中選擇元素來(lái)形成Hf02、HfSi0x、HfSi0N、 HfAlOx, A1203、ZrO2, ZrSiOx, Ta2O5, La2O3> HfLaOx, LaSiOx 及上述元素的氮化物、氮氧化物、稀 土元素氧化物、稀土元素氮化物及其組合。
11.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述第一柵極結(jié)構(gòu)的柵極介質(zhì)層和所屬 第二柵極結(jié)構(gòu)的柵極介質(zhì)層的厚度大約為2-lOnm ；優(yōu)選為2-5nm ；最優(yōu)為2-3nm。
12.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述第一柵極結(jié)構(gòu)的功函數(shù)金屬柵層從 包含下列元素的組中選擇元素來(lái)形成=TaCx, TiN, TaN, MoNx, TiSiN, TiCN, TaAlC, TiAlN, PtSix, Ni3Si, Pt, Ru, Ir, Mo, HfRu, RuOx 及其組合。
13.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述第二柵極結(jié)構(gòu)的功函數(shù)金屬柵層從 包含下列元素的組中選擇元素來(lái)形成JaC，HfC, TiC, TiN, TaN, TaTbN, TaErN, TaYbN, TaSiN, HfSiN, MoSiN, RuTax, NiTax 及其組合。
14.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述第一柵極結(jié)構(gòu)的功函數(shù)金屬柵層 和所述第二柵極結(jié)構(gòu)的功函數(shù)金屬柵層的厚度大約為2-lOOnm;優(yōu)選為5-70nm，最優(yōu)為 10-50nm。
15.一種半導(dǎo)體器件的制造方法，包括提供具有第一區(qū)域和第二區(qū)域的半導(dǎo)體襯底；在所述第一區(qū)域上形成屬于PMOS器件的第一柵極結(jié)構(gòu)；在所述第二區(qū)域上形成屬于nMOS器件的第二柵極結(jié)構(gòu)；在所述第一柵極結(jié)構(gòu)的側(cè)壁形成多層第一側(cè)墻，其中所述多層第一側(cè)墻中鄰接所述第 一柵極結(jié)構(gòu)的層為氧化物層，在所述第二柵極結(jié)構(gòu)的側(cè)壁形成多層第二側(cè)墻，其中所述多 層第二側(cè)墻中鄰接所述第二柵極結(jié)構(gòu)的層為氮化物層。
16.根據(jù)權(quán)利要求15所述的方法，其中所述形成多層第一側(cè)墻的步驟包括在所述第 一區(qū)域和第二區(qū)域上形成氧化物層，刻蝕所述氧化物層以形成鄰接所述第一柵極結(jié)構(gòu)的 層；并且所述形成多層第二側(cè)墻的步驟包括在所述第一區(qū)域和第二區(qū)域上形成氮化物層， 刻蝕所述氮化物層以形成鄰接所述第二柵極結(jié)構(gòu)的層。
17.根據(jù)權(quán)利要求16所述的方法，其中所述鄰接所述第一柵極結(jié)構(gòu)的層從包含下列 元素的組中選擇元素來(lái)形成Si02、SiONx, HfO2, A1203、Y2O3及其組合。
18.根據(jù)權(quán)利要求15所述的方法，其中所述多層第一側(cè)墻中鄰接所述第一柵極結(jié)構(gòu) 的層的厚度大約為I-IOnm ；優(yōu)選為2-5nm ；最優(yōu)為2-3nm。
19.根據(jù)權(quán)利要求16所述的方法，其中所述鄰接所述第二柵極結(jié)構(gòu)的層從包含下列 元素的組中選擇元素來(lái)形成Si3N4、AlNx, Hf3N4, Ta3N5,及其組合。
20.根據(jù)權(quán)利要求15所述的方法，其中所述多層第二側(cè)墻中鄰接所述第二柵極結(jié)構(gòu) 的層的厚度大約為5-30nm ；優(yōu)選為10_25nm ；最優(yōu)為10_15nm。
21.根據(jù)權(quán)利要求15所述的方法，其中在形成鄰接所述第一柵極結(jié)構(gòu)的層和形成鄰接 所述第二柵極結(jié)構(gòu)的層的步驟之后，在所述第一區(qū)域和第二區(qū)域上形成多個(gè)氧化物層和氮 化物層，刻蝕所述氧化物層和氮化物層以形成多層第一側(cè)墻和多層第二側(cè)墻。
22.根據(jù)權(quán)利要求15所述的方法，其中所述形成第一柵極結(jié)構(gòu)和第二柵極的步驟包括在所述襯底上形成界面層；在所述界面層上形成柵極介質(zhì)層；在所述柵極介質(zhì)層上形成屬于第一區(qū)域的第一功函數(shù)金屬柵層；在所述柵極介質(zhì)層上形成屬于第二區(qū)域的第二功函數(shù)金屬柵層；在所述第一、第二功函數(shù)金屬柵層上形成多晶硅層；圖形化所述器件以形成第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)。
23.根據(jù)權(quán)利要求22所述的方法，其中所述第一柵極結(jié)構(gòu)的柵極介質(zhì)層和所述第二柵 極結(jié)構(gòu)的柵極介質(zhì)層包括高k電介質(zhì)。
24.根據(jù)權(quán)利要求22所述的方法，其中所述第一柵極結(jié)構(gòu)的柵極介質(zhì)層和所述第二 柵極結(jié)構(gòu)的柵極介質(zhì)層從包含下列元素的組中選擇元素來(lái)形成Hf02、HfSiOx, HfSiON、 HfAlOx, A1203、ZrO2, ZrSiOx, Ta2O5, La2O3> HfLaOx, LaSiOx 及上述元素的氮化物、氮氧化物、稀 土元素氧化物、稀土元素氮化物及其組合。
25.根據(jù)權(quán)利要求22所述的方法，其中所述第一柵極結(jié)構(gòu)的柵極介質(zhì)層和所述第二柵 極結(jié)構(gòu)的柵極介質(zhì)層的厚度大約為2-lOnm ；優(yōu)選為2-5nm ；最優(yōu)為2-3nm。
26.根據(jù)權(quán)利要求22所述的半導(dǎo)體器件，其中所述第一柵極結(jié)構(gòu)的功函數(shù)金屬柵層 從包含下列元素的組中選擇元素來(lái)形成JaCx, TiN, TaN, MoNx, TiSiN, TiCN, TaAlC, TiAlN, PtSix, Ni3Si, Pt, Ru, Ir, Mo, HfRu, RuOx 及其組合。
27.根據(jù)權(quán)利要求22所述的半導(dǎo)體器件，其中所述第二柵極結(jié)構(gòu)的功函數(shù)金屬柵層從 包含下列元素的組中選擇元素來(lái)形成JaC，HfC, TiC, TiN, TaN, TaTbN, TaErN, TaYbN, TaSiN, HfSiN, MoSiN, RuTax, NiTax 及其組合。
28.根據(jù)權(quán)利要求22所述的半導(dǎo)體器件，其中所述第一柵極結(jié)構(gòu)的功函數(shù)金屬柵層 和所述第二柵極結(jié)構(gòu)的功函數(shù)金屬柵層的厚度大約為2-lOOnm;優(yōu)選為5-70nm，最優(yōu)為 10-50nm。
全文摘要
本發(fā)明提供了一種半導(dǎo)體器件，包括具有第一區(qū)域和第二區(qū)域的半導(dǎo)體襯底；在所述第一區(qū)域上的屬于pMOS器件的第一柵極結(jié)構(gòu)；在所述第二區(qū)域上的屬于nMOS器件的第二柵極結(jié)構(gòu)；在所述第一柵極結(jié)構(gòu)的側(cè)壁的多層第一側(cè)墻，其中所述多層第一側(cè)墻中鄰接所述第一柵極結(jié)構(gòu)的層為氧化物層；在所述第二柵極結(jié)構(gòu)的側(cè)壁的多層第二側(cè)墻，其中所述多層第二側(cè)墻中鄰接所述第二柵極結(jié)構(gòu)的層為氮化物層。應(yīng)用本發(fā)明不僅可以降低pMOS器件中高k柵介質(zhì)中的氧空位缺陷，而且還可以避免高溫?zé)崽幚磉^(guò)程中nMOS器件的EOT增大的問(wèn)題，從而可以有效地提高高k柵介質(zhì)CMOS器件的整體性能。
文檔編號(hào)H01L21/28GK102064176SQ20091023754
公開(kāi)日2011年5月18日 申請(qǐng)日期2009年11月11日 優(yōu)先權(quán)日2009年11月11日
發(fā)明者王文武, 王曉磊, 陳世杰, 陳大鵬, 韓鍇 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所