專利名稱：一種監(jiān)控臺階儀測量芯片溝槽深度準確度的方法
技術領域：
本發(fā)明涉及半導體器件版圖設計技術領域，尤其涉及一種監(jiān)控臺階儀測量芯片溝 槽深度準確度的方法。
背景技術：
源漏擊穿電壓Bvdss和源漏導通電阻Rdson是低壓溝槽DMOS(DMOS)器件較為關 鍵的參數(shù)，該兩個參數(shù)相互之間較為敏感，一般情況下，Bvdss的期望值為20伏 100伏， Rdson的期望值為低于十幾毫歐，由于Bvdss和Rdson的取值與溝槽深度有關，因此溝槽深 度不同可能會確定出不同取值的Bvdss和Rdson，因此，在干刻溝槽工藝過程中，對溝槽的 深度進行精確的控制顯得尤為重要。目前，普通設計的 DMOS (Double-diffused Metal Oxide kmiconductor，雙擴散 金屬氧化物半導體)溝槽光刻層版圖只需要在晶圓的芯片區(qū)有溝槽圖形，但是目前的溝槽 的深度與寬度的比值較大，一般情況下，如圖3A所示，芯片區(qū)的溝槽的寬度約為0. 4um，溝 槽的深度為1. 3um 2. 5um左右，而臺階儀的探測針的直徑一般為十幾um以上，因此，若采 用臺階儀對芯片溝槽的深度進行測量將可能會破壞芯片的內部結構，因此，目前還不能采 用臺階儀對芯片溝槽的深度進行測量。目前，監(jiān)控溝槽深度所采用的方式為預先試做先行 片，并將先行片進行SEMScanning Electron Microscope.，掃描電子顯微鏡)切片，在進行 溝槽蝕刻工序時，通過掃描SEM觀察干刻后得到的溝槽的深度是否達到預定的深度要求， 若沒有，則通過計算刻蝕速率或增加刻蝕時間或減少刻蝕時間來控制溝槽的深度達到設定 的深度要求?，F(xiàn)有技術，雖然能夠在一定程度上控制溝槽的深度達到設定的深度要求，但是仍 然存在以下缺陷(1)由于在每次進行溝槽刻蝕時，都需要大量的先行片做切片監(jiān)控，并且再用SEM 對溝槽當前的深度進行測量，再根據(jù)SEM測量得到的數(shù)據(jù)決定是否調整干刻溝槽的時間， 因此，耗時比較長。(2)若干刻設備處于工作不良狀態(tài)，刻蝕速率有波動時，在溝槽的深度沒有達到設 定的深度要求，若根據(jù)該波動的刻蝕速率來調整干刻時間將可能導致刻蝕后的溝槽的深度 不準確，繼而將會導致產品的良率；另外，若SEM本身存在測量精確度較低的問題時還可能 導致對溝槽當前深度進行測量得到的測量數(shù)據(jù)不準確，從而導致實際刻蝕后的溝槽的深度 并不能達到設定的深度要求。

發(fā)明內容
本發(fā)明實施例提供一種監(jiān)控臺階儀測量芯片溝槽深度準確度的方法，以降低對芯 片溝槽深度進行監(jiān)控的時延、提高溝槽深度監(jiān)控的準確性以及達到對臺階儀測量芯片溝槽 深度的準確度進行監(jiān)控的目的。一種監(jiān)控臺階儀測量芯片溝槽深度的準確度的方法，包括
針對劃片道區(qū)的十字交錯區(qū)填充極性與芯片區(qū)的溝槽光刻層的極性相同溝槽深 度測試模塊的多片晶圓中的每一片晶圓，為所述晶圓設置對應的刻蝕時長，執(zhí)行下述步驟 得到所述多片晶圓的芯片區(qū)的溝槽深度d 在所述晶圓表面生成一層保護膜；對所述晶圓的芯片區(qū)與劃片道區(qū)進行溝槽光刻 與溝槽刻蝕處理，溝槽刻蝕時長為所述晶圓對應的設定的刻蝕時長，在所述芯片區(qū)形成第 一溝槽，在所述劃片道區(qū)的溝槽深度測試模塊中形成用于對所述第一溝槽的深度進行檢測 的第二溝槽；采用臺階儀測量所述第二溝槽的深度為dl ；根據(jù)所述dl與所述保護膜的厚度 d2得到所述第一溝槽的深度d ；采用掃描電子顯微鏡測量所述多片晶圓的劃片道區(qū)的第二溝槽的深度為d’ ；根據(jù)通過所述臺階儀得到的多片晶圓的第二溝槽的深度d2、第一溝槽深度d以及 通過掃描電子顯微鏡得到的所述多片晶圓的第二溝槽的深度d，確定出所述臺階儀測量芯 片區(qū)的溝槽深度的準確度是否達到準確度要求。本發(fā)明實施例中，一方面，將臺階儀測量得到的多個晶圓的芯片區(qū)的第一溝槽深 度與掃描電子顯微鏡測試得到的相應晶圓的第一溝槽的深度值進行比較，從而判斷臺階儀 測量溝槽深度的準確度是否符合期望的要求，從而實現(xiàn)了對臺階儀測量溝槽深度的準確度 進行監(jiān)控，以保證測量得到的芯片區(qū)的溝槽深度值的準確性；另一方面，在晶圓的劃片道區(qū) 引入溝槽深度測試模塊，并對晶圓的芯片區(qū)與劃片道區(qū)都進行溝槽光刻與溝槽刻蝕操作， 在芯片區(qū)與劃片道區(qū)的溝槽深度測試模塊中形成溝槽；通過臺階儀測量出溝槽深度測試模 塊中的溝槽的深度，并根據(jù)該溝槽的深度與晶圓表面的保護膜的厚度確定出芯片區(qū)的溝槽 的深度。采用本發(fā)明技術方案，只需要采用臺階儀即可實時、準確的監(jiān)控芯片區(qū)的溝槽的深 度，從而克服了現(xiàn)有技術中每次對芯片溝槽深度進行測量時需要通過掃描電子顯微鏡對先 行片進行切片處理來測量得到芯片區(qū)溝槽的深度至，并根據(jù)溝槽的深度確定是否調整干刻 時間而導致對溝槽深度監(jiān)控延時較大、準確度較低的問題。


圖IA為本發(fā)明實施例中監(jiān)控臺階儀測量芯片溝槽深度準確度的方法流程；圖IB為本發(fā)明實施例中測量得到晶圓芯片區(qū)溝槽深度的方法流程圖；圖2A為現(xiàn)有技術中晶圓表面的示意圖；圖2B為本發(fā)明實施例中在晶圓表面的十字區(qū)域劃片道內引入溝槽深度測試模塊 的示意圖；圖3A為現(xiàn)有技術中在晶圓的芯片區(qū)形成溝槽的示意圖；圖;3B為本發(fā)明實施例中在晶圓的芯片區(qū)與劃片道區(qū)形成溝槽的示意圖；圖4為本發(fā)明實施例中用于對臺階儀測試溝槽深度的準確度進行檢測的數(shù)據(jù)列 表；圖5為本發(fā)明實施例中臺階儀、SEM測試溝槽深度以及計算所的溝槽深度之間的 對應關系曲線圖；圖6為本發(fā)明實施例中晶圓芯片溝槽深度與消耗的總刻蝕時長對應表。
具體實施例方式下面結合說明書附圖對本發(fā)明實施例進行詳細的描述。參見圖1A，為本發(fā)明實施例中監(jiān)控臺階儀測量芯片溝槽深度準確度的方法流程， 該流程包括步驟步驟101、選取多片相同的晶圓，包括材質、極性都相等。步驟102、分別為該多片晶圓設定對應的溝槽刻蝕時長，并且該多片晶圓對應的溝 槽刻蝕時長呈線性變化。步驟103、針對每一個晶圓，在該晶圓的芯片區(qū)與劃片道區(qū)進行溝槽刻蝕，溝槽刻 蝕時長與該晶圓對應的設定的刻蝕時長相同，分別在芯片區(qū)與劃片道區(qū)形成溝槽；并通過 臺階儀測量得到該晶圓的劃片道區(qū)的溝槽的深度，根據(jù)該溝槽深度與保護膜的厚度即可得 到該晶圓芯片區(qū)的溝槽的深度d，并采用SEM直接測量得到該晶圓芯片區(qū)的溝槽的深度d’。步驟104、根據(jù)臺階儀測量得到的該多個晶圓的劃片道區(qū)的溝槽的深度值、芯片區(qū) 溝槽的深度值d以及SEM測量得到的該多個晶圓的芯片區(qū)溝槽的深度值，確定臺階儀測量 溝槽深度的準確度是否符合期望要求。上述流程中的步驟104的具體實現(xiàn)流程如圖IB所示。參見圖1B，為本發(fā)明實施例中測量得到晶圓芯片區(qū)溝槽深度的方法流程圖，該流 程以上述多片晶圓中的任意一晶圓為例進行說明，預先在晶圓表面的十字交錯區(qū)填充形狀 為長方體的模塊(即溝槽深度測試模塊)，該模塊的極性與芯片區(qū)的溝槽光刻層的極性相 同，并且在光刻工藝時，該長方體模塊為光刻打開區(qū)；該流程包括以下步驟步驟201、在晶圓21表面生成一層保護膜，如硬掩膜層31。該步驟中的晶圓的結構如圖2B所示，是在現(xiàn)有的如圖2A所示的晶圓21的全部或 部分十字交錯區(qū)22中填充溝槽深度測試模塊23所得。較佳地，為了達到更好的測量溝槽 深度的效果，本發(fā)明實施例中，晶圓21中的相對于晶圓表面均勻分布的多個十字交錯區(qū)22 中填充有溝槽深度測試模塊23，如圖2B所示，晶圓21表面中均勻分布的5個十字交錯區(qū) 22中填充有溝槽深度測試模塊23。其中，溝槽深度測試模塊23的上表面的寬度可設置為 60um，長度設置為lOOum，并且該多個分布在晶圓21表面的溝槽深度測試模塊23制成GDS 文件交制版廠制成的溝槽層的光刻版。本發(fā)明實施例中，可將生長墊氧化層作為硬掩膜層31，還可以采用現(xiàn)有較為常規(guī) 的方式生成硬掩膜層31，實現(xiàn)方式多種多樣。步驟202、同時對晶圓21中的芯片區(qū)與劃片道區(qū)進行光刻操作，并分別在芯片區(qū) 與劃片道區(qū)形成溝槽光刻圖形。步驟203、對硬掩膜層31進行刻蝕操作，分別在芯片區(qū)與劃片道區(qū)形成刻蝕圖形。步驟204、去除晶圓21表面的光刻膠層(光刻膠層未在附圖中標注)。步驟205、同時對芯片區(qū)與劃片道區(qū)進行溝槽刻蝕，溝槽刻蝕時長與該晶圓對應的 設定溝槽刻蝕時長相同，在芯片區(qū)形成溝槽33以及在劃片道區(qū)的溝槽深度測試模塊23中 形成用于對溝槽33的深度進行監(jiān)控的溝槽34。該步驟中，如圖:3B所示，形成的溝槽33的寬度小于臺階儀32的探針的最大直徑 (臺階儀的探針為錐體形狀，探針的最大直徑就是該錐體的底面圓的直徑)，溝槽34的寬度 大于臺階儀32的探針的最大直徑，因此可通過臺階儀32對溝槽34的深度進行測量。
步驟206、通過光學膜厚測試儀(附圖中未標注)測量晶圓21表面的硬掩膜層31 的厚度(用d2表示)。步驟207、通過臺階儀32實時測量溝槽34的深度(用dl表示)。該步驟中，通過臺階儀的探針32測試溝槽34的深度的方式如下將臺階儀探針 32劃過位于劃片道區(qū)十字交錯區(qū)22的溝槽深度測試模塊23，得到的測試數(shù)據(jù)即為溝槽34 的深度值。步驟208、根據(jù)硬掩膜層31的厚度d2與溝槽34的深度dl確定出芯片區(qū)的溝槽 33的深度(用d表示)。該步驟中，確定芯片區(qū)的溝槽33的深度具體為將(dl-d2)確定為溝槽33的深度 d (艮P d = (dl-d2))。步驟209、當確定出芯片區(qū)中的溝槽33的深度d達到設定的深度閾值時，去除晶圓 21表面的硬掩膜層31。較佳地，為了更好的監(jiān)控臺階測試儀對溝槽深度進行監(jiān)控的準確性，及時發(fā)現(xiàn)臺 階儀測試是否準確，本發(fā)明實施例還建立SEM測試芯片區(qū)的溝槽33的深度與臺階儀測試劃 道片區(qū)的溝槽34的深度的關系曲線圖，通過該關系曲線圖分析臺階儀測試是否準確，從而 達到及時監(jiān)控臺階儀測試是否準確的目的。下面以一具體的實例對上述流程步驟104中的確定臺階儀測量溝槽深度的準確 度是否符合期望要求進行詳細的描述。本發(fā)明實施例中，取在劃片道區(qū)引入溝槽深度測試模塊的6片晶圓(編號分別為 01# 06#)，并為該6片晶圓設定對應的刻蝕時長，01# 06#晶圓的刻蝕時長呈線性變化， 如依次設置為140s、155s、170s、185s、200s、215s ；并設定01# 06#晶圓的芯片區(qū)的溝槽 的深度值的期望值依次為 1. 45um、l. 55um、l. 65um、l. 75um、l. 85um、l. 95um。針對上述6片晶圓中的每一片晶圓，進行下述操作步驟1、采用上述流程中的溝槽刻蝕方式對晶圓芯片區(qū)與劃片道區(qū)中的溝槽深度 測試模塊進行刻蝕處理，對該晶圓的刻蝕時長與該晶圓對應的設定刻蝕時長相等，在該晶 圓的芯片區(qū)形成溝槽以及在該晶圓劃片道區(qū)的溝槽深度測試模塊中形成溝槽。步驟2、通過臺階儀32的探針測量得到該晶圓的溝槽深度測試模塊中形成溝槽的 深度值dl并記錄，并通過光學膜厚測試儀測量該晶圓表面的硬掩膜層31的厚度d2，將臺階 儀32測試得到的溝槽深度值dl減去硬掩膜層的厚度d2得到晶圓的芯片區(qū)溝槽的深度值 d(其中d = dl-d2)并記錄。步驟3、采用SEM直接測量上述晶圓的芯片區(qū)的溝槽的深度，得到的深度值為d’并記錄。通過上述三個步驟即可得到6片晶圓的三組數(shù)據(jù)。如圖4所示的數(shù)據(jù)列表即為記錄的各個晶圓進行溝槽刻蝕的時長及其對應的三 組數(shù)據(jù)；根據(jù)圖4所示列表記錄的數(shù)據(jù)，得到如圖5所示的多條近似曲線關系圖，對臺階儀 測量溝槽深度的準確度是否符合期望要求進行判斷，判斷方式如下步驟1、將SEM測量01# 06#晶圓依次得到的各晶圓的芯片區(qū)的溝槽的深度值以 折線段連接，得到近似曲線Q3;步驟2、將臺階儀測量01# 06#晶圓依次得到的各晶圓的劃片道區(qū)的溝槽的深度值以折線段連接，得到近似曲線Ql ；步驟3、將通過臺階儀測量得到的劃片道區(qū)的溝槽深度得到的01# 06#晶圓的芯 片區(qū)溝槽的深度值以折線段連接，得到近似曲線Q2 ；步驟4、對該三條曲線進行分析、比較確定臺階儀測量溝槽深度的準確性。如比 較數(shù)據(jù)曲線Ql與數(shù)據(jù)曲線Q3可知，兩者都呈近似的線性變化，且該兩條曲線的斜率近似相 等(即針對每一個晶圓，確定出通過臺階儀測試得到該晶圓的芯片區(qū)溝槽的深度值與通過 SEM測量該晶圓的芯片區(qū)溝槽的深度值的差值在設定的波動范圍內)；比較數(shù)據(jù)曲線Q3與 數(shù)據(jù)曲線Q2可知，該兩條曲線基本吻合；從而可以確定出通過臺階儀測量溝槽深度的準確 性較高。通過比較分析可知，通過臺階儀測量晶圓劃片道區(qū)的溝槽深度來得到芯片區(qū)的溝 槽的深度值與直接通過SEM測量得到的芯片區(qū)的溝槽的深度值基本相等，因此，通過臺階 儀對晶圓芯片區(qū)的溝槽的深度進行監(jiān)控的準確性較高。若根據(jù)上述三條曲線分析得到臺階 儀對溝槽深度的測量不準確時，則需要對臺階儀進行檢修等操作，以進一步保證臺階儀對 芯片區(qū)的溝槽的深度進行監(jiān)控的準確性。較佳地，為進一步保證實際應用中在芯片區(qū)所形成的溝槽的深度準確性的同時縮 短溝槽刻蝕過程中所需調試時間和調試次數(shù)及縮短產品作業(yè)時延，本發(fā)明實施例在根據(jù)上 述方式確定出臺階儀對溝槽深度測量的準確度較高時，包括以下步驟采用臺階儀監(jiān)控到晶圓芯片區(qū)的溝槽的深度達到設定的深度閾值時，記錄對該晶 圓的芯片進行溝槽刻蝕所實際消耗的總的刻蝕時長，并建立該總的刻蝕時長與深度閾值的 對應關系；后續(xù)對其他晶圓的芯片區(qū)進行溝槽刻蝕時，直接根據(jù)該對應關系，調整對上述 其他晶圓的芯片區(qū)進行溝槽刻蝕的刻蝕時長，以使芯片區(qū)的溝槽的深度達到設定的深度閾 值，不需要再頻繁的根據(jù)當前芯片區(qū)的溝槽的深度來調整刻蝕時間以使芯片區(qū)的溝槽的深 度達到設定的深度閾值。采用該種方式可以在保證得到準確的溝槽深度的同時還縮短了對 芯片進行溝槽刻蝕過程中所需調試時間和調試次數(shù)，從而進一步的提高產品作業(yè)時延，提 高效率。對于在實際應用中對批量的晶圓進行溝槽刻蝕時，效果尤為顯著。以本發(fā)明實施例中列舉的6片晶圓為例對上述的方式進行詳細的描述，如分別為01# 06#晶圓設定對應的溝槽深度閾值分別為1. 55um、l. 65um、l. 75um、 1. 85um、l. 95um、2. 05umo繼續(xù)對上述01# 06#晶圓的芯片區(qū)的溝槽進行刻蝕，采用臺階儀監(jiān)控01# 06#晶圓的芯片區(qū)的溝槽深度，當監(jiān)控到該6片晶圓的芯片區(qū)的溝槽深度分別達到1. 55um、 1. 65um、l. 75um、l. 85um、l. 95um、2. 05um時，記錄對該01# 06#晶圓進行溝槽刻蝕所實際 消耗的總的刻蝕時長(該總的刻蝕時長為溝槽深度從0 溝槽深度閾值所消耗的總時長) 分別為tl、t2、t3、t4、t5、t6，并建立上述晶圓及其對應的溝槽深度閾值和實際消耗的總刻 蝕時長的對應關系如圖6所示。在后續(xù)需要對其他的晶圓進行溝槽刻蝕時，只需要根據(jù)如 圖6所示的對應關系，即可調整對上述其他晶圓進行溝槽刻蝕的時長。本發(fā)明技術方案主要應用于并不僅限于DMOS器件，還可應用于IGBTansulated Gate Bipolar Transistor，絕緣柵雙極型晶體管)器件中。本發(fā)明實施例中，一方面，將臺階儀測量得到的多個晶圓的芯片區(qū)的第一溝槽深 度與掃描電子顯微鏡測試得到的相應晶圓的第一溝槽的深度值進行比較，從而判斷臺階儀測量溝槽深度的準確度是否符合期望的要求，從而實現(xiàn)了對臺階儀測量溝槽深度的準確度 進行監(jiān)控，以保證測量得到的芯片區(qū)的溝槽深度值的準確性；另一方面，在晶圓的劃片道區(qū) 引入溝槽深度測試模塊，并對晶圓的芯片區(qū)與劃片道區(qū)都進行溝槽光刻與溝槽刻蝕操作， 在芯片區(qū)與劃片道區(qū)的溝槽深度測試模塊中形成溝槽；通過臺階儀測量出溝槽深度測試模 塊中的溝槽的深度，并根據(jù)該溝槽的深度與晶圓表面的保護膜的厚度確定出芯片區(qū)的溝槽 的深度。采用本發(fā)明技術方案，只需要采用臺階儀即可實時、準確的監(jiān)控芯片區(qū)的溝槽的深 度，從而克服了現(xiàn)有技術中每次對芯片溝槽深度進行測量時需要通過掃描電子顯微鏡對先 行片進行切片處理來測量得到芯片區(qū)溝槽的深度至，并根據(jù)溝槽的深度確定是否調整干刻 時間而導致對溝槽深度監(jiān)控延時較大、準確度較低的問題；再一方面，本發(fā)明實施例中，在 分析得到臺階儀對溝槽深度進行測量的準確度較高時，采用臺階儀監(jiān)控到晶圓芯片區(qū)的溝 槽的深度達到設定的深度閾值時，記錄對該晶圓的芯片進行溝槽刻蝕所實際消耗的刻蝕時 長，并建立該刻蝕時長與深度閾值的對應關系；后續(xù)對其他晶圓的芯片區(qū)進行溝槽刻蝕時， 直接根據(jù)該對應關系，調整對上述其他晶圓的芯片區(qū)進行溝槽刻蝕的刻蝕時長，不需要再 頻繁的根據(jù)當前芯片區(qū)的溝槽的深度來調整刻蝕時間以使芯片區(qū)的溝槽的深度達到設定 的深度閾值，從而在保證得到準確的溝槽深度的同時還縮短了對芯片進行溝槽刻蝕過程中 所需調整時間和調整次數(shù)，從而進一步的縮短產品作業(yè)時延，提高效率。
顯然，本領域的技術人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精 神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍 之內，則本發(fā)明也意圖包含這些改動和變型在內。
權利要求
1.一種監(jiān)控臺階儀測量芯片溝槽深度的準確度的方法，其特征在于，包括針對劃片道區(qū)的十字交錯區(qū)填充極性與芯片區(qū)的溝槽光刻層的極性相同溝槽深度測 試模塊的多片晶圓中的每一片晶圓，為所述晶圓設置對應的刻蝕時長，執(zhí)行下述步驟得到 所述多片晶圓的芯片區(qū)的溝槽深度d 在所述晶圓表面生成一層保護膜；對所述晶圓的芯片區(qū)與劃片道區(qū)進行溝槽光刻與溝 槽刻蝕處理，溝槽刻蝕時長為所述晶圓對應的設定的刻蝕時長，在所述芯片區(qū)形成至少一 個第一溝槽，在所述劃片道區(qū)的溝槽深度測試模塊中形成用于對所述第一溝槽的深度進行 檢測的第二溝槽；采用臺階儀測量所述第二溝槽的深度為dl ；根據(jù)所述dl與所述保護膜的 厚度d2得到所述第一溝槽的深度d ；采用掃描電子顯微鏡測量所述多片晶圓的劃片道區(qū)的第二溝槽的深度為d’ ；根據(jù)通過所述臺階儀得到的多片晶圓的第二溝槽的深度d2、第一溝槽深度d以及通過 掃描電子顯微鏡得到的所述多片晶圓的第二溝槽的深度d，確定出所述臺階儀測量芯片區(qū) 的溝槽深度的準確度是否達到準確度要求。
2.如權利要求1所述的方法，其特征在于，所述多片晶圓對應的設定的刻蝕時長呈線 性變化；所述確定出所述臺階儀測量芯片區(qū)的溝槽深度的準確度，具體為將所述多個晶圓按照對應的刻蝕時長從低到高的順序進行排序；若排序后的所述多個晶圓的第二溝槽的深度值dl依次呈等差變化，且每個晶圓的 (d-d’ )在設定的波動范圍內時，則確定所述臺階儀測量溝槽深度的準確度達到準確度要 求。
3.如權利要求1所述的方法，其特征在于，所述多片晶圓中的每一片晶圓的劃片道區(qū) 的十字交錯區(qū)填充溝槽深度測試模塊，具體為在晶圓表面中的相對于晶圓表面均勻分布的多個十字交錯區(qū)中填充有溝槽深度測試 模塊。
4.如權利要求1所述的方法，其特征在于，所述第一溝槽與所述第二溝槽為長方體；所述第一溝槽的寬度小于所述臺階儀的探針的最大直徑，所述第二溝槽的寬度大于所述臺階儀的探針的最大直徑。
5.如權利要求1所述的方法，其特征在于，根據(jù)所述dl與所述保護膜的厚度d2得到所 述第一溝槽的深度d，具體為將所述dl與d2的差值確定為所述第一溝槽的深度d。
6.如權利要求1 5任一項所述的方法，其特征在于，得到所述晶圓表面的保護膜的厚 度d2，具體為采用光學膜厚測試儀測量所述保護膜的厚度，并將所述光學膜厚測試儀的測量數(shù)據(jù)確 定為所述保護膜的厚度d2。
7.如權利要求1 5任一項所述的方法，其特征在于，還包括針對所述多片晶圓中的每一晶圓，在所述晶圓的芯片區(qū)與劃片道區(qū)分別得到第一溝槽 與第二溝槽之后，去除所述晶圓表面的保護膜。
8.如權利要求1 5任一項所述的方法，其特征在于，所述保護膜為硬掩模層。
9.如權利要求1 5任一項所述的方法，其特征在于，在確定出所述臺階儀測量芯片區(qū)的溝槽的準確度達到準確度要求之后，還包括步驟為所述多片晶圓分別設定對應的溝槽深度閾值d”，且各晶圓對應的溝槽深度閾值d” 大于各自的第一溝槽的深度值d ；針對所述多片晶圓中的每一片晶圓，繼續(xù)對該晶圓的第一溝槽進行刻蝕，通過臺階儀 測量得到所述晶圓的第一溝槽的深度達到d”時，記錄該晶圓的第一溝槽的深度從d到達d” 的第二刻蝕時長，將所述晶圓對應的設定刻蝕時長與所述第二刻蝕的時長的和值確定為所 述晶圓的第一溝槽的深度達到d”所消耗的總時長；根據(jù)所述多片晶圓對應的溝槽深度閾值及消耗的總時長，建立各晶圓及其對應的溝槽 深度閾值和總時長的對應關系。
全文摘要
本發(fā)明公開了一種監(jiān)控臺階儀測量芯片溝槽深度準確度的方法，以降低對芯片溝槽深度進行監(jiān)控的時延、提高溝槽深度監(jiān)控的準確性以及達到對臺階儀測量芯片溝槽深度的準確度進行監(jiān)控的目的。該方法包括選取多片晶圓，針對每一片晶圓，通過臺階儀測量得到晶圓劃片道區(qū)的溝槽深度與硬掩模層的厚度確定出晶圓芯片區(qū)中的溝槽的深度；并通過分析該多片晶圓的芯片區(qū)的溝槽的深度值，確定臺階儀對溝槽深度進行測量的準確度是否達到準確度要求。采用本發(fā)明技術方案可縮短對溝槽深度進行控制的時延、提高了對芯片溝槽深度進行控制的精確度，并且實現(xiàn)了對臺階儀測量溝槽深度的準確度進行監(jiān)控的目的。
文檔編號H01L21/00GK102097286SQ200910242488
公開日2011年6月15日 申請日期2009年12月15日 優(yōu)先權日2009年12月15日
發(fā)明者張立榮, 方紹明, 曾永祥, 王新強, 陳勇 申請人:北大方正集團有限公司, 深圳方正微電子有限公司