專利名稱：電子部件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子部件及其制造方法，特別，涉及通過在部件主體的表面的特定的 區(qū)域上直接實施鍍覆來形成外部電極的電子部件及其制造方法。
背景技術(shù)：
本發(fā)明有興趣的外部電極形成方法例如記載在特開昭63-169014號公報(專利文 獻1)中。在專利文獻1中，例如記載有疊層陶瓷電容器的外部電極的形成方法。更詳細(xì)地， 疊層陶瓷電容器所具有的部件主體形成為具有相互對置的1對主面、相互對置的1對側(cè)面、 以及相互對置的1對端面的長方體形狀，內(nèi)部電極的(端部邊緣)在上述端面上露出。外 部電極通過無電解鍍覆而形成，并使在部件主體的端面上露出的內(nèi)部電極的端緣短路。在專利文獻1中，公開有僅在部件主體的端面上形成了外部電極的結(jié)構(gòu)。然而，僅 在部件主體的端面上形成了外部電極的疊層陶瓷電容器的表面安裝性較差。要提高表面安 裝性就必須延伸至主面及側(cè)面的各一部分且與端面相鄰的部分上來形成外部電極，而不僅 僅是形成在部件主體的端面上。在通過在部件主體的表面直接實施鍍覆來形成外部電極的情況下，通過采用鍍覆 生長力較高的鍍覆液以及鍍覆條件，就能夠使鍍覆膜生長至主面及側(cè)面的各一部分且與端 面相鄰的部分上，而不僅僅是生長在部件主體的端面上。但是，控制鍍覆膜的生長的到達 點、即在部件主體的主面及側(cè)面上的卷繞部分的端緣使其不在希望的位置上產(chǎn)生偏差是較 為困難的。另外，專利文獻1中記載的技術(shù)雖然為了形成外部電極而應(yīng)用了無電解鍍覆，但 是對于應(yīng)用電解鍍覆的情況也有同樣的問題。專利文獻1 特開昭63-169014號公報

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種能夠解決上述問題的電子部件及其制造方法，即， 提供一種在通過在部件主體的表面直接實施鍍覆來形成外部電極的情況下能夠良好地控 制構(gòu)成外部電極的鍍覆膜的端緣的位置的電子部件及其制造方法。本發(fā)明首先針對如下電子部件，S卩，這樣的電子部件包括部件主體、和形成在部 件主體的表面的特定區(qū)域上的外部電極，其中，通過在部件主體的表面直接實施鍍覆而形 成外部電極，為了解決上述技術(shù)課題，在部件主體的表面，在劃分上述特定區(qū)域的位置處設(shè) 置有階差，外部電極的端緣位于階差的部分。在本發(fā)明中，階差可以從部件主體的表面的特定區(qū)域開始至規(guī)定高度為止具有大 致垂直上升的壁面而形成，也可以從部件主體的表面的特定區(qū)域開始至規(guī)定深度為止具有 大致垂直下垂的壁面而形成。在本發(fā)明的電子部件中，部件主體實質(zhì)上形成為具有相互相對的1對主面、相互 相對的1對側(cè)面、以及相互相對的1對端面的長方體形狀，在外部電極形成在1對端面上以 及主面及側(cè)面的各一部分且與各端面相鄰的各部分上的情況下，階差按照圍繞部件主體的方式而設(shè)置在主面及側(cè)面上。在上述實施方式中，更優(yōu)選的是按照如下方式來形成，S卩，部件主體具有通過具有在主面方向上延伸且疊層的多個電絕緣層以及沿著電絕緣層間的特定界面而形成的內(nèi)部 電極從而構(gòu)成的疊層構(gòu)造，內(nèi)部電極的端緣在部件主體的至少一個端面上露出，外部電極 覆蓋內(nèi)部電極露出的端緣。本發(fā)明另外也針對具有部件主體、和形成在部件主體的表面的特定區(qū)域上的外部 電極的電子部件的制造方法。本發(fā)明的電子部件的制造方法包括準(zhǔn)備部件主體的工序，其中該部件主體在劃 分應(yīng)形成外部電極的特定區(qū)域的位置處設(shè)置了階差；以及鍍覆工序，通過在部件主體的表 面直接實施鍍覆，從而在上述特定區(qū)域析出構(gòu)成外部電極的鍍覆膜。并且，鍍覆工序包括 使鍍覆膜朝向階差生長的工序；以及在階差的部分使鍍覆膜的生長實質(zhì)上停止或延遲的工序。在本發(fā)明的電子部件的制造方法中，優(yōu)選的是部件主體實質(zhì)上形成為具有相互相 對的1對主面、相互相對的1對側(cè)面、以及相互相對的1對端面的長方體形狀，并且具有通 過具有在主面方向上延伸且疊層的多個電絕緣層以及沿著電絕緣層間的特定界面而形成 的內(nèi)部電極從而構(gòu)成的疊層構(gòu)造，內(nèi)部電極的端緣在部件主體的至少一個端面上露出。此 夕卜，階差按照圍繞部件主體的方式而設(shè)置在主面以及側(cè)面上。然后，在鍍覆工序中，鍍覆膜 以內(nèi)部電極的露出的端緣為析出的開始點，且以階差的部分為終端點，并且覆蓋內(nèi)部電極 的露出的端緣，從而形成在1對端面上以及主面及側(cè)面的各一部分且與各端面相鄰的各部 分上。(發(fā)明效果)根據(jù)本發(fā)明，由于能夠在階差的部分實質(zhì)上使構(gòu)成外部電極的鍍覆膜的生長停止 或延遲，所以能夠以良好的精度來控制形成鍍覆膜的區(qū)域。因此，在應(yīng)用電解鍍覆的情況 下，不需要形成用于規(guī)定鍍覆膜的形成區(qū)域的基底導(dǎo)體膜，另一方面，在應(yīng)用無電解鍍覆的 情況下，不需要進行針對特定區(qū)域的觸媒處理，由此，能夠降低用于外部電極形成的成本。在電子部件具有長方體形狀的部件主體，且外部電極在1對端面上以及主面及側(cè) 面的各一部分且與各端面相鄰的各部分上形成的情況下，由于能夠提高在外部電極的主面 以及側(cè)面的各一部分上卷繞部分的尺寸精度，因此能夠以較高的精度和效率來實施電子部 件的表面安裝工序。


圖1是表示本發(fā)明第1實施方式的電子部件1的正面圖。圖 2是表示圖1所示的電子部件1所具有的部件主體2的正面圖。圖3是圖2所示的部件主 體2的立體圖。圖4是放大表示圖1的部分A的剖面圖。圖5是表示本發(fā)明的第2實施方 式的電子部件Ia的正面圖。圖6是表示圖5所示的電子部件Ia所具有的部件主體2a的 正面圖。圖7是放大表示圖5的部分A的剖面圖。圖8是用于說明本發(fā)明的第3實施方式 的與圖2相對應(yīng)的圖。圖9是用于說明本發(fā)明的第4實施方式的與圖6相對應(yīng)的圖。符號 說明l、la電子部件2、2a、2b、2c部件主體3外部電極4、5主面6、7側(cè)面8、9端面10電介 質(zhì)陶瓷層11內(nèi)部電極12、12a階差13端緣14上升壁面16卷繞部分17下垂壁面H高度D 深度
具體實施例方式圖1至圖4用于說明本發(fā)明的第1實施方式。其中，圖1是表示電子部件1的外觀的正面圖，圖2是表示處于圖1所示的外部電極的形成前的階段的電子部件1所具有的 部件主體2的正面圖，圖3是圖2所示的部件主體2的立體圖，圖4是放大表示圖1的部分 A的剖面圖。電子部件1構(gòu)成例如疊層陶瓷電容器。部件主體2實質(zhì)上形成為具有相互對置的 1對主面4及5、相互對置的1對側(cè)面6及7、以及相互對置的1對端面8及9的長方體形 狀。此外，如圖3所示，部件主體2具有通過具有作為在主面4及5方向上延伸且疊層 的多個電絕緣層的多個電介質(zhì)陶瓷層10以及沿著這些電介質(zhì)陶瓷層10間的特定界面而形 成的多個內(nèi)部電極11從而構(gòu)成的疊層構(gòu)造。圖3中表示內(nèi)部電極11的端緣在部件主體2 的一個端面8上露出的狀態(tài)，在部件主體2中，交替配置有使端緣在一個端面8露出的內(nèi)部 電極11和使端緣在另一個端面9露出的內(nèi)部電極11。外部電極3覆蓋上述內(nèi)部電極11的露出的端緣，不只是形成在1對端面8及9上， 也在主面4及5和側(cè)面6及7的各一部分且分別與端面8及9相鄰的各部分上卷繞而形成。 這樣的外部電極3通過在部件主體2的表面直接實施鍍覆而形成。以下，說明成為本發(fā)明特征的結(jié)構(gòu)。在部件主體2的表面，在劃分應(yīng)形成外部電極3的特定區(qū)域的位置處設(shè)置階差 (高低差異)12，如圖4清楚所示，外部電極3的端緣13位于該階差12的部分中。更具體 地，階差12從部件主體2的上述特定區(qū)域開始至規(guī)定的高度H為止具有大致垂直地上升的 壁面14而形成。此外，階差12按照圍繞部件主體2的方式而設(shè)置在主面4及5和側(cè)面6 及7上。上述階差12的壁面14的高度H優(yōu)選在2 200 μ m中選擇。另外，圖1至圖3中， 夸大地示出上述高度H。此外，該高度H的實際上限值可以在以上述200 μ m為上限的范圍 內(nèi)，根據(jù)電子部件的大小和規(guī)格來適當(dāng)設(shè)定。例如，如圖示的電子部件1這樣，在長方體型 的2端子芯片部件的情況下，階差的高度H優(yōu)選抑制在厚度的1/20以下。對于后述第2實 施方式中的深度D也同樣是這樣。為了制造電子部件1，首先準(zhǔn)備設(shè)置了上述階差12的部件主體2。接著，通過在部件主體2的表面直接實施鍍覆，從而實施如下鍍覆工序S卩，覆蓋 內(nèi)部電極11的露出的端緣，并且在1對端面8及9上以及主面4及5和側(cè)面6及7的各一 部分且分別與端面8及9相鄰的各部分上，析出構(gòu)成外部電極3的鍍覆膜。在該鍍覆工序 中，可以應(yīng)用電解鍍覆，也可以應(yīng)用無電解鍍覆。在上述鍍覆工序中，構(gòu)成外部電極3的鍍覆膜，首先以內(nèi)部電極11的露出的端緣 為析出的開始點，按照覆蓋多個內(nèi)部電極11的各個露出的端緣，并且在內(nèi)部電極11的各個 露出的端緣上分別析出的鍍覆析出物之間橋接的方式進行生長，從而成為在端面8及9上 連續(xù)延伸的狀態(tài)。進一步繼續(xù)鍍覆處理，鍍覆膜在主面4及5以及側(cè)面6及7的各一部分且分別與 端面8及9相鄰的各部分上，朝向階差12生長，從而形成卷繞部分16。然后，在階差12的 部分實質(zhì)停止或延遲鍍覆膜的生長。因此，在該階段，如果終止鍍覆處理工序，就能夠使構(gòu) 成外部電極3的鍍覆膜的端緣穩(wěn)定地位于階差12的部分中。即，即使不那么嚴(yán)格地對終止 鍍覆處理工序的時刻進行控制，也能夠高精度地控制鍍覆膜的端緣的位置，其結(jié)果是能夠提高構(gòu)成外部電極3的鍍覆膜的卷繞部分16的尺寸精度。如上所述，在階差12的部分實質(zhì)停止或延遲鍍覆膜的生長的明確理由雖然不顯 而易見，但是能夠如下進行推測。推測在階差12的部分，鍍覆膜的生長方向在被限制的距 離的范圍內(nèi)，2次大致呈直角彎曲，從而鍍覆膜的生長實質(zhì)上停止或延遲。圖5至圖7用于說明本發(fā)明的第2實施方式。這里，圖5對應(yīng)圖1，圖6對應(yīng)圖2， 圖7對應(yīng)圖4。在圖5至圖7中，對與圖1、圖2及圖4所示的要素相當(dāng)?shù)囊馗郊酉嗤?參照符號，省略重復(fù)說明。
在第2實施方式中，其特征在于，電子部件Ia所具有的部件主體2a中設(shè)置的階差 12a從應(yīng)形成部件主體2a的表面的外部電極3的區(qū)域開始至規(guī)定的深度D為止具有大致垂 直下垂的壁面17而形成。其他的結(jié)構(gòu)實質(zhì)上與上述第1實施方式的情況相同。S卩，構(gòu)成外部電極3的鍍覆膜與第1實施方式的情況相同，以內(nèi)部電極11 (參照圖 3)的露出的端緣為析出的開始點，且以階差12a的部分為終端點，覆蓋內(nèi)部電極11的露出 的端緣，并且在1對端面8及9上、以及主面4及5和側(cè)面6及7的各一部分且與端面8及 9的每一個相鄰的各部分上形成。在析出鍍覆膜的鍍覆工序中，由于鍍覆膜的生長實質(zhì)上在階差12a的部分停止或 延遲，所以能夠提高鍍覆膜的卷繞部分16的尺寸精度，這一點與第1實施方式的情況相同。此外，上述階差12a的壁面17的深度D優(yōu)選在2 200 μ m中選擇。另外，圖5至 圖6中，夸大地示出上述深度D。圖8及圖9是分別用于說明本發(fā)明的第3及第4實施方式的對應(yīng)于圖2或圖6的 圖。在圖8及圖9中，對與圖2或圖6所示的要素相當(dāng)?shù)囊馗郊酉嗤膮⒄辗?，省略?復(fù)說明。在圖8所示的第3實施方式中，按照圍繞部件主體2b的方式，在主面4及5以及 側(cè)面6及7上設(shè)置凸條18，在該凸條18的一側(cè)，具有上升壁面14從而形成階差12。在圖9所示的第4實施方式中，按照圍繞部件主體2c的方式，在主面4及5以及 側(cè)面6及7上設(shè)置溝19，在該溝19的一側(cè)，具有下垂壁面17從而形成階差12a。這些階差12及12a的功能，實質(zhì)上與第1及第2實施方式中的階差12及12a的 功能相同。以上，作為本發(fā)明實施方式來說明的電子部件1或Ia雖然構(gòu)成疊層陶瓷電容器， 但是本發(fā)明也能夠應(yīng)用于其他疊層陶瓷電子部件，例如疊層型壓電元件、疊層型感應(yīng)器，疊 層型熱敏電阻(thermistor)、多層陶瓷基板等。此外，本發(fā)明不限定于上述的疊層陶瓷電子 部件，也能夠應(yīng)用于由樹脂來構(gòu)成具有疊層構(gòu)造的電絕緣層的部件中。更進一步地，構(gòu)成本發(fā)明中形成的外部電極的鍍覆膜不限于具有從部件主體的端 面延伸至主面及側(cè)面的各一部分上的卷繞部分，由本發(fā)明形成的外部電極例如也可以形成 在1個平面內(nèi)的特定的區(qū)域上。此外，本發(fā)明中形成的外部電極還可以在其上進一步具有通過鍍覆等而形成的導(dǎo) 體膜。下面，為了確認(rèn)本發(fā)明的效果，說明所實施的實驗例。[實驗例1]準(zhǔn)備用于疊層陶瓷電容器的長度1.0mm、寬度0. 5mm以及厚度0. 5mm 的部件主體。參照圖2進行說明，在該部件主體2中，在距離端面8及9的每一個的距離L為250 μ m的位置處，形成具有高度H為2 μ m的上升壁面14的階差12。接著，在容積320cm3的桶內(nèi)，加入上述那樣的100個部件主體，并且加入80毫升作為媒介的直徑0. 7mm的錫球(dummy ball)，在桶轉(zhuǎn)速12rpm、電流IOA的條件下，采用P比 為14的焦磷酸銅(copperpyrophosphate)打底鍍浴(strike bath)來實施銅的電解鍍覆。在該電解鍍覆中，銅鍍覆膜以內(nèi)部電極的露出的端緣為析出的開始點進行生長， 在覆蓋部件主體的端面的整個面后，進一步地，在主面及側(cè)面的各一部分且與各端面相鄰 的各部分上生長，在經(jīng)過200分鐘后的時刻，以階差的部分為終端點實質(zhì)停止鍍覆生長。這 樣，就能夠在向主面及側(cè)面上卷繞部分的尺寸精度優(yōu)異的狀態(tài)下，形成構(gòu)成外部電極的鍍 覆膜。[實驗例2]準(zhǔn)備與實驗例1的情況相同的部件主體。參照圖6進行說明，在該部 件主體2a中，在距離端面8及9的每一個的距離L為250 μ m的位置處，形成具有深度D為 30 μ m的下垂壁面17的階差12a。接著，通過與實驗例1的情況相同的方法來實施鍍覆。其結(jié)果，與實驗例1的情況 相同，構(gòu)成外部電極的鍍覆膜以內(nèi)部電極的露出的端緣為析出的開始點，且以階差的部分 為終端點進行生長，能夠形成由卷繞部分的尺寸精度優(yōu)異的外部電極構(gòu)成的鍍覆膜。
權(quán)利要求
一種電子部件，包括部件主體、和形成在上述部件主體的表面的特定區(qū)域上的外部電極，上述外部電極通過在上述部件主體的表面直接實施鍍覆而形成，在上述部件主體的表面，在劃分上述特定區(qū)域的位置處設(shè)置階差，上述外部電極的端緣位于上述階差的部分。
2.根據(jù)權(quán)利要求1所述的電子部件，其中，上述階差形成為從上述部件主體的表面的上述特定區(qū)域開始至規(guī)定高度為止具有大 致垂直上升的壁面。
3.根據(jù)權(quán)利要求1所述的電子部件，其中，上述階差形成為從上述部件主體的表面的上述特定區(qū)域開始至規(guī)定深度為止具有大 致垂直下垂的壁面。
4.根據(jù)權(quán)利要求1 3中任一項所述的電子部件，其中，上述部件主體實質(zhì)上形成為具有相互對置的一對主面、相互對置的一對側(cè)面、以及相 互對置的一對端面的長方體形狀，上述外部電極形成在一對上述端面上、以及上述主面及 上述側(cè)面的各一部分且與各上述端面相鄰的各部分上，上述階差按照圍繞上述部件主體的 方式設(shè)置在上述主面及上述側(cè)面上。
5.根據(jù)權(quán)利要求4所述的電子部件，其中，上述部件主體具有疊層構(gòu)造，該疊層構(gòu)造通過具有在上述主面方向上延伸且疊層的多 個電絕緣層以及沿著上述電絕緣層間的特定界面而形成的內(nèi)部電極從而構(gòu)成，上述內(nèi)部電 極的端緣在上述部件主體的至少一個上述端面上露出，上述外部電極按照覆蓋上述內(nèi)部電 極露出的端緣的方式而形成。
6.一種電子部件的制造方法，該電子部件具有部件主體、和形成在上述部件主體的表 面的特定區(qū)域上的外部電極，其中，該電子部件的制造方法包括準(zhǔn)備上述部件主體的工序，其中該部件主體在劃分應(yīng)形成上述外部電極的上述特定區(qū) 域的位置處設(shè)置了階差；以及鍍覆工序，通過在上述部件主體的表面直接實施鍍覆，從而在上述特定區(qū)域析出構(gòu)成 上述外部電極的鍍覆膜，上述鍍覆工序包括使上述鍍覆膜朝向上述階差生長的工序；以及在上述階差的部分使上述鍍覆膜的生長實質(zhì)上停止或延遲的工序。
7.根據(jù)權(quán)利要求6所述的電子部件的制造方法，其中，上述部件主體實質(zhì)上形成為具有相互對置的一對主面、相互對置的一對側(cè)面、以及相 互對置的一對端面的長方體形狀，并且具有疊層構(gòu)造，該疊層構(gòu)造通過具有在上述主面方 向上延伸且疊層的多個電絕緣層以及沿著上述電絕緣層間的特定界面而形成的內(nèi)部電極 從而構(gòu)成，上述內(nèi)部電極的端緣在上述部件主體的至少一個上述端面上露出，上述階差按照圍繞上述部件主體的方式設(shè)置在上述主面以及上述側(cè)面上，在上述鍍覆工序中，上述鍍覆膜以上述內(nèi)部電極的露出的端緣為析出的開始點，且以 上述階差的部分為終端點，并且覆蓋上述內(nèi)部電極的露出的端緣，形成在一對上述端面上、 以及上述主面及上述側(cè)面的各一部分且與各上述端面相鄰的各部分上。
全文摘要
本發(fā)明提供一種電子部件及其制造方法。在通過在部件主體的表面的特定的區(qū)域上直接實施鍍覆從而形成外部電極的電子部件中，能夠以良好的精度來控制構(gòu)成外部電極的鍍覆膜的形成區(qū)域。在部件主體(2)的劃分應(yīng)形成外部電極(3)的區(qū)域的位置處設(shè)置階差(12)。由此，在鍍覆工序中，在階差(12)的部分實質(zhì)上停止或延遲構(gòu)成外部電極(3)的鍍覆膜的生長。其結(jié)果，能夠在階差(12)的位置處高精度地控制構(gòu)成外部電極(3)的鍍覆膜的生長的終端點。
文檔編號H01G4/30GK101826395SQ20091026638
公開日2010年9月8日 申請日期2009年12月24日 優(yōu)先權(quán)日2008年12月24日
發(fā)明者元木章博, 小川誠, 巖永俊之, 松本誠一 申請人:株式會社村田制作所