專利名稱：一種高k金屬柵結(jié)構(gòu)的刻蝕方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種刻蝕方法，尤其涉及一種高K金屬柵結(jié)構(gòu)的刻蝕方法，屬于半導(dǎo)體器件 技術(shù)領(lǐng)域。
背景技術(shù)：
作為20世紀(jì)最偉大發(fā)明之一的集成電路一直朝著更小器件尺寸不斷邁進(jìn)，更小的尺寸意 味著更高的運(yùn)算速度和更高的集成度，隨著集成電路器件尺寸的不斷縮小，45納米采用的高 k金屬柵技術(shù)(highkmetalgate ， HKMG)給集成電路制造技術(shù)帶來了一場革命，使得摩爾定 律得以繼續(xù)。相對于65納米的SiON+Ploy技術(shù)，45納米的高k金屬柵技術(shù)對器件的性能有了大 幅度的提高集成度提高了2倍、功耗減小30%、開關(guān)速度提高20%、源漏電流縮小5倍、柵漏 電流縮小10倍，以上數(shù)據(jù)充分證明HKMG技術(shù)完全可以成為繼續(xù)縮小器件尺寸的關(guān)鍵技術(shù)。為 了繼續(xù)縮小器件尺寸，柵長必須采用新的更高介電常數(shù)的材料例如La203、 A1203、 Lu203、 Gd203等。由于柵長已經(jīng)縮短到45納米以下，而對cmos柵的刻蝕要求具有很好的方向性，它 要求刻蝕后柵的側(cè)壁垂直，沒有橫向凹槽；刻蝕盡量停止在柵氧化層上，以避免損傷下面的硅 襯底，即沒有柵氧化層的穿透，這就要求柵刻蝕工藝保持高的選擇性，以上的要求是保證晶體 管正常工作的基礎(chǔ)?，F(xiàn)有刻蝕工藝如反應(yīng)離子刻蝕和濺射刻蝕存在著各自的優(yōu)勢和不足。反 應(yīng)離子刻蝕(簡稱RIE)的刻蝕速率高同時(shí)選擇性比較好，能夠產(chǎn)生很好的方向性，其之所以 能夠產(chǎn)生很好的方向性主要基于兩個(gè)原因1、能夠在刻蝕過程中在側(cè)墻形成保護(hù)膜；2、離 子轟擊的表面和沒有被轟擊的表面刻蝕速率不一樣。這兩點(diǎn)應(yīng)用于不同刻蝕材料需要實(shí)驗(yàn)各 種不同的氣體和選擇不同的刻蝕掩蔽材料來獲得最佳的刻蝕效果，然而每一種材料想獲得最 優(yōu)化的刻蝕條件都需要很長的實(shí)驗(yàn)開發(fā)周期，延長了整個(gè)器件的開發(fā)周期，增加了整個(gè)器件 的開發(fā)成本。濺射刻蝕可以得到非常小的特征尺寸和垂直的側(cè)壁形貌，但是其刻蝕速率低同 時(shí)選擇性比較差，能達(dá)到3: l已屬罕見。
發(fā)明內(nèi)容
本發(fā)明所要針對現(xiàn)有反應(yīng)離子刻蝕需要很長的試驗(yàn)開發(fā)周期，以及濺射刻蝕的刻蝕速率 低同時(shí)選擇性比較差的不足，提供一種將濺射刻蝕和反應(yīng)離子刻蝕相結(jié)合的高K金屬柵結(jié)構(gòu)的刻蝕方法。
本發(fā)明解決上述技術(shù)問題的技術(shù)方案如下 一種高K金屬柵結(jié)構(gòu)的刻蝕方法，所述高K金 屬柵結(jié)構(gòu)由單晶硅襯底和依次設(shè)置于所述單晶硅襯底上的高K柵電介質(zhì)層、金屬柵電極層以 及多晶硅層組成，所述刻蝕方法包括以下步驟
步驟一在所述多晶硅層的表面沉積薄膜后，在所述薄膜的表面旋涂光刻膠，再通過刻 蝕形成硬掩膜構(gòu)成不需要刻蝕的保護(hù)區(qū)域、需要刻蝕的第一區(qū)域和需要刻蝕的第二區(qū)域；
步驟二通過濺射刻蝕將所述需要刻蝕的第一區(qū)域刻蝕掉；
步驟三通過反應(yīng)離子刻蝕將所述需要刻蝕的第二區(qū)域刻蝕掉。
所述不需要刻蝕的保護(hù)區(qū)域由被所述硬掩膜覆蓋的多晶硅層、被所述多晶硅層覆蓋的金 屬柵電極層以及被所述金屬柵電極層覆蓋的高K柵電介質(zhì)層構(gòu)成。
進(jìn)一步，所述需要刻蝕的第一區(qū)域由未被所述硬掩膜覆蓋的多晶硅層及被所述多晶硅層 覆蓋的金屬柵電極層構(gòu)成。
進(jìn)一步，所述需要刻蝕的第二區(qū)域由被所述金屬柵電極層覆蓋的高K柵電介質(zhì)層構(gòu)成。
本發(fā)明的有益效果是本發(fā)明使用先通過濺射法物理刻蝕再反應(yīng)離子刻蝕的方法來刻蝕 高K金屬柵結(jié)構(gòu)，既利用了物理刻蝕的良好的方向性，可以得到非常陡直的側(cè)壁，同時(shí)也利 用了反應(yīng)離子刻蝕的刻蝕速率高同時(shí)選擇性比較好以及具有的終點(diǎn)檢測的優(yōu)勢，可以獲得很 好的自停止效果，從而使得高K金屬柵結(jié)構(gòu)可以形成側(cè)壁陡直的柵圖形，而且采用濺射刻蝕 的方法不需要做大量的試驗(yàn)就能獲得最優(yōu)化的條件，無疑為整個(gè)器件的開發(fā)周期節(jié)省了寶貴 的時(shí)間。
圖1為本發(fā)明實(shí)施例高K金屬柵結(jié)構(gòu)的刻蝕方法的流程圖； 圖2為本發(fā)明實(shí)施例初始高K金屬柵結(jié)構(gòu)的結(jié)構(gòu)示意圖； 圖3為本發(fā)明實(shí)施例初始高K金屬柵結(jié)構(gòu)形成硬掩膜后的結(jié)構(gòu)示意圖； 圖4為本發(fā)明實(shí)施例形成硬掩膜后的高K金屬柵結(jié)構(gòu)經(jīng)過濺射刻蝕后的結(jié)構(gòu)示意圖5為本發(fā)明實(shí)施例經(jīng)過濺射刻蝕后的高K金屬柵結(jié)構(gòu)經(jīng)過反應(yīng)離子刻蝕后的結(jié)構(gòu)示意圖
具體實(shí)施例方式
以下結(jié)合附圖對本發(fā)明的原理和特征進(jìn)行描述，所舉實(shí)例只用于解釋本發(fā)明，并非用于圖1為本發(fā)明實(shí)施例高K金屬柵結(jié)構(gòu)的刻蝕方法的流程圖。如圖1所示，所述高K金屬柵結(jié) 構(gòu)的刻蝕方法包括以下步驟
步驟10:在高K金屬柵結(jié)構(gòu)中的多晶硅層103的表面沉積薄膜后，在所述薄膜的表面旋涂 光刻膠，再通過刻蝕形成硬掩膜104構(gòu)成不需要刻蝕的保護(hù)區(qū)域、需要刻蝕的第一區(qū)域和需 要刻蝕的第二區(qū)域。
圖2為本發(fā)明實(shí)施例初始高K金屬柵結(jié)構(gòu)的結(jié)構(gòu)示意圖。如圖2所示，所述初始高K金屬柵 結(jié)構(gòu)由單晶硅襯底IOO和依次設(shè)置于所述單晶硅襯底IOO上的高K柵電介質(zhì)層IOI、金屬柵電極 層102以及多晶硅層103組成。所述高K柵電介質(zhì)層101的厚度為3納米，所述金屬柵電極層102 的厚度為10納米，所述多晶硅層103的厚度為100納米。圖3為本發(fā)明實(shí)施例初始高K金屬柵結(jié) 構(gòu)形成硬掩膜后的結(jié)構(gòu)示意圖。如圖3所示，所述硬掩膜104用于保護(hù)不需要刻蝕的區(qū)域，即 所述不需要刻蝕的保護(hù)區(qū)域。所述不需要刻蝕的保護(hù)區(qū)域包括被所述硬掩膜l04覆蓋的多晶 硅層103，被該多晶硅層103覆蓋的金屬柵電極層102以及被該金屬柵電極層102覆蓋的高K柵 電介質(zhì)層IOI。
步驟20:通過濺射刻蝕將所述需要刻蝕的第一區(qū)域刻蝕掉。
濺射法刻蝕是利用帶電離粒子高速轟擊被刻蝕表面，使得被刻蝕表面的原子從表面脫離 ，從而達(dá)到刻蝕的目的。濺射刻蝕是一種物理刻蝕方法，它最大的優(yōu)點(diǎn)是具有良好的方向性 ，完全按照所加電場的方向來刻蝕，這樣就可以獲得完全陡直的剖面。所述需要刻蝕的第一 區(qū)域包括未被所述硬掩膜104覆蓋的多晶硅層103，以及被該多晶硅層103覆蓋的金屬柵電極 層102。圖4為本發(fā)明實(shí)施例形成硬掩膜后的高K金屬柵結(jié)構(gòu)經(jīng)過濺射刻蝕后的結(jié)構(gòu)示意圖。 如圖4所示，通過濺射刻蝕將不需要保護(hù)的多晶硅層103即未被所述硬掩膜l04覆蓋的多晶硅 層103刻蝕掉，還將刻蝕掉的多晶硅層103在未被刻蝕前覆蓋的金屬柵電極層102刻蝕掉。
步驟30:通過反應(yīng)離子刻蝕將所述需要刻蝕的第二區(qū)域刻蝕掉。
所述需要刻蝕的第二區(qū)域包括被步驟二中刻蝕掉的金屬柵電極層102未被刻蝕前所覆蓋 的高K柵電介質(zhì)層lOl。圖5為本發(fā)明實(shí)施例經(jīng)過濺射刻蝕后的高K金屬柵結(jié)構(gòu)經(jīng)過反應(yīng)離子刻 蝕后的結(jié)構(gòu)示意圖。如圖5所示，經(jīng)過反應(yīng)離子刻蝕后，所述高K金屬柵結(jié)構(gòu)可以形成側(cè)壁陡 直的柵圖形。
本發(fā)明使用先通過濺射法物理刻蝕再反應(yīng)離子刻蝕的方法來刻蝕高K金屬柵結(jié)構(gòu)，既利 用了物理刻蝕的良好的方向性，可以得到非常陡直的側(cè)壁，同時(shí)也利用了反應(yīng)離子刻蝕的刻 蝕速率高同時(shí)選擇性比較好以及具有的終點(diǎn)檢測的優(yōu)勢，反應(yīng)離子刻蝕終點(diǎn)檢測技術(shù)主要用來檢測待刻蝕層是否刻蝕干凈，防止對下一層不想刻蝕的區(qū)域產(chǎn)生過刻蝕，檢測的方法有光 譜法和殘余氣體元素分析法，都可以獲得很好的自停止效果，從而使得高K金屬柵結(jié)構(gòu)可以 形成側(cè)壁陡直的柵圖形，而且采用濺射刻蝕的方法不需要做大量的試驗(yàn)就能獲得最優(yōu)化的條 件，無疑為整個(gè)器件的開發(fā)周期節(jié)省了寶貴的時(shí)間。
以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之 內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種高K金屬柵結(jié)構(gòu)的刻蝕方法，所述高K金屬柵結(jié)構(gòu)由單晶硅襯底(100)和依次設(shè)置于所述單晶硅襯底(100)上的高K柵電介質(zhì)層(101)、金屬柵電極層(102)以及多晶硅層(103)組成，其特征在于所述刻蝕方法包括以下步驟步驟一在所述多晶硅層(103)的表面沉積薄膜后，在所述薄膜的表面旋涂光刻膠，再通過刻蝕形成硬掩膜(104)構(gòu)成不需要刻蝕的保護(hù)區(qū)域、需要刻蝕的第一區(qū)域和需要刻蝕的第二區(qū)域；步驟二通過濺射刻蝕將所述需要刻蝕的第一區(qū)域刻蝕掉；步驟三通過反應(yīng)離子刻蝕將所述需要刻蝕的第二區(qū)域刻蝕掉。
2.根據(jù)權(quán)利要求1所述的高K金屬柵結(jié)構(gòu)的刻蝕方法，其特征在于所述不需要刻蝕的保 護(hù)區(qū)域由被所述硬掩膜(104)覆蓋的多晶硅層(103)、被所述多晶硅層(103)覆蓋的金屬柵電 極層(102)以及被所述金屬柵電極層(102)覆蓋的高K柵電介質(zhì)層(101)構(gòu)成。權(quán)利要求3
3.根據(jù)權(quán)利要求1所述的高K金屬柵結(jié)構(gòu)的刻蝕方法，其特征在于所述需要刻蝕的第一 區(qū)域由未被所述硬掩膜(104)覆蓋的多晶硅層(103)及被所述多晶硅層(103)覆蓋的金屬柵電 極層(102)構(gòu)成。
4.根據(jù)權(quán)利要求3所述的高K金屬柵結(jié)構(gòu)的刻蝕方法，其特征在于所述需要刻蝕的第二 區(qū)域由被所述金屬柵電極層(102)覆蓋的高K柵電介質(zhì)層(101)構(gòu)成。
全文摘要
本發(fā)明涉及一種高K金屬柵結(jié)構(gòu)的刻蝕方法，屬于半導(dǎo)體器件技術(shù)領(lǐng)域。所述高K金屬柵結(jié)構(gòu)的刻蝕方法包括以下步驟在所述多晶硅層的表面沉積薄膜后，在所述薄膜的表面旋涂光刻膠，再通過刻蝕形成硬掩膜構(gòu)成不需要刻蝕的保護(hù)區(qū)域、需要刻蝕的第一區(qū)域和需要刻蝕的第二區(qū)域；通過濺射刻蝕將所述需要刻蝕的第一區(qū)域刻蝕掉；通過反應(yīng)離子刻蝕將所述需要刻蝕的第二區(qū)域刻蝕掉。本發(fā)明使用先通過濺射法物理刻蝕再反應(yīng)離子刻蝕的方法來刻蝕高K金屬柵結(jié)構(gòu)，既利用了物理刻蝕的良好的方向性，同時(shí)也利用了反應(yīng)離子刻蝕的終點(diǎn)檢測的優(yōu)勢，可以獲得很好的自停止效果，從而使得高K金屬柵結(jié)構(gòu)可以形成側(cè)壁陡直的柵圖形。
文檔編號(hào)H01L21/28GK101620997SQ200910304819
公開日2010年1月6日 申請日期2009年7月24日 優(yōu)先權(quán)日2009年7月24日
發(fā)明者董立軍 申請人:中國科學(xué)院微電子研究所