專利名稱：一種絕緣體上硅器件及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種絕緣體上硅器件及其制備方法，尤其涉及一種采用P型絕緣體上硅晶圓 制備的絕緣體上硅器件及其制備方法，屬于半導(dǎo)體器件技術(shù)領(lǐng)域。
背景技術(shù)：
絕緣體上硅(Silicon-On-Insulator， SOI)技術(shù)是在頂層硅和背襯底之間引入了一層 埋氧層。通過在絕緣體上形成半導(dǎo)體薄膜，SOI材料具有了體硅所無法比擬的優(yōu)點可以實 現(xiàn)集成電路中元器件的介質(zhì)隔離，徹底消除了體硅CMOS電路中的寄生閂鎖效應(yīng)；采用這種材 料制成的集成電路還具有寄生電容小、集成密度高、速度快、工藝簡單、短溝道效應(yīng)小及特 別適用于低壓低功耗電路等優(yōu)勢，因此可以說SOI將有可能成為深亞微米的低壓、低功耗集 成電路的主流技術(shù)。
SOI技術(shù)帶來器件和電路性能提高的同時也不可避免地帶來了不利的影響，其中最大的 問題在于部分耗盡SOI器件的浮體效應(yīng)。當(dāng)器件頂層硅膜的厚度大于最大耗盡層的寬度時， 由于結(jié)構(gòu)中埋氧層的隔離作用，器件開啟后一部分沒有被耗盡的硅膜將處于電學(xué)浮空的狀態(tài) ，這種浮體結(jié)構(gòu)會給器件特性帶來顯著的影響，稱之為浮體效應(yīng)。浮體效應(yīng)會產(chǎn)生kink效應(yīng) 、漏擊穿電壓降低、反常亞閾值斜率等浮體現(xiàn)象。
由于浮體效應(yīng)對器件性能帶來了不利的影響，因此對于如何抑制浮體效應(yīng)的研究， 一直 是SOI器件研究的熱點。針對浮體效應(yīng)的解決措施分為兩類， 一類是采用體引出方式使積累 的空穴得到釋放， 一類是從工藝的角度出發(fā)采取源漏工程或襯底工程減輕浮體效應(yīng)。所謂體 引出，就是使埋氧層上方、硅膜底部處于電學(xué)浮空狀態(tài)的中性區(qū)域和外部相接觸，導(dǎo)致空穴 不可能在該區(qū)域積累，這種結(jié)構(gòu)可以成功地克服MOSFET中的浮體效應(yīng)。
人們采取了很多措施來抑制浮體效應(yīng)，有T型柵、H型柵和BTS結(jié)構(gòu)。但T型柵和H型柵技 術(shù)由于P型硅區(qū)體電阻的存在而不能有效抑制浮體效應(yīng)，而且溝道越寬體電阻越大，浮體效 應(yīng)越顯著。BTS結(jié)構(gòu)直接在源區(qū)形成p+區(qū)，其缺點是源漏不對稱，使得源漏無法互換，有效 溝道寬度減小，而且源端的接觸引進(jìn)了較大的寄生電容，使得器件性能變差
發(fā)明內(nèi)容
本發(fā)明針對現(xiàn)有技術(shù)T型柵和H型柵技術(shù)不能有效抑制浮體效應(yīng)，而且溝道越寬體電阻越 大，浮體效應(yīng)越顯著，以及BTS結(jié)構(gòu)的源漏不對稱，使得源漏無法互換，有效溝道寬度減小 ，而且源端的接觸引進(jìn)了較大的寄生電容，使得器件性能變差不足，提供一種絕緣體上硅器 件及其制備方法。
本發(fā)明解決上述技術(shù)問題的技術(shù)方案如下 一種絕緣體上硅器件，包括P型底部硅襯底 、埋氧層以及形成于頂層硅膜內(nèi)的N型場效應(yīng)晶體管和P型場效應(yīng)晶體管，所述N型場效應(yīng)晶 體管位于體區(qū)中，其包括漏極、源極、柵極和體引出部分，所述體引出部分為+3價離子摻雜 的多晶硅；所述P型場效應(yīng)晶體管位于體區(qū)中，其包括漏極、源極、柵極和體引出部分，所 述體引出部分為+5價離子摻雜的多晶硅；所述包含N型場效應(yīng)晶體管的體區(qū)和包含P型場效應(yīng) 晶體管體區(qū)之間是電學(xué)隔離的。
所述P型底部硅襯底上具有深N型阱，所述深N型阱注入有+5價離子，所述包含N型場效應(yīng) 晶體管的體區(qū)通過所述體引出部分與所述P型底部硅襯底電連接，所述包含P型場效應(yīng)晶體管 的體區(qū)通過所述體引出部分與所述深N型阱電連接。
進(jìn)一步，所述體區(qū)和體區(qū)之間是通過臺面隔離技術(shù)、淺槽隔離技術(shù)或者局部硅氧化隔離 技術(shù)進(jìn)行電學(xué)隔離的。
本發(fā)明為解決上述技術(shù)問題，還提供一種技術(shù)方案如下 一種絕緣體上硅器件的制備方 法包括以下步驟
步驟一在絕緣體上硅的頂層硅膜表面旋涂光刻膠，并采用阱版對其進(jìn)行曝光顯影后， 再進(jìn)行離子的注入；
步驟二對經(jīng)過離子注入后的器件進(jìn)行電學(xué)隔離；
步驟三在電學(xué)隔離后的器件表面旋涂光刻膠，并采用體引出版對其進(jìn)行曝光顯影后， 再進(jìn)行干法刻蝕；
步驟四在經(jīng)過干法刻蝕后的器件表面沉積形成多晶硅層，并對所述多晶硅層進(jìn)行平坦 化處理；
步驟五在平坦化處理后的器件表面旋涂光刻膠，并采用N型場效應(yīng)晶體管體引出版對 其進(jìn)行曝光顯影后，再進(jìn)行+3價離子的注入；
步驟六在經(jīng)過+3價離子注入后的器件表面旋涂光刻膠，并采用P型場效應(yīng)晶體管體引 出版對其進(jìn)行曝光顯影后，再進(jìn)行+5價離子的注入；
步驟七在經(jīng)過+5價離子注入后的器件表面旋涂光刻膠，并采用有源區(qū)版對其進(jìn)行曝光 顯影后，再進(jìn)行干法刻蝕。所述步驟一 中的阱版為深N型阱版。
進(jìn)一步，所述步驟二中電學(xué)隔離的技術(shù)為臺面隔離技術(shù)、淺槽隔離技術(shù)或者局部硅氧化 隔離技術(shù)。
進(jìn)一步，所述步驟四中多晶桂層的厚度=埋氧層的厚度+0. 5X頂層硅膜的厚度。
進(jìn)一步，所述步驟五中+3價離子注入的條件為注入能量在30Kev 100Kev范圍，注入 劑量在1012/0112 1013/0112，注入角度為0度。
進(jìn)一步，所述步驟六中+5價離子注入的條件為注入能量在50Kev 200Kev范圍，注入 劑量在1012/0112 1013/0112，注入角度為0度。
本發(fā)明的有益效果是本發(fā)明的絕緣體上硅器件中的體引出結(jié)構(gòu)使得埋氧層上方、頂層 硅膜底部處于電學(xué)浮空狀態(tài)的中性區(qū)域和外部相接觸，導(dǎo)致空穴不可能在該區(qū)域積累，這種 結(jié)構(gòu)可以成功地克服MOSFET中的浮體效應(yīng)，并且避免了T型柵、H型柵和BTS結(jié)構(gòu)體引出結(jié)構(gòu) 引入的額外寄生電容，因此提高了電路的速度，減小了電路的功耗；進(jìn)一步，本發(fā)明的絕緣 體上硅器件中的N型場效應(yīng)晶體管和P型場效應(yīng)晶體管源漏對稱，使得源漏可以互換，可用于 傳輸門邏輯電路；而且由于絕緣體上硅中的埋氧層導(dǎo)熱性很差，本發(fā)明的絕緣體上硅器件中 的N型場效應(yīng)晶體管的體區(qū)通過所述體引出部分與所述p型底部硅襯底電連接，P型場效應(yīng)晶 體管的體區(qū)通過所述體引出部分與所述深N型阱電連接，這樣可以有效的抑制自加熱效應(yīng)； 本發(fā)明的絕緣體上硅器件中的體引出結(jié)構(gòu)體引出效果好，進(jìn)一步提高器件抗單粒子和瞬態(tài)輻 照的能力，因此非常適合于抗輻照加固集成電路領(lǐng)域。


圖l為本發(fā)明實施例l采用淺槽隔離技術(shù)制備絕緣體上硅器件的制備方法流程圖； 圖2為本發(fā)明用于制備所述絕緣體上硅器件的初始S0I硅片的基本結(jié)構(gòu)示意圖； 圖3為本發(fā)明在所述初始S0I硅片的頂層硅膜表面旋涂光刻膠后的結(jié)構(gòu)示意圖； 圖4為本發(fā)明采用深N型阱版曝光顯影后的結(jié)構(gòu)示意圖5為本發(fā)明離子注入后形成深N型阱的結(jié)構(gòu)示意圖6為本發(fā)明在形成深N型阱后的器件表面沉積Si3N4/Si02疊層后的結(jié)構(gòu)示意圖； 圖7為本發(fā)明在形成Si3N4/Si02疊層后的器件表面旋涂光刻膠，并采用體引出版對其進(jìn)行 曝光顯影后的結(jié)構(gòu)示意圖8為本發(fā)明對曝光顯影后的器件進(jìn)行干法刻蝕后的結(jié)構(gòu)示意圖； 圖9為本發(fā)明在干法刻蝕后的器件表面沉積多晶硅層后的結(jié)構(gòu)示意圖；圖10為本發(fā)明對沉積多晶硅層后的器件進(jìn)行平坦化處理后的結(jié)構(gòu)示意圖； 圖ll為本發(fā)明在平坦化處理后的器件表面旋涂光刻膠，并采用N型場效應(yīng)晶體管體引出 版對其進(jìn)行曝光顯影后的結(jié)構(gòu)示意圖12為本發(fā)明對曝光顯影后的器件進(jìn)行+3價離子注入的示意圖13為本發(fā)明在+3價離子注入后的器件表面旋涂光刻膠，并采用P型場效應(yīng)晶體管體引 出版對其進(jìn)行曝光顯影后的結(jié)構(gòu)示意圖14為本發(fā)明對曝光顯影后的器件進(jìn)行+5價離子注入的示意圖15為本發(fā)明在+5價離子注入后的器件表面旋涂光刻膠，并采用有源區(qū)版對其進(jìn)行曝光 顯影后的結(jié)構(gòu)示意圖16為本發(fā)明對曝光顯影后的器件進(jìn)行干法刻蝕后的結(jié)構(gòu)示意圖； 圖17為本發(fā)明對干法刻蝕后的器件進(jìn)行淺槽隔離注入的示意圖； 圖18為本發(fā)明在淺槽隔離注入后的器件表面沉積Si02層的結(jié)構(gòu)示意圖； 圖19為本發(fā)明對沉積Si02層后的器件進(jìn)行平坦化處理后的結(jié)構(gòu)示意圖20為本發(fā)明用于制備實施例1中絕緣體上硅器件中N型場效應(yīng)晶體管和P型場效應(yīng)晶體 管版圖的示意圖21為本發(fā)明圖20沿Y-Y'方向的結(jié)構(gòu)示意圖； 圖22為本發(fā)明圖20沿Z-Z'方向的結(jié)構(gòu)示意圖； 圖23為本發(fā)明圖20沿沿T-T'方向的結(jié)構(gòu)示意圖24為本發(fā)明實施例2采用淺槽隔離技術(shù)制備的絕緣體上硅器件基本結(jié)構(gòu)示意圖； 圖25為本發(fā)明實施例3采用淺槽隔離技術(shù)制備的絕緣體上硅器件基本結(jié)構(gòu)示意圖； 圖26為本發(fā)明實施例4采用淺槽隔離技術(shù)制備的絕緣體上硅器件基本結(jié)構(gòu)示意圖。
具體實施例方式
以下結(jié)合附圖對本發(fā)明的原理和特征進(jìn)行描述，所舉實例只用于解釋本發(fā)明，并非用于 限定本發(fā)明的范圍。 實施例l
圖l為本發(fā)明實施例l采用淺槽隔離技術(shù)制備絕緣體上硅器件的制備方法流程圖。如圖l 所示，所述絕緣體上硅器件通過淺槽隔離即STI隔離技術(shù)制備。所述STI隔離技術(shù)可以為不同 的CMOS器件提供電學(xué)隔離。雖然本實施例是采用STI隔離技術(shù)而形成所述絕緣體體上硅器件 ，但是所述絕緣體上硅器件的形成并不依賴于STI隔離技術(shù)，依照本實施例還可以采用局部硅氧化隔離即LOCOS隔離技術(shù)或臺面隔離即MESA隔離技術(shù)等制備所述絕緣體體上硅器件。采 用淺槽隔離技術(shù)制備所述絕緣體上硅器件的制備方法包括以下步驟 步驟10:在初始S0I硅片中頂層硅膜102的表面旋涂光刻膠100。
圖2為本發(fā)明用于制備所述絕緣體上硅器件的初始p型S0I硅片的基本結(jié)構(gòu)示意圖。如圖 2所示，所述初始p型S0I硅片包括p型底部硅襯底104、埋氧層103和頂層硅膜102。所述埋氧 層103位于所述p型底部硅襯底104和頂層硅膜102之間，使得所述p型底部硅襯底104和頂層硅 膜102電學(xué)隔離。所述頂層硅膜102，在其中可以形成有源器件區(qū)。所述初始SOI硅片的制作 可以采用本領(lǐng)域技術(shù)人員熟知的常規(guī)氧離子注入隔離工藝，也可以采用其他常規(guī)工藝比如熱 鍵合和切割工藝。如圖3所示，圖3為本發(fā)明在所述初始S0I硅片的頂層硅膜表面旋涂光刻膠 后的結(jié)構(gòu)示意圖。
步驟ll:采用深N型阱版對表面旋涂光刻膠100后的器件進(jìn)行曝光顯影。 如圖4所示，圖4為本發(fā)明采用深N型阱版曝光顯影后的結(jié)構(gòu)示意圖。所述光刻膠100為器 件曝光顯影后的光刻膠。
步驟12:對曝光顯影后的器件進(jìn)行磷離子的注入形成深N型阱。
圖5為本發(fā)明離子注入后形成深N型阱的結(jié)構(gòu)示意圖。如圖5所示，所述磷離子101注入的 條件為注入能量在200Kev 500Kev范圍，注入劑量在1012/0112 1013/(^2，注入角度為O度 。所述磷離子101穿過所述埋氧層103，在所述埋氧層103下面且所述底部硅襯底104的上面形 成深N型阱。本實施例采用磷離子的注入形成深N型阱。
步驟13:在形成深N型阱的器件表面沉積Si3N4/Si02疊層。
圖6為本發(fā)明在形成深N型阱后的器件表面沉積Si3N4/Si02疊層后的結(jié)構(gòu)示意圖。如圖6所 示，在所述頂層硅膜102的表面依次沉積Si02層301和Si3N4層300，所述Si3N4層300的厚度應(yīng) 為所述Si02層301厚度的5倍 10倍，所述Si02層內(nèi)的應(yīng)力是壓應(yīng)力，所述Si3N4層內(nèi)的應(yīng)力是 張應(yīng)力， 一定厚度比例的Si3N4/Si02疊層可使其內(nèi)應(yīng)力相互補(bǔ)償，消除應(yīng)力，從而提高產(chǎn)品 的成品率。
步驟14:在沉積Si3N4/Si02疊層后的器件表面旋涂光刻膠302，并采用體引出版對其曝光顯影。
如圖7所示，圖7為本發(fā)明在形成Si3N4/Si02疊層后的器件表面旋涂光刻膠，并采用體引 出版對其進(jìn)行曝光顯影后的結(jié)構(gòu)示意圖。所述體引出版包括N型場效應(yīng)晶體管體引出版和P型 場效應(yīng)晶體管體引出版，分別用于形成N型場效應(yīng)晶體管的體引出部分和P型場效應(yīng)晶體管的 體引出部分。步驟15:對曝光顯影后的器件進(jìn)行干法刻蝕。
圖8為本發(fā)明對曝光顯影后的器件進(jìn)行干法刻蝕后的結(jié)構(gòu)示意圖。如圖8所示，以曝光顯 影后的光刻膠302為掩膜進(jìn)行干法刻蝕，將所述Si3N4層300、 Si02層301、頂層硅膜102和埋氧 層103依次刻透，直到所述底部硅襯底104時停止刻蝕，形成體引出淺槽。所述體引出淺槽包 括N型場效應(yīng)晶體管體引出淺槽和P型場效應(yīng)晶體管體引出淺槽。
步驟16:在干法刻蝕后的器件表面沉積多晶硅層303。
圖9為本發(fā)明在干法刻蝕后的器件表面沉積多晶硅層后的結(jié)構(gòu)示意圖。如圖9所示，采用 化學(xué)氣相沉積法在器件表面沉積未摻雜的多晶硅層303，所述多晶硅層303的厚度=埋氧層 103的厚度+0.5X頂層硅膜的厚度102。所述多晶硅層303的厚度不能過薄，否則會減弱體引 出部分的電學(xué)效果；所述多晶硅層303的厚度不能過厚，否則體引出部分上方的氧化物填充 過少，對源漏的摻雜將會注入到體引出部分中而改變其導(dǎo)電類型，形成pn結(jié)。
步驟l7:對沉積多晶硅層后的器件進(jìn)行平坦化處理。
圖10為本發(fā)明對沉積多晶硅層后的器件進(jìn)行平坦化處理后的結(jié)構(gòu)示意圖。如圖10所示， 采用化學(xué)機(jī)械拋光即CMP方法對多晶硅層303進(jìn)行平坦化處理，最終使得所述Si3N4層300上的 多晶硅層303被去除，剩余的所述多晶硅層303存在于所述體引出淺槽中。
步驟18:在進(jìn)行平坦化處理后的器件表面旋涂光刻膠，并采用N型場效應(yīng)晶體管體引出 版對其曝光顯影。
圖ll為本發(fā)明在平坦化處理后的器件表面旋涂光刻膠，并采用N型場效應(yīng)晶體管體引出 版對其進(jìn)行曝光顯影后的結(jié)構(gòu)示意圖。如圖11所示，所述光刻膠320為器件曝光顯影后的光 刻膠。所述N型場效應(yīng)晶體管體引出版用于對N型場效應(yīng)晶體管的體引出部分進(jìn)行注入式摻雜
步驟19:對曝光顯影后的器件進(jìn)行+3價離子的注入。
圖12為本發(fā)明對曝光顯影后的器件進(jìn)行+3價離子注入的示意圖。如圖12所示，對所述N 型場效應(yīng)晶體管體引出淺槽中的多晶硅層303進(jìn)行摻雜。所述摻雜的離子為+3價離子，所述 +3價離子為硼離子，所述硼離子的注入條件為注入能量在30Kev 100Kev范圍，注入劑量 在1012/0112 1013/(^2，注入角度為O度。
步驟20:采用P型場效應(yīng)晶體管體引出版對進(jìn)行+3價離子注入后的器件進(jìn)行曝光顯影。 圖13為本發(fā)明在+3價離子注入后的器件表面旋涂光刻膠，并采用P型場效應(yīng)晶體管體引 出版對其進(jìn)行曝光顯影后的結(jié)構(gòu)示意圖。如圖13所示，所述光刻膠320為器件曝光顯影后的 光刻膠。所述P型場效應(yīng)晶體管體引出版用于對P型場效應(yīng)晶體管的體引出部分進(jìn)行注入式摻雜。
步驟21:對曝光顯影后的器件進(jìn)行+5價離子的注入。
圖14為本發(fā)明對曝光顯影后的器件進(jìn)行+5價離子注入的示意圖。如圖14所示，對所述P 型場效應(yīng)晶體管體引出淺槽中的多晶硅層303進(jìn)行摻雜。所述摻雜的離子為+5價離子，所述 +5價離子為磷離子，所述磷離子的注入條件為注入能量在50Kev 200Kev范圍，注入劑量 在1012/0112 1013/(^2，注入角度為O度。
步驟22:在進(jìn)行+5價離子注入后的器件表面旋涂光刻膠，并采用有源區(qū)版對其曝光顯影
圖15為本發(fā)明在+5價離子注入后的器件表面旋涂光刻膠，并采用有源區(qū)版對其進(jìn)行曝光 顯影后的結(jié)構(gòu)示意圖。如圖15所示，所述光刻膠400為器件曝光顯影后的光刻膠。 步驟23:對曝光顯影后的器件進(jìn)行干法刻蝕。
圖16為本發(fā)明對曝光顯影后的器件進(jìn)行干法刻蝕后的結(jié)構(gòu)示意圖。如圖16所示，以曝光 顯影后的光刻膠400為掩膜，進(jìn)行干法刻蝕，依次刻透所述Si3N4層300、 Si02層301和頂層硅 膜l02 ，直到到達(dá)所述氧埋層103時停止刻蝕。
步驟24:對進(jìn)行干法刻蝕后的器件進(jìn)行離子注入。
圖17為本發(fā)明對干法刻蝕后的器件進(jìn)行淺槽隔離注入的示意圖。如圖17所示，所述注入 的離子410為硼離子，可以提高邊緣寄生晶體管的閾值電壓，從而避免邊緣漏電的產(chǎn)生。所 述離子的注入條件為注入能量在10Kev 30Kev范圍，注入劑量在1012/0112 1013/(^2，注入 角度為7度到30度。
步驟25:在離子注入后的器件表面沉積氧化物層450。
圖18為本發(fā)明在淺槽隔離注入后的器件表面沉積Si02層的結(jié)構(gòu)示意圖。如圖18所示，采 用化學(xué)氣相沉積的方法在所述器件的表面沉積氧化物層450，所述氧化物層450填充所述N型 場效應(yīng)晶體管淺槽和P型場效應(yīng)晶體管淺槽。所述化學(xué)氣相沉積氧化物層450的厚度為頂層硅 膜厚度+Si3N4/Si02疊層厚度+(10nm 50nm)，所述氧化物為Si02，所述Si02層必須足夠厚， 從而能夠有效阻止源漏雜質(zhì)注入進(jìn)入體引出部分。因此源漏雜質(zhì)的注入不需要多余的光刻版 來屏蔽體引出部分，從而實現(xiàn)了源漏自對準(zhǔn)注入。
步驟26:對沉積氧化物層450后的器件進(jìn)行平坦化處理。
圖19為本發(fā)明對沉積Si02層后的器件進(jìn)行平坦化處理后的結(jié)構(gòu)示意圖。如圖19所示，采 用化學(xué)機(jī)械拋光即CMP的方法對所述氧化物層450進(jìn)行平坦化處理。
圖20為本發(fā)明用于制備實施例1中絕緣體上硅器件中N型場效應(yīng)晶體管和P型場效應(yīng)晶體管版圖的示意圖，圖21為本發(fā)明圖20沿Y-Y'方向的結(jié)構(gòu)示意圖，圖22為本發(fā)明圖20沿Z-Z'方 向的結(jié)構(gòu)示意圖，圖23為本發(fā)明圖20沿沿T-T'方向的結(jié)構(gòu)示意圖。如圖20 23所示，所述N 型場效應(yīng)晶體管66版圖包括N+注入漏極版96、 N+注入源極版500、柵版92和體引出部分56， 所述P型場效應(yīng)晶體管68版圖包括P+注入漏極版98、 P+注入源極版550、柵版92和體引出部分 58。
實施例2
圖24為本發(fā)明實施例2采用淺槽隔離技術(shù)制備的絕緣體上硅器件基本結(jié)構(gòu)示意圖。如圖 24所示，該圖也是圖20沿X-X'方向的結(jié)構(gòu)示意圖。所述絕緣體上硅器件包括底部硅襯底104 、埋氧層103以及形成于頂層硅膜102內(nèi)的N型場效應(yīng)晶體管66和P型場效應(yīng)晶體管68。所述N 型場效應(yīng)晶體管66位于體區(qū)608中，其包括漏極96、源極500、柵極92和體引出部分56，所述 體引出部分56為硼離子摻雜的多晶硅。所述P型場效應(yīng)晶體管68位于體區(qū)610中，其包括漏極 98、源極550、柵極92和體引出部分58，所述體引出部分58為磷離子摻雜的多晶硅。所述體 區(qū)608和體區(qū)610之間是電學(xué)隔離的。所述底部硅襯底104上具有深N型阱310，所述深N型阱 310注入有磷離子，所述包含N型場效應(yīng)晶體管66的體區(qū)608通過所述體引出部分56與所述p型 底部硅襯底104電連接，所述包含P型場效應(yīng)晶體管68的體區(qū)610通過所述體引出部分58與所 述深N型阱310電連接。所述氧化物層450的表面上還具有側(cè)墻612和614，用于形成器件的輕 摻雜源漏結(jié)構(gòu)。所述側(cè)墻612和614通過低壓化學(xué)氣相淀積式TE0S (g卩LPTEOS)沉積刻蝕后形成
實施例3
圖25為本發(fā)明實施例3采用淺槽隔離技術(shù)制備的絕緣體上硅器件基本結(jié)構(gòu)示意圖。如圖 25所示，以圖24為基礎(chǔ)，兩個N型場效應(yīng)晶體管可以共用一個N型場效應(yīng)晶體管的體引出部分 56，從而可以減小芯片的面積。
實施例4
圖26為本發(fā)明實施例4采用淺槽隔離技術(shù)制備的絕緣體上硅器件基本結(jié)構(gòu)示意圖。如圖 26所示，以圖24為基礎(chǔ)，兩個P型場效應(yīng)晶體管可以共用一個P型場效應(yīng)晶體管的體引出部分 58，從而可以減小芯片的面積。
以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之 內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種絕緣體上硅器件，包括p型底部硅襯底(104)、埋氧層(103)以及形成于頂層硅膜(102)內(nèi)的N型場效應(yīng)晶體管(66)和P型場效應(yīng)晶體管(68)，其特征在于，所述N型場效應(yīng)晶體管(66)位于體區(qū)(608)中，其包括漏極(96)、源極(500)、柵極(92)和體引出部分(56)，所述體引出部分(56)為+3價離子摻雜的多晶硅；所述P型場效應(yīng)晶體管(68)位于體區(qū)(610)中，其包括漏極(98)、源極(550)、柵極(92)和體引出部分(58)，所述體引出部分(58)為+5價離子摻雜的多晶硅；所述體區(qū)(608)和體區(qū)(610)之間是電學(xué)隔離的。
2 根據(jù)權(quán)利要求l所述的絕緣體上硅器件，其特征在于，所述P型底部硅襯底(104)上具有 深N型阱(310)，所述深N型阱(310)注入有+5價離子，所述包含N型場效應(yīng)晶體管(66)的體區(qū) (608)通過所述體引出部分(56)與所述p型底部硅襯底(104)電連接，所述包含P型場效應(yīng)晶體 管(68)的體區(qū)(610)通過所述體引出部分(58)與所述深N型阱(310)電連接。
3 根據(jù)權(quán)利要求1或2所述的絕緣體上硅器件，其特征在于，所述體區(qū)(608)和體區(qū)(610) 之間是通過臺面隔離技術(shù)、淺槽隔離技術(shù)或者局部硅氧化隔離技術(shù)進(jìn)行電學(xué)隔離的。
4 一種絕緣體上硅器件的制備方法，其特征在于，該制備方法包括以下步驟 步驟一在絕緣體上硅的頂層硅膜(102)表面旋涂光刻膠(100)，并采用阱版對其進(jìn)行 曝光顯影后，再進(jìn)行離子的注入；步驟二對經(jīng)過離子注入后的器件進(jìn)行電學(xué)隔離；步驟三在電學(xué)隔離后的器件表面旋涂光刻膠(320)，并采用體引出版對其進(jìn)行曝光顯 影后，再進(jìn)行干法刻蝕；步驟四在經(jīng)過干法刻蝕后的器件表面沉積形成多晶硅層(303)，并對所述多晶硅層 (303)進(jìn)行平坦化處理；步驟五在平坦化處理后的器件表面旋涂光刻膠(320)，并采用N型場效應(yīng)晶體管體引出版對其進(jìn)行曝光顯影后，再進(jìn)行+3價離子的注入；步驟六在經(jīng)過+3價離子注入后的器件表面旋涂光刻膠(320)，并采用P型場效應(yīng)晶體管體引出版對其進(jìn)行曝光顯影后，再進(jìn)行+5價離子的注入；步驟七在經(jīng)過+5價離子注入后的器件表面旋涂光刻膠(400)，并采用有源區(qū)版對其進(jìn)行曝光顯影后，再進(jìn)行干法刻蝕。
5.根據(jù)權(quán)利要求4所述的絕緣體上硅器件的制備方法，其特征在于，所述步驟一中的阱版 為深N型阱版。
6.根據(jù)權(quán)利要求4所述的絕緣體上硅器件的制備方法，其特征在于，所述步驟二中電學(xué)隔 離的技術(shù)為臺面隔離技術(shù)、淺槽隔離技術(shù)或者局部硅氧化隔離技術(shù)。
7.根據(jù)權(quán)利要求4所述的絕緣體上硅器件的制備方法，其特征在于，所述步驟四中多晶硅 層(303)的厚度=埋氧層(103)的厚度+0. 5 X頂層硅膜(102)的厚度。
8.根據(jù)權(quán)利要求4所述的絕緣體上硅器件的制備方法，其特征在于，所述步驟五中+3價離 子注入的條件為注入能量在30Kev 100Kev范圍，注入劑量在1012/cm2 1013/cm2，注入角 度為O度。
9.根據(jù)權(quán)利要求4所述的絕緣體上硅器件的制備方法，其特征在于，所述步驟六中+5價離 子注入的條件為注入能量在50Kev 200Kev范圍，注入劑量在1012/cm2 1013/cm2，注入角 度為O度。
全文摘要
本發(fā)明涉及一種絕緣體上硅器件及其制備方法，屬于半導(dǎo)體器件技術(shù)領(lǐng)域。所述絕緣體上硅器件為采用p型絕緣體上硅晶圓制備的絕緣體上硅器件，包括p型底部硅襯底、埋氧層以及形成于頂層硅膜內(nèi)的N型場效應(yīng)晶體管和P型場效應(yīng)晶體管，所述N型場效應(yīng)晶體管和P型場效應(yīng)晶體管分別位于體區(qū)中，均包括漏極、源極、柵極和體引出部分；所述包含N型場效應(yīng)晶體管的體區(qū)和包含P型場效應(yīng)晶體管體區(qū)之間是電學(xué)隔離的。本發(fā)明的絕緣體上硅器件可以有效地抑制浮體效應(yīng)，源漏對稱，無額外寄生電容，在保持SOI電路優(yōu)勢的同時，可以最大程度地與主流體硅工藝和設(shè)計兼容。
文檔編號H01L27/12GK101621064SQ20091030511
公開日2010年1月6日 申請日期2009年8月3日 優(yōu)先權(quán)日2009年8月3日
發(fā)明者畢津順, 海潮和, 羅家俊, 韓鄭生 申請人:中國科學(xué)院微電子研究所