專利名稱：用于交叉點(diǎn)可變電阻材料存儲(chǔ)器的三維和三維肖特基二極管、其形成工藝及其使用方法
技術(shù)領(lǐng)域：
本發(fā)明大體來說涉及可變電阻材料隨機(jī)存取存儲(chǔ)器。
背景技術(shù)：
可變電阻材料存儲(chǔ)器結(jié)構(gòu)常依賴于個(gè)別存儲(chǔ)器單元的隔離。存儲(chǔ)器單元可以并聯(lián) 方式連接到位線，且四個(gè)金屬層(包括字線、位線、頂部電極選擇線和全局?jǐn)?shù)據(jù)總線)用于 編程和讀取數(shù)據(jù)。個(gè)別存儲(chǔ)器單元的隔離對(duì)設(shè)計(jì)者繼續(xù)使電路小型化產(chǎn)生了壓力。需要用以形成可解決這些挑戰(zhàn)的較好結(jié)構(gòu)的方法。還需要也可解決這些挑戰(zhàn)的改 進(jìn)的可變電阻材料隨機(jī)存取存儲(chǔ)器結(jié)構(gòu)。


先前所提及的問題通過本發(fā)明而得以解決且將通過閱讀和研究以下說明書來理 解，圖式是說明書的一部分。圖Ia展示根據(jù)一實(shí)施例的處于制造期間的半導(dǎo)體裝置的橫截面正視圖和俯視平 面圖；圖Ib展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖Ia中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖；圖Ic展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖Ib中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖；圖Id展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖Ic中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖；圖Ie展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖Id中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖；圖If展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖Ie中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖；圖Ig展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖If中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖；圖Ih展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖Ig中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖；圖Ij是根據(jù)一實(shí)施例的在進(jìn)一步處理之后的圖Ia到圖Ih中所描繪的半導(dǎo)體裝 置的剖視透視圖2a展示根據(jù)一實(shí)施例的處于制造期間的半導(dǎo)體裝置的橫截面正視圖和俯視平 面圖；圖2b展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖2a中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖；圖2c展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖2b中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖；圖2d展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖2c中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖；圖2e展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖2d中所描繪的半導(dǎo)體裝置的 兩個(gè)橫截面正視圖和一俯視平面圖；圖2f展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖2e中所描繪的半導(dǎo)體裝置的 橫截面正視圖和平面圖；圖2g是根據(jù)一實(shí)施例的在進(jìn)一步處理之后的圖2a到圖2f中所描繪的半導(dǎo)體裝 置的剖視透視圖；圖3a展示根據(jù)一實(shí)施例的處于制造期間的半導(dǎo)體裝置的橫截面正視圖和俯視平 面圖；圖3b是根據(jù)一方法實(shí)施例的圖3a中所描繪的半導(dǎo)體裝置的橫截面正視圖；圖3c是根據(jù)一方法實(shí)施例的圖3b中所描繪的半導(dǎo)體裝置的橫截面正視圖；圖3d展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖3c中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖；圖3e展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖3d中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖；圖3f展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖3e中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖；圖3g展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖3f中所描繪的半導(dǎo)體裝置的 兩個(gè)橫截面正視圖和一俯視平面圖；圖3h展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖3g中所描繪的半導(dǎo)體裝置的 橫截面正視圖和平面圖；圖3j展示根據(jù)一實(shí)施例的在進(jìn)一步處理之后的圖3a到圖3h中所描繪的半導(dǎo)體 裝置的剖視透視圖；圖4是根據(jù)一實(shí)施例的用于制造用于可變電阻材料存儲(chǔ)器的三維外延肖特基二 極管裝置的工藝流程圖；圖5是根據(jù)一實(shí)施例的用于制造用于可變電阻材料存儲(chǔ)器的三維凹部肖特基二 極管裝置的工藝流程圖；圖6是根據(jù)一實(shí)施例的用于制造用于可變電阻材料存儲(chǔ)器的三維周圍凹部肖特 基二極管裝置的工藝流程圖；圖7說明包括VRMM實(shí)施例的電子裝置；圖8展示包括所形成的VRMM實(shí)施例的計(jì)算機(jī)系統(tǒng)的一個(gè)特定實(shí)例；以及圖9說明可并入有可變電阻材料存儲(chǔ)器陣列實(shí)施例的存儲(chǔ)器裝置的功能框圖。
具體實(shí)施例方式可在許多位置和定向中制造、使用或運(yùn)輸本文中所描述的裝置、設(shè)備或物件的實(shí) 施例?？勺冸娮璨牧洗鎯?chǔ)器(VRMM)裝置可包括例如合金等材料。VRMM裝置可包括例如準(zhǔn) 金屬組合物等材料。VRMM裝置可包括例如金屬氧化物等材料。VRMM裝置可包括例如硫族 化物等材料。這些若干材料的質(zhì)量和性能方面可極為不同。圖Ia展示根據(jù)一實(shí)施例的處于制造期間的半導(dǎo)體裝置100的橫截面正視圖和俯 視平面圖。半導(dǎo)體裝置100可用于存儲(chǔ)器裝置中。已形成例如ρ摻雜半導(dǎo)電材料襯底的襯底110(例如，ρ摻雜半導(dǎo)電材料)。在襯 底110上形成且圖案化暴露的半導(dǎo)電第一膜112，且在暴露的半導(dǎo)電第一膜112的隔開的區(qū) 段之間填充淺溝槽隔離(STI) 114。在一實(shí)施例中，沉積STI 114并例如使用化學(xué)機(jī)械拋光 (CMP)工藝來對(duì)其進(jìn)行回拋光(polish back)。圖Ib展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖Ia中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖。半導(dǎo)體裝置101已上覆有氮化硅膜116且進(jìn)一步上覆有電介 質(zhì)第一膜118(例如，通過分解正硅酸四乙酯(TEOS)而形成的氧化物膜)。在一實(shí)施例中， 氧化物膜113可位于氮化硅膜116下方，所述氧化物膜113可減輕可產(chǎn)生于半導(dǎo)電第一膜 112中的應(yīng)力。圖Ic展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖Ib中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖。已通過圖案化氮化硅膜116和電介質(zhì)第一膜118(圖lb)而 進(jìn)一步處理半導(dǎo)體裝置102以形成經(jīng)圖案化的氮化硅膜117和經(jīng)圖案化的電介質(zhì)膜119。 因此，已穿過經(jīng)圖案化的氮化硅膜117和經(jīng)圖案化的電介質(zhì)膜119而形成凹部120，且穿過 凹部120而暴露所述暴露的半導(dǎo)電第一膜112。凹部120的特征在于第一和第二壁以及底 面。圖Id展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖Ic中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖。已通過在暴露的半導(dǎo)電第一膜112上形成外延半導(dǎo)電第二膜 122而進(jìn)一步處理半導(dǎo)體裝置103。在一實(shí)施例中，外延半導(dǎo)電第二膜122通過選擇性外延 成長(zhǎng)(SEG)而形成且也可稱作外延突起122。此后，CMP工藝可用于以與經(jīng)圖案化的電介質(zhì) 膜119齊平的關(guān)系來緊固外延半導(dǎo)電第二膜122。圖Ie展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖Id中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖。已通過回蝕(etching back)外延半導(dǎo)電第二膜122的一部 分且通過將導(dǎo)電第一膜124填充到可由回蝕產(chǎn)生的凹部中而進(jìn)一步處理半導(dǎo)體裝置104。圖If展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖Ie中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖。已通過回蝕經(jīng)圖案化的電介質(zhì)膜119而進(jìn)一步處理半導(dǎo)體裝 置105以使得經(jīng)圖案化的氮化硅膜117被暴露。在一實(shí)施例中，經(jīng)圖案化的電介質(zhì)膜119 的移除通過濕式各向同性蝕刻來完成，所述濕式各向同性蝕刻對(duì)留下外延突起122的半導(dǎo) 電材料具有選擇性。圖Ig展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖If中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖。已通過在外延半導(dǎo)電第二膜122、經(jīng)圖案化的氮化硅膜117和 導(dǎo)電第一膜124上方形成導(dǎo)電第二膜126而進(jìn)一步處理半導(dǎo)體裝置106。圖Ig展示間隔物
7蝕刻的結(jié)果，所述間隔物蝕刻已顯著地移除從ζ方向暴露的所有導(dǎo)電材料。因此，肖特基二 極管金屬膜124、126在間隔物蝕刻之后保留，且外延突起122保留，因?yàn)槲g刻經(jīng)計(jì)時(shí)以移除 從導(dǎo)電第二膜126的ζ方向暴露的金屬的顯著部分。因此，容器型導(dǎo)體124、126是肖特基 二極管金屬膜124、126的另一種描述。當(dāng)將外延突起122圖案化為實(shí)心圓柱體時(shí)，可將導(dǎo) 電第一膜124稱作蓋124且可將導(dǎo)電第二膜126稱作圓柱體126。因此，可將肖特基二極管 金屬膜124、126稱作蓋124和圓柱體126。在一實(shí)施例中，導(dǎo)電第一膜124以及第三膜126可為非金屬(例如，半導(dǎo)電材料)。 因此，金屬膜124、126是無金屬的二極管的部分。因此，容器型導(dǎo)體124、126是與外延半導(dǎo) 電第二膜122形成二極管的二極管第三膜124、126的另一種描述。圖Ih展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖Ig中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖。已通過在肖特基二極管金屬第三膜124、126上方形成電介質(zhì) 第二膜128而進(jìn)一步處理半導(dǎo)體裝置107。還已圖案化電介質(zhì)第二膜128，且已將電極130 填充到經(jīng)圖案化區(qū)域中而與肖特基二極管金屬第三膜124、126接觸。圖Ij是根據(jù)一實(shí)施例的在進(jìn)一步處理之后的圖Ia到圖Ih中所描繪的半導(dǎo)體裝 置的剖視透視圖。襯底110支撐暴露的半導(dǎo)電第一膜112、STI 114和經(jīng)圖案化的氮化硅膜 117。外延半導(dǎo)電第二膜122安置于暴露的半導(dǎo)電第一膜112上，且導(dǎo)電第一膜124和導(dǎo)電 第二膜126在外延突起122上方形成導(dǎo)電第三膜112、124。在一實(shí)施例中，導(dǎo)電第一膜124以及第三膜126可為非金屬(例如，半導(dǎo)電材料)。 因此，第三膜124、126將僅為二極管的一部分。電極130接觸VRMM單元132 (例如，相變硫族化物單元)。頂部電極134接觸VRMM 單元132，且位線觸點(diǎn)136接觸位線138與頂部電極134兩者。在一實(shí)施例中，頂部電極134 由氮化鈦組成。圖Ij還說明字線帶140，其經(jīng)由字線觸點(diǎn)142而耦合到VRMM單元132。根據(jù)一實(shí)施例，可將裝置108稱作三維外延二極管裝置，或在第三膜124、126為金 屬的狀況下，可將裝置108稱作三維外延肖特基二極管裝置。在用于形成VRMM單元132的 90納米工藝中，如果外延突起122的高度為約270nm，那么電流驅(qū)動(dòng)可為具有類似占據(jù)面積 的平面肖特基二極管的電流驅(qū)動(dòng)的約12倍?？梢姡龁卧綦x外，較多電流可用于相同占 據(jù)面積的給定VRMM單元。圖2a展示根據(jù)一實(shí)施例的處于制造期間的半導(dǎo)體裝置200的橫截面正視圖和俯 視平面圖。半導(dǎo)體裝置200可用于存儲(chǔ)器裝置中。已形成襯底210 (例如，ρ摻雜半導(dǎo)電材料)。在所述襯底上形成半導(dǎo)電第一膜211， 且在半導(dǎo)電第一膜211上方形成氮化硅膜215。圖2b展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖2a中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖。已處理半導(dǎo)體裝置201，以使得半導(dǎo)電第一膜211和氮化硅膜 215(圖2a)分別為第一經(jīng)圖案化的半導(dǎo)電膜212和第一經(jīng)圖案化的氮化硅膜216。此外， 在第一經(jīng)圖案化的半導(dǎo)電膜212的隔開的區(qū)段之間填充STI 214。在一實(shí)施例中，沉積STI 214且例如使用CMP工藝來對(duì)其進(jìn)行回拋光。在一實(shí)施例中，將第一經(jīng)圖案化的半導(dǎo)電膜 212稱作島狀物(在橫截面圖中觀察；否則稱作條狀物)。如所描繪，島狀物212具有第一 尚度。圖2c展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖2b中所描繪的半導(dǎo)體裝置的橫截面正視圖和俯視平面圖。已處理半導(dǎo)體裝置202以使得第一經(jīng)圖案化的半導(dǎo)電膜212、 第一經(jīng)圖案化的氮化硅膜216和STI 214進(jìn)一步上覆有掩模268，所述掩模268用以產(chǎn)生與 第一經(jīng)圖案化的半導(dǎo)電膜212(在Y方向上延伸)的結(jié)構(gòu)正交(在X方向上延伸)的交叉 圖案。圖2d展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖2c中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖。已通過穿過掩模268(圖2c)蝕刻而進(jìn)一步處理半導(dǎo)體裝置 203以形成第二經(jīng)圖案化的半導(dǎo)電膜213以及第二經(jīng)圖案化的氮化硅膜217。因此，已穿過 第二經(jīng)圖案化的氮化硅膜217而形成凹部220。穿過凹部220而暴露第二經(jīng)圖案化的半導(dǎo) 電膜213。在一實(shí)施例中，將第二經(jīng)圖案化的半導(dǎo)電膜213稱作島狀物，其具有小于島狀物 第一高度的島狀物第二高度。圖2e展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖2d中所描繪的半導(dǎo)體裝置的 兩個(gè)橫截面正視圖和一俯視平面圖。已通過將二極管插塞224填充到凹部220 (圖2d)中 而進(jìn)一步處理半導(dǎo)體裝置204。在X-Z視圖中，二極管插塞224從正Z方向接觸第二經(jīng)圖案 化的半導(dǎo)電膜213。在Z-Y視圖中，二極管插塞224從Y方向接觸第一經(jīng)圖案化的半導(dǎo)電 膜212且還接觸第二經(jīng)圖案化的半導(dǎo)電膜213。二極管插塞224安置于底面上，所述底面 為213處的島狀物第二高度。從平面圖來看，二極管插塞224呈現(xiàn)為散布于第二經(jīng)圖案化 的氮化硅膜217當(dāng)中。圖2f展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖2e中所描繪的半導(dǎo)體裝置的 橫截面正視圖和平面圖。已通過在二極管插塞224上方形成電介質(zhì)第二膜228，接著對(duì)其進(jìn) 行圖案化以及形成已填充到經(jīng)圖案化區(qū)域中并與二極管插塞224接觸的電極230而進(jìn)一步 處理半導(dǎo)體裝置205。圖2g是根據(jù)一實(shí)施例的在進(jìn)一步處理之后的圖2a到圖2f中所描繪的半導(dǎo)體裝 置的剖視透視圖。根據(jù)一實(shí)施例，可將裝置206稱作三維凹部二極管裝置，或在二極管插塞 224為金屬的狀況下，可將裝置206稱作三維凹部肖特基二極管裝置。在用于形成VRMM單 元232的90納米工藝中，如果二極管插塞224的高度為約270nm，那么電流驅(qū)動(dòng)可為具有類 似占據(jù)面積的平面肖特基二極管的電流驅(qū)動(dòng)的約7倍。襯底210支撐第一經(jīng)圖案化的半導(dǎo)電膜212、第二經(jīng)圖案化的半導(dǎo)電膜213、STI 214和第二經(jīng)圖案化的氮化硅膜217。當(dāng)二極管插塞224為金屬時(shí)，其與第一經(jīng)圖案化的半 導(dǎo)電膜212和經(jīng)第二圖案化的半導(dǎo)電膜213中的每一者形成肖特基型二極管。在一實(shí)施例 中，二極管插塞224可為非金屬(例如，半導(dǎo)電材料)。因此，二極管插塞224與第二經(jīng)圖案 化的半導(dǎo)電膜213和第一經(jīng)圖案化的半導(dǎo)電膜212僅形成二極管的一部分。電極230接觸VRMM單元232 (例如，相變硫族化物單元)。頂部電極234接觸VRMM 單元232，且位線觸點(diǎn)236接觸位線238與頂部電極234兩者。在一實(shí)施例中，頂部電極234 由氮化鈦組成。圖2g還說明字線帶240，其經(jīng)由字線觸點(diǎn)242而耦合到VRMM單元232。根據(jù)一實(shí)施例，可將裝置206稱作三維凹部二極管裝置，或在二極管插塞224為金 屬的狀況下，可將裝置206稱作三維凹部肖特基二極管裝置。在用于形成VRMM單元的90 納米工藝中，如果二極管插塞224的高度為約270nm，那么電流驅(qū)動(dòng)可為具有類似占據(jù)面積 的平面肖特基二極管的電流驅(qū)動(dòng)的約7倍。圖3a展示根據(jù)一實(shí)施例的處于制造期間的半導(dǎo)體裝置300的橫截面正視圖和俯
9視平面圖。半導(dǎo)體裝置300可用于存儲(chǔ)器裝置中。已形成襯底310(例如，ρ摻雜半導(dǎo)電材料)。在襯底310上形成半導(dǎo)電膜311且 在所述半導(dǎo)電膜311上方形成氮化硅膜315。圖3b展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖3a中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖。已處理半導(dǎo)體裝置301以使得氮化硅膜315(圖3a)為第一 經(jīng)圖案化的氮化硅膜316。圖3c展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖3b中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖。已處理半導(dǎo)體裝置302以使得間隔物356已形成于第一經(jīng)圖 案化的氮化硅膜316的橫向暴露部上，且間隔物356還擱置于半導(dǎo)電膜311的垂直暴露部 上。在一實(shí)施例中，間隔物356為氧化物間隔物。圖3d展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖3c中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖。已處理半導(dǎo)體裝置303以使得半導(dǎo)電膜311 (圖3c)已被圖 案化為第一經(jīng)圖案化的半導(dǎo)電膜312，且STI 314已被填充到在形成第一經(jīng)圖案化的半導(dǎo) 電膜312期間所形成的第一凹部320中。在一實(shí)施例中，將第一經(jīng)圖案化的半導(dǎo)電膜312 稱作島狀物。在將STI 314填充到凹部320中期間，STI 314由于間隔物356而展現(xiàn)出STI 小平面(facet) 360 ο圖3e展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖3d中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖。半導(dǎo)體裝置304已上覆有掩模358，所述掩模358用以產(chǎn)生與 第一經(jīng)圖案化的半導(dǎo)電膜312(在Y方向上延伸)的結(jié)構(gòu)正交(在X方向上延伸)的交叉 圖案。圖3f展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖3e中所描繪的半導(dǎo)體裝置的 橫截面正視圖和俯視平面圖。已通過穿過掩模358 (圖3e)蝕刻而進(jìn)一步處理半導(dǎo)體裝置 305以形成具有第二凹部321的第二經(jīng)圖案化的半導(dǎo)電膜313。此外，蝕刻由于間隔物356 而留下第二經(jīng)圖案化的半導(dǎo)電膜313以及第二經(jīng)圖案化的氮化硅膜317。因此，已穿過第二 經(jīng)圖案化的氮化硅膜317而形成第二凹部321。穿過第二凹部321而暴露第二經(jīng)圖案化的 半導(dǎo)電膜313。圖3g展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖3f中所描繪的半導(dǎo)體裝置的 兩個(gè)橫截面正視圖和一俯視平面圖。已通過將二極管插塞324填充到第二凹部321 (圖3f) 中而進(jìn)一步處理半導(dǎo)體裝置306。在X-Z正視圖中，二極管插塞324在三個(gè)表面(包括具 有橫向暴露表面的第一和第二壁，以及一作為垂直暴露表面的底面)處接觸第二經(jīng)圖案化 的半導(dǎo)電膜313。在Y-Z正視圖中，二極管插塞324同樣在三個(gè)表面(包括兩個(gè)橫向暴露 表面以及一垂直暴露表面)處從正Z方向接觸第二經(jīng)圖案化的半導(dǎo)電膜313。從平面圖來 看，二極管插塞324呈現(xiàn)為散布于第二經(jīng)圖案化的氮化硅膜317當(dāng)中。圖3h展示根據(jù)一實(shí)施例的處于進(jìn)一步制造期間的圖3g中所描繪的半導(dǎo)體裝置的 橫截面正視圖和平面圖。已通過在二極管插塞324上方形成電介質(zhì)第二膜328，接著對(duì)其進(jìn) 行圖案化以及形成已填充到經(jīng)圖案化區(qū)域中并與二極管插塞324接觸的電極330而進(jìn)一步 處理半導(dǎo)體裝置307。圖3j是根據(jù)一實(shí)施例的在進(jìn)一步處理之后的圖3a到圖3h中所描繪的半導(dǎo)體裝 置的剖視透視圖。根據(jù)一實(shí)施例，可將裝置308稱作三維周圍凹部二極管裝置，或在二極管插塞324為金屬的狀況下，可將裝置308稱作三維周圍凹部肖特基二極管裝置。在用于形 成VRMM單元332的90納米工藝中，如果二極管插塞324的高度為約270nm，那么電流驅(qū)動(dòng) 可為具有類似占據(jù)面積的平面肖特基二極管的電流驅(qū)動(dòng)的約13倍。襯底310支撐第二經(jīng)圖案化的半導(dǎo)電膜313、STI 314和第二經(jīng)圖案化的氮化硅膜 317。當(dāng)二極管插塞324為金屬時(shí)，其與第二經(jīng)圖案化的半導(dǎo)電膜313的每一所接觸表面形 成肖特基型二極管。在一實(shí)施例中，二極管插塞324可為非金屬(例如，半導(dǎo)電材料)。因 此，二極管插塞324和第二經(jīng)圖案化的半導(dǎo)電膜313僅形成二極管的一部分。電極330接觸VRMM單元332 (例如，相變硫族化物單元)。頂部電極334接觸VRMM 單元332，且位線觸點(diǎn)336接觸位線338與頂部電極334兩者。在一實(shí)施例中，頂部電極334 由氮化鈦組成。圖3j還說明字線帶340，其經(jīng)由字線觸點(diǎn)342而耦合到VRMM單元332。若干可變電阻存儲(chǔ)器材料可用于若干VRMM單元。在一實(shí)施例中，可用作PCRAM 單元的可變電阻存儲(chǔ)器材料為含鎵(Ga)材料。所選的可使用的含鎵材料包括GaSb、 Ga-Ge-Sb、Ga-Se-Te等。在一些含鎵相變材料實(shí)施例中，鎵以過半數(shù)(majority)的量(大 于或等于百分之50)存在。在一些含鎵相變材料實(shí)施例中，鎵以較多數(shù)(plurality)的量 (鎵為最普遍的元素)存在。在一些實(shí)施例中，第一個(gè)列出的元素以過半數(shù)或較多數(shù)的量存 在，且隨后列出的元素以根據(jù)元素規(guī)模遞減的量的次序列出。在一實(shí)施例中，可用作PCRAM單元的可變電阻材料為含鍺(Ge)材料。所選的 可使用的含鍺材料包括 Ge-Te, Ge-Sb-Te, Ge-Te-As、Ge-Se-Ga、Ge-In-Sb、Ge-Te-Sb-S、 Ge-Te-SnO、Ge-Te_Sn_Au、Ge-Pd-Te-Sn、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Ge-Sb-Se-Te、 Ge-Sn-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd、Ge-Te-Sn-Pt 等。在一些含鍺相變材料實(shí)施例中，鍺 以過半數(shù)的量(大于或等于百分之50)存在。在一些含鍺相變材料實(shí)施例中，鍺以較多數(shù) 的量(鍺為最普遍的元素)存在。在一些實(shí)施例中，第一個(gè)列出的元素以過半數(shù)或較多數(shù) 的量存在，且隨后列出的元素以根據(jù)元素規(guī)模遞減的量的次序列出。在一實(shí)施例中，可用作PCRAM單元的可變電阻材料為含銦(In)材料。所選的可使 用的含銦材料包括 In-Se、In-Sb、In-Sb-Te, In-Sb-Ge, In-Se-Ti-Co, In-Ag-Sb-Te 等。在 一些含銦相變材料實(shí)施例中，銦以過半數(shù)的量(大于或等于百分之50)存在。在一些含銦 相變材料實(shí)施例中，銦以較多數(shù)的量(銦為最普遍的元素)存在。在一些實(shí)施例中，第一個(gè) 列出的元素以過半數(shù)或較多數(shù)的量存在，且隨后列出的元素以根據(jù)元素規(guī)模遞減的量的次 序列出。在一實(shí)施例中，可用作PCRAM單元的可變電阻材料為含銻(Sb)材料。所選 的可使用的含銻材料包括 Sb2Te3、Sb-Ga, Sb-Bi-Se, Sb-Sn-Te, Sb-In-Ge, Sb-Te-Ge-S, Sb-Ge-Te—Pd、Sb-Ge—Te—Co、Sb—Te—Bi—Se、Sb—Ag—In—Te、Sb_Ge、Sb—Ge—Se—Te、Sb—Ge—Sn—Te 等。在一些含銻相變材料實(shí)施例中，銻以過半數(shù)的量(大于或等于百分之50)存在。在一 些含銻相變材料實(shí)施例中，銻以較多數(shù)的量(銻為最普遍的元素)存在。在一些實(shí)施例中， 第一個(gè)列出的元素以過半數(shù)或較多數(shù)的量存在，且隨后列出的元素以根據(jù)元素規(guī)模遞減的 量的次序列出。在一實(shí)施例中，可用作PCRAM單元的可變電阻材料為含碲(Te)材料。所選的可使 用的含碲材料包括 Te-Ge、Te-Sb、Te-As、Te-Al、Te-Ge-Sb、Te-Ge-As、Te-In-Sb、Te-Sn-Se、
11Te-Ga-Se>Te-Sn-Sb>Te—Ge—Sb—S、Te-Ge—Sn—O、Te-Ge-Sn-Au>Te-Pd-Ge-Sn>Te-Ge-Sb—Pd、 Te-Ge-Sb-Co> Te-Sb-Bi-Se、Te-Ag-In-Sb、Te-Ge-Ab-Se> Te-Ge-Sn-Sb> Te-Ge-Sn-Ni > Te-Ge-Sn-Pd、Te-Ge-Pd-Pt等。在一些含碲相變材料實(shí)施例中，碲以過半數(shù)的量(大于或 等于百分之50)存在。在一些含碲相變材料實(shí)施例中，碲以較多數(shù)的量存在(碲為最普遍 的元素)。在一些實(shí)施例中，第一個(gè)列出的元素以過半數(shù)或較多數(shù)的量存在，且隨后列出的 元素以根據(jù)元素規(guī)模遞減的量的次序列出。在一實(shí)施例中，可用作PCRAM單元的可變電阻材料為含硒(Se)材料。所選的 可使用的含硒材料包括 Se-In、Se-Te-Sn, Se-Ge-Ga, Se-Bi-Sb、Se-Ga-Te, Se-In-Ti-Co、 Se-Sb-Te-Bi、Se-Ge-Sb-Te等。在一些含硒相變材料實(shí)施例中，硒以過半數(shù)的量(大于或 等于百分之50)存在。在一些含硒相變材料實(shí)施例中，硒以較多數(shù)的量(硒為最普遍的元 素)存在。在一些實(shí)施例中，第一個(gè)列出的元素以過半數(shù)或較多數(shù)的量存在，且隨后列出的 元素以根據(jù)元素規(guī)模遞減的量的次序列出。在一實(shí)施例中，可用作PCRAM單元的可變電阻材料為含砷(As)材料。所選的可使 用的含砷材料包括As-Te、As-Te-Ge等。在一些含砷相變材料實(shí)施例中，砷以過半數(shù)的量 (大于或等于百分之50)存在。在一些含砷相變材料實(shí)施例中，砷以較多數(shù)的量(砷為最普 遍的元素)存在。在一些實(shí)施例中，第一個(gè)列出的元素以過半數(shù)或較多數(shù)的量存在，且隨后 列出的元素以根據(jù)元素規(guī)模遞減的量的次序列出。在一實(shí)施例中，可用作PCRAM單元的可變電阻材料為含鋁(Al)材料。所選的可使 用的含鋁材料包括Al-Te、Al-Se等。在一些含鋁相變材料實(shí)施例中，砷為過半數(shù)的量的鋁。在一實(shí)施例中，可用作PCRAM單元的可變電阻材料為含錫(Sn)材料。所選的 可使用的含錫材料包括 Sn-Te-Se、Sn-Sb-Te, Sn-Te-Ge-0, Sn-Pd-Te-Ge, Sn-Ge-Sb-Te, Sn-Ge-Sb-Te, Sn-Ge-Te-Ni, Sn-Ge-Te-Pd、Sn-Ge-Te-Pt 等。在一些含錫相變材料實(shí)施例 中，錫以過半數(shù)的量(大于或等于百分之50)存在。在一些含錫相變材料實(shí)施例中，錫以較 多數(shù)的量(錫為最普遍的元素)存在。在一些實(shí)施例中，第一個(gè)列出的元素以過半數(shù)或較 多數(shù)的量存在，且隨后列出的元素以根據(jù)元素規(guī)模遞減的量的次序列出。在一實(shí)施例中，可用作PCRAM單元的可變電阻材料為含鈀(Pd)材料。所選的可使 用的含鈀材料包括Pd-Te-Ge-Sn、Pd-Ge-Sb-Te等。在一些含鈀相變材料實(shí)施例中，鈀以過 半數(shù)的量(大于或等于百分之50)存在。在一些含鈀相變材料實(shí)施例中，鈀以較多數(shù)的量 (鈀為最普遍的元素)存在。在一些實(shí)施例中，第一個(gè)列出的元素以過半數(shù)或較多數(shù)的量存 在，且隨后列出的元素以根據(jù)元素規(guī)模遞減的量的次序列出。在一實(shí)施例中，可用作PCRAM單元的可變電阻材料為含銀(Ag)材料。所選的可使 用的含銀材料包括Ag-In-Sb-Te等。在一些含銀相變材料實(shí)施例中，銀以過半數(shù)的量(大 于或等于百分之50)存在。在一些含銀相變材料實(shí)施例中，銀以較多數(shù)的量(銀為最普遍 的元素)存在。在一些實(shí)施例中，第一個(gè)列出的元素以過半數(shù)或較多數(shù)的量存在，且隨后列 出的元素以根據(jù)元素規(guī)模遞減的量的次序列出。在一實(shí)施例中，可變電阻材料可包括用以形成所謂的“龐磁阻膜 (colossalmagnetoresistive film) ” 的各種材料中的一者，例如 Pr(1_x)CaxMnO3(PCMO)、 La (1_x) CaxMnO3 (LCMO)和 Ba (1_x) SrxTiO3。在一實(shí)施例中，可變電阻材料可包括二元或三元摻雜或未摻雜氧化物材料，例如A1203、BaTi03、SrTiO3> Nb2O5, SrZrO3> TiO2, Ta2O5, NiO、ZrOx, HfOx 和 Cu20。在一實(shí)施例中，可變電阻材料可具有鈣鈦礦(Perovskite)結(jié)構(gòu)。在一實(shí)施例中，可變電阻材料包括通式為AxBy的摻雜硫族化物玻璃，其中B選自 硫(S)、硒(Se)和碲(Te)及其混合物，且其中A包括來自族III-A (B、Al、Ga、In、Tl)、族 IV-A(C、Si、Ge、Sn、Pb)、族 V-A(N、P、As、Sb、Bi)或族 VII-A(F, Cl、Br、I、At)的至少一個(gè) 元素，其中一個(gè)或一個(gè)以上摻雜劑選自貴金屬和過渡金屬元素，例如Au、Ag、Pt、Cu、Cd、In、 Ru、Co、Cr、Ni、Mn 禾口 Mo。圖4是根據(jù)一實(shí)施例的用于制造用于可變電阻材料存儲(chǔ)器的三維外延肖特基二 極管裝置的工藝流程圖400。在410處，所述工藝包括在半導(dǎo)電膜上方形成氮化物膜。在420處，所述工藝包括在氮化物膜上方形成電介質(zhì)第一膜。在430處，所述工藝包括穿過氮化物膜和電介質(zhì)第一膜而圖案化并蝕刻以暴露半 導(dǎo)電膜。在440處，所述工藝包括在半導(dǎo)電膜上形成外延突起。在450處，所述工藝包括在外延突起上方形成容器。在452處，所述工藝可包括在外延突起上方和之上形成蓋。所述蓋可充當(dāng)用于向 下移除電介質(zhì)第一膜直到氮化物膜的硬掩模。在454處，所述工藝包括在外延突起上形成導(dǎo)電間隔物。所述導(dǎo)電間隔物可為經(jīng) 蝕刻以使得蓋與導(dǎo)電間隔物等同于容器型導(dǎo)體的間隔物。在一實(shí)施例中，所述工藝可在440 處開始且在454處終止。在460處，所述工藝包括在導(dǎo)電間隔物上形成電極并將所述電極耦合到VRMM單元 (例如，硫族化物材料單元)。圖5是根據(jù)一實(shí)施例的用于制造用于可變電阻材料存儲(chǔ)器的三維凹部肖特基二 極管裝置的工藝流程圖500。在510處，所述工藝包括在半導(dǎo)電膜上方形成氮化物膜。在520處，所述工藝包括在半導(dǎo)電膜中形成島狀物以暴露半導(dǎo)電襯底。在530處，所述工藝法包括將島狀物從第一高度降低到小于所述第一高度的第二尚度。在540處，所述工藝包括在第二高度上形成二極管插塞且其還接觸保持于第一高 度處的第一和第二壁。在550處，所述工藝包括在二極管插塞上形成觸點(diǎn)。在560處，所述工藝包括將觸點(diǎn)耦合到VRMM單元(例如，硫族化物單元)。圖6是根據(jù)一實(shí)施例的用于制造用于可變電阻材料存儲(chǔ)器的三維凹部肖特基二 極管裝置的工藝流程圖600。在610處，所述工藝包括在位于半導(dǎo)電膜上方的氮化物掩模上形成間隔物。在620處，所述工藝包括使用間隔物和掩模以在半導(dǎo)電膜中形成島狀物從而暴露 半導(dǎo)電襯底。在630處，所述工藝包括交叉圖案化島狀物以在半導(dǎo)電膜中形成第二凹部。所述 第二凹部的特征在于作為半導(dǎo)電膜的一部分的第一、第二、第三和第四壁以及底面。
13
在640處，所述工藝包括在第二高度上形成二極管插塞且其還接觸半導(dǎo)電膜中的
第一和第二壁以及底面。在650處，所述工藝包括在二極管插塞上形成觸點(diǎn)。在660處，所述工藝包括將觸點(diǎn)耦合到VRMM單元(例如，硫族化物單元)。圖7說明包括如上文所描述的VRMM實(shí)施例的電子裝置700。電子裝置700包括受 益于VRMM實(shí)施例的第一組件720。第一組件720的實(shí)例包括VRMM陣列。在一實(shí)施例中，第 一組件720是處理器，其包括用于啟動(dòng)所述處理器的VRMM 二極管裝置。在這些實(shí)例中，在 存在VRMM實(shí)施例的情況下，裝置操作得以改進(jìn)。在一實(shí)施例中，裝置700進(jìn)一步包括電源730。使用互連電路740將電源730電連 接到第一裝置組件720。在一實(shí)施例中，互連電路740包括使用上文所描述的處理方法的 VRMM實(shí)施例。除如上文所描述沉積材料外，還可使用例如借助掩模的光刻和/或蝕刻等技 術(shù)來圖案化導(dǎo)電電路。在一實(shí)施例中，裝置700進(jìn)一步包括第二裝置組件710。使用互連電路742將第 二裝置組件710電連接到第一組件720。同樣，在一個(gè)實(shí)施例中，互連電路742包括使用上 文所描述的方法而形成的VRMM實(shí)施例。第二裝置組件710的實(shí)例包括信號(hào)放大器、快閃存 儲(chǔ)器、邏輯電路或其它微處理電路等。除互連電路外，在一實(shí)施例中，第一裝置組件720和 /或第二裝置組件710包括使用上文所描述的方法的VRMM實(shí)施例。圖8展示包括如上文所描述而形成的VRMM實(shí)施例的計(jì)算機(jī)系統(tǒng)的一個(gè)特定實(shí)例。 計(jì)算機(jī)系統(tǒng)800含有被收納于計(jì)算機(jī)單元815中的處理器810和存儲(chǔ)器系統(tǒng)812。計(jì)算機(jī) 系統(tǒng)800僅為含有另一電子系統(tǒng)的電子系統(tǒng)的一個(gè)實(shí)例。在一實(shí)施例中，計(jì)算機(jī)系統(tǒng)800 含有耦合到處理器810和存儲(chǔ)器系統(tǒng)812的I/O電路820。在一實(shí)施例中，計(jì)算機(jī)系統(tǒng)800 含有耦合到I/O電路820的用戶接口組件。在一實(shí)施例中，VRMM實(shí)施例耦合到I/O電路 820的多個(gè)I/O襯墊或引腳830中的一者。I/O電路820可接著耦合到監(jiān)視器840、打印機(jī) 850、大容量存儲(chǔ)裝置860、鍵盤870和指向裝置880中的至少一者。將了解，其它組件(例 如，調(diào)制解調(diào)器、裝置驅(qū)動(dòng)卡、額外存儲(chǔ)裝置等)常與計(jì)算機(jī)系統(tǒng)800相關(guān)聯(lián)。將進(jìn)一步了 解，可將計(jì)算機(jī)系統(tǒng)800的處理器810、存儲(chǔ)器系統(tǒng)812、I/O電路820和部分隔離結(jié)構(gòu)或數(shù) 據(jù)存儲(chǔ)裝置并入于單一集成電路上。此類單一封裝處理單元可減少處理器810與存儲(chǔ)器系 統(tǒng)800之間的通信時(shí)間。圖9說明可并入有可變電阻材料存儲(chǔ)器陣列實(shí)施例的存儲(chǔ)器裝置900的功能框 圖。存儲(chǔ)器裝置900耦合到處理器910。處理器910可為微處理器或某一其它類型的控制 電路。存儲(chǔ)器裝置900和處理器910形成電子系統(tǒng)920的一部分。已簡(jiǎn)化存儲(chǔ)器裝置900 以集中于存儲(chǔ)器的有助于理解若干實(shí)施例的特征。存儲(chǔ)器裝置900包括可包含如先前所描述的若干VRMM單元的VRMM陣列930。VRMM 陣列930以若干組行和列來布置。每一行VRMM單元的控制柵極與字線耦合，而VRMM單元 的漏極和源極連接耦合到位線。提供地址緩沖電路940以鎖存在地址輸入連接AO-Ax 942上提供的地址信號(hào)。地 址信號(hào)由行解碼器944和列解碼器946接收并解碼以存取VRMM陣列930。所屬領(lǐng)域的技術(shù) 人員在得益于本描述內(nèi)容的情況下將了解，地址輸入連接AO-Ax 942的數(shù)目取決于VRMM陣 列930的密度和結(jié)構(gòu)。即，地址的數(shù)目隨增加的VRMM單元計(jì)數(shù)與增加的組和塊計(jì)數(shù)兩者而增加。存儲(chǔ)器裝置900通過使用感測(cè)/緩沖電路950來感測(cè)VRMM陣列930中的電壓或 電流改變而讀取VRMM陣列930中的數(shù)據(jù)。在一個(gè)實(shí)施例中，感測(cè)/緩沖電路950經(jīng)耦合以 讀取并鎖存來自VRMM陣列930的一行數(shù)據(jù)。包括數(shù)據(jù)輸入和輸出緩沖電路960以用于經(jīng) 由多個(gè)數(shù)據(jù)連接962與處理器910進(jìn)行雙向數(shù)據(jù)通信。提供寫入電路955以將數(shù)據(jù)寫入到 VRMM 陣列 930?？刂齐娐?70對(duì)來自處理器910的在控制連接972上提供的信號(hào)進(jìn)行解碼。這些 信號(hào)用以控制VRMM陣列930上的操作(包括數(shù)據(jù)讀取、數(shù)據(jù)寫入(編程)和擦除操作)。 控制電路970可為狀態(tài)機(jī)、定序器或某一其它類型的控制器。已簡(jiǎn)化圖9中所說明的VRMM陣列930以促進(jìn)對(duì)存儲(chǔ)器裝置900的特征的基本理解。此具體實(shí)施方式
參考附圖，附圖借助于說明而展示其中可實(shí)踐本發(fā)明的特定實(shí)施 例。充分詳細(xì)地描述這些實(shí)施例以使所屬領(lǐng)域的技術(shù)人員能夠?qū)嵺`所揭示的實(shí)施例。在不 背離本發(fā)明的范圍的情況下，可使用其它實(shí)施例，且可作出結(jié)構(gòu)、邏輯和電方面的改變。各 種實(shí)施例未必為相互排斥的，因?yàn)橐恍?shí)施例可與一個(gè)或一個(gè)以上其它實(shí)施例組合以形成 新的實(shí)施例。因此，不應(yīng)在限制意義上理解具體實(shí)施方式
，且本發(fā)明的范圍僅由所附權(quán)利要求 書連同此權(quán)利要求書享有權(quán)利的等效物的完整范圍來界定。描述內(nèi)容中所使用的術(shù)語“晶片”和“襯底”包括具有將與之形成電子裝置或裝置 組件(例如，集成電路(IC)的組件)的暴露表面的任何結(jié)構(gòu)。術(shù)語襯底被理解為包括半導(dǎo) 體晶片。術(shù)語襯底還用以指代在處理期間的半導(dǎo)體結(jié)構(gòu)，且可包括已在其上制造的其它層 (例如，絕緣體上硅(SOI)等)。晶片與襯底兩者包括摻雜和未摻雜半導(dǎo)體、由基底半導(dǎo)體 或絕緣體支撐的外延半導(dǎo)體層，以及所屬領(lǐng)域的技術(shù)人員眾所周知的其它半導(dǎo)體結(jié)構(gòu)。術(shù)語導(dǎo)體被理解為包括半導(dǎo)體，且術(shù)語絕緣體或電介質(zhì)被定義為包括導(dǎo)電性小于 被稱作導(dǎo)體的材料的任何材料。如本申請(qǐng)案中所使用的術(shù)語“水平”被定義為平行于晶片或襯底的常規(guī)平面或表 面的平面，而不管晶片或襯底的定向如何。術(shù)語“垂直”指代垂直于如上文所定義的水平 的方向。相對(duì)于位于晶片或襯底的頂部表面上的常規(guī)平面或表面而定義例如“在…上”、 “側(cè)”(如在“側(cè)壁”中)、“高于”、“低于”、“在…上方”和“在…下方”等介詞，而不管晶片或 襯底的定向如何。提供說明書摘要以遵從37C.F.R. § 1. 72 (b)，其需要將允許讀者快速確定技術(shù)揭 示內(nèi)容的性質(zhì)的摘要。該規(guī)定在理解其將不用以解釋或限制權(quán)利要求書的范圍或意義的前 提下服從。另外，在上述具體實(shí)施方式
中，可將各種特征聚集在一起以使本發(fā)明呈流線型。 本發(fā)明的此方法不應(yīng)被解釋為反映所主張的實(shí)施例需要比每一權(quán)利要求中明確陳述的特 征更多的特征的意圖。事實(shí)上，如所附權(quán)利要求書所反映，發(fā)明性標(biāo)的物可存在于少于單一 所揭示的實(shí)施例的所有特征的特征中。因此，所附權(quán)利要求書在此并入到具體實(shí)施方式
中， 其中每一權(quán)利要求作為單獨(dú)實(shí)施例而獨(dú)立存在。
權(quán)利要求
一種工藝，其包含在膜上形成外延突起；在所述外延突起上方保形地形成容器型導(dǎo)體；在所述容器型導(dǎo)體上方和之上形成電極；以及將所述電極耦合到可變電阻材料存儲(chǔ)器(VRMM)單元。
2.根據(jù)權(quán)利要求1所述的工藝，其中所述容器型導(dǎo)體是金屬，且其中形成所述容器型 導(dǎo)體包括在所述膜上方形成氮化物膜； 在所述氮化物膜上方形成電介質(zhì)第一膜；穿過所述電介質(zhì)第一膜和所述氮化物膜來圖案化并蝕刻凹部以在所述膜上停止；形成 所述外延突起；在所述外延突起上方和之上形成導(dǎo)電第一膜；以及在所述外延突起上形成導(dǎo)電間隔物第二膜，其中所述導(dǎo)電第一膜和所述導(dǎo)電間隔物第 二膜形成所述容器型導(dǎo)體。
3.根據(jù)權(quán)利要求1所述的工藝，其中將所述電極耦合到所述VRMM單元進(jìn)一步包括 形成頂部電極以接觸所述VRMM單元；以及將所述頂部電極耦合到位線。
4.根據(jù)權(quán)利要求1所述的工藝，其中形成所述容器型導(dǎo)體包括 在所述膜上方形成氮化物膜；在所述氮化物膜上方形成電介質(zhì)第一膜；穿過所述電介質(zhì)第一膜和所述氮化物膜來圖案化并蝕刻凹部以在所述膜上停止； 形成所述外延突起；在所述外延突起上通過化學(xué)氣相沉積工藝來保形地形成所述容器型導(dǎo)體。(非肖特基)
5.根據(jù)權(quán)利要求1所述的工藝，其中形成所述容器型導(dǎo)體包括 在所述膜上方形成氮化物膜；在所述氮化物膜上方形成電介質(zhì)第一膜；穿過所述電介質(zhì)第一膜和所述氮化物膜來圖案化并蝕刻凹部以在所述膜上停止； 形成所述外延突起，其中所述外延突起是η摻雜半導(dǎo)電材料； 在所述外延突起上方和之上形成金屬第一膜；以及在所述外延突起上形成金屬間隔物第二膜，其中所述金屬第一膜和所述金屬間隔 物第二膜形成所述容器型導(dǎo)體。
6.一種設(shè)備，其包含 外延突起，其安置于膜上；導(dǎo)電容器，其經(jīng)安置以封圍所述外延突起； 電極，其安置于所述容器型導(dǎo)體上方和之上；以及 可變電阻材料存儲(chǔ)器(VRMM)單元，其耦合到所述電極。
7.根據(jù)權(quán)利要求6所述的設(shè)備，其中所述導(dǎo)電容器是來源于蓋和間隔物圓柱體的金
8.根據(jù)權(quán)利要求6所述的設(shè)備，其中所述導(dǎo)電容器是來源于蓋和間隔物圓柱體的半導(dǎo) 電材料。
9.根據(jù)權(quán)利要求6所述的設(shè)備，其中所述膜是安置于ρ摻雜半導(dǎo)電襯底上的η摻雜半 導(dǎo)電材料，且其中所述外延突起是η摻雜半導(dǎo)電材料。
10.根據(jù)權(quán)利要求6所述的設(shè)備，其中所述導(dǎo)電容器是來源于蓋和間隔物圓柱體的金 屬，其中所述膜是安置于P摻雜半導(dǎo)電襯底上的η摻雜半導(dǎo)電材料，且其中所述外延突起是 η摻雜半導(dǎo)電材料。
11.根據(jù)權(quán)利要求6所述的設(shè)備，其中所述VRMM單元是計(jì)算機(jī)系統(tǒng)的一部分。
12.一種工藝，其包含在半導(dǎo)電膜中形成島狀物以包括島狀物第一高度；將所述島狀物第一高度降低到島狀物第二高度，其中所述島狀物第二高度由半導(dǎo)電 膜第一高度中的第一和第二壁界定，所述第一和第二壁排列于與第一方向正交的第二方向 上；在所述島狀物第二高度上方并抵靠所述島狀物第二高度而形成二極管插塞，其中所述 二極管插塞還接觸所述第一和第二壁；在所述二極管插塞上方和之上形成電極；以及 將所述電極耦合到可變電阻材料存儲(chǔ)器(VRMM)單元。
13.根據(jù)權(quán)利要求12所述的工藝，其中形成所述二極管插塞包括在所述島狀物第二高 度處且在所述第一與第二壁之間填充金屬。
14.根據(jù)權(quán)利要求12所述的工藝，其中形成所述島狀物包括 在所述半導(dǎo)電膜上方形成經(jīng)圖案化的氮化物膜；以及蝕刻以暴露半導(dǎo)電材料襯底。
15.根據(jù)權(quán)利要求12所述的工藝，其中形成所述第一和第二壁包括 在所述半導(dǎo)電膜上方形成經(jīng)圖案化的氮化物膜；蝕刻以暴露所述半導(dǎo)電材料襯底； 使用淺溝槽隔離(STI)在鄰近于所述島狀物處進(jìn)行填充；交叉圖案化所述經(jīng)圖案化的氮化物膜以暴露所述經(jīng)圖案化的氮化物膜的一部分；以及 蝕刻以暴露所述第一和第二壁、所述島狀物第二高度，且其中蝕刻以暴露所述第一和 第二壁還與其底面形成凹部，所述凹部包括所述島狀物第二高度、所述第一和第二壁以及 所述STI。
16.根據(jù)權(quán)利要求12所述的工藝，其中形成所述第一和第二壁包括在所述半導(dǎo)電膜上方形成經(jīng)圖案化的氮化物膜，其中所述膜是η摻雜半導(dǎo)電材料； 蝕刻以暴露所述半導(dǎo)電材料襯底，其中所述半導(dǎo)電材料襯底是P摻雜半導(dǎo)電材料； 使用淺溝槽隔離(STI)在鄰近于所述島狀物處進(jìn)行填充；交叉圖案化所述經(jīng)圖案化的氮化物膜以暴露所述經(jīng)圖案化的氮化物膜的一部分；以及 蝕刻以暴露所述第一和第二壁、所述島狀物第二高度，且其中蝕刻以暴露所述第一和 第二壁還與其底面形成凹部，所述凹部包括所述島狀物第二高度、所述第一和第二壁以及 所述STI。
17.—種工藝，其包含在安置于膜上方的掩模上形成間隔物；在所述膜中形成島狀物，其中所述島狀物由所述間隔物和所述掩模界定，且其中形成 所述島狀物暴露第一凹部與半導(dǎo)電材料襯底；在所述島狀物中形成第二凹部，其中所述第二凹部由所述膜中的第一、第二、第三和第 四壁以及底面界定；在所述第二凹部中形成二極管插塞，其中所述二極管插塞接觸所述第一和第二壁以及 所述底面；在所述二極管插塞上方和之上形成電極；以及將所述電極耦合到可變電阻材料存儲(chǔ)器(VRMM)單元。
18.根據(jù)權(quán)利要求17所述的工藝，其中形成所述二極管插塞包括將金屬填充到所述第 二凹部中。
19.根據(jù)權(quán)利要求17所述的工藝，其中形成所述島狀物包括蝕刻穿過η摻雜半導(dǎo)電材 料以暴露所述半導(dǎo)電材料襯底的P摻雜材料。
20.一種設(shè)備，其包含二極管插塞，其安置于半導(dǎo)電膜的第二經(jīng)圖案化部分上，其中所述二極管插塞接觸所 述半導(dǎo)電膜的第一壁、第二壁、第三壁和第四壁；電極，其安置于所述二極管插塞上方和之上；以及可變電阻材料存儲(chǔ)器(VRMM)單元，其耦合到所述電極。
21.根據(jù)權(quán)利要求20所述的設(shè)備，其中所述第一和第二壁是所述半導(dǎo)電膜的所述第二 經(jīng)圖案化部分的一部分。
22.根據(jù)權(quán)利要求21所述的設(shè)備，其中所述半導(dǎo)電膜是安置于ρ摻雜半導(dǎo)電襯底上的 η摻雜半導(dǎo)電材料。
23.根據(jù)權(quán)利要求21所述的設(shè)備，其中所述VRMM單元是計(jì)算機(jī)系統(tǒng)的一部分。
24.根據(jù)權(quán)利要求20所述的設(shè)備，其中所述二極管插塞還接觸所述半導(dǎo)電膜中的底
25.根據(jù)權(quán)利要求21所述的設(shè)備，其中所述半導(dǎo)電膜是安置于ρ摻雜半導(dǎo)電襯底上的 η摻雜半導(dǎo)電材料，且其中所述二極管插塞還接觸所述半導(dǎo)電膜中的底面。
全文摘要
一種可變電阻材料存儲(chǔ)器(VRMM)裝置包括容器型導(dǎo)體，其安置于耦合到VRMM的外延半導(dǎo)電突起上方。VRMM裝置還可包括位于凹部中的耦合到VRMM的導(dǎo)電插塞。VRMM陣列還可包括位于周圍凹部中的耦合到VRMM的導(dǎo)電插塞。設(shè)備包括具有二極管構(gòu)造中的一者的VRMM。
文檔編號(hào)H01L21/8247GK101911298SQ200980102418
公開日2010年12月8日 申請(qǐng)日期2009年1月16日 優(yōu)先權(quán)日2008年1月16日
發(fā)明者劉峻, 邁克爾·P·瓦奧萊特 申請(qǐng)人:美光科技公司