專利名稱：Devices including fin transistors robust to gate shorts and methods of ...的制作方法
技術領域：
本發(fā)明的實施例一般來說涉及電子裝置，且更具體來說，在某些實施例中涉及鰭 式晶體管。
背景技術：
鰭式場效晶體管(finFET)經(jīng)常圍繞從襯底大體上垂直上升的鰭(例如，高且薄的 半導電部件)構建。通常，柵極通過沿鰭的一個側保形地向上行進翻越頂部并沿鰭的另一 側向下行進而跨越所述鰭。在一些實例中，所述柵極經(jīng)安置倚靠所述鰭的側且并不延伸翻 越頂部。一般來說，源極及漏極位于柵極的對置側上，靠近鰭的兩端。在操作中，通過選擇 性地給柵極通電來控制穿過源極與漏極之間的鰭的電流。一些finFET包含通過側壁間隔件過程形成的柵極。在此過程的一些版本中，通過 用保形、導電膜覆蓋鰭且然后各向異性蝕刻所述導電膜來形成柵極。在所述蝕刻期間，比從 垂直表面快地從水平表面移除所述導電材料。因此，所述導電材料的一部分殘留倚靠鰭的 垂直側壁，由此形成柵極。此過程的優(yōu)點為相對于經(jīng)常經(jīng)受對準及分辨率約束的通過光刻 圖案化的柵極可形成相對窄的柵極。盡管通過側壁間隔件過程形成柵極避免了一些過程問題，但其可引入其它失效機 制。鰭的側壁經(jīng)常成角度而非垂直，因為所述鰭通過小于完全各向異性的蝕刻而形成。這 些成角度的側壁可使側壁間隔件的過程窗口變窄，且在一些情況下使其閉合。所述角度使 鄰近鰭的基底彼此更靠近地放置，且當保形膜沉積于此較窄間隙中時，所述膜的覆蓋所述 鄰近側壁的部分可聯(lián)合，因此在所述間隙中形成具有較大垂直厚度的膜。在所述間隙中所 述膜可變得如此厚以至于側壁間隔件蝕刻不會移除鄰近柵極之間的所有導電膜。所得導電 殘余物可形成使鄰近finFET短路且降低合格率的衍條。


圖1到27圖解說明根據(jù)本發(fā)明的實施例的制造過程；及圖28到37圖解說明根據(jù)本發(fā)明的實施例的另一制造過程。
具體實施例方式如圖1所圖解說明，制造過程以提供襯底102開始。襯底102可包含半導電材料， 例如，單晶或多晶硅、砷化鎵、磷化銦或具有半導體特性的其它材料。另一選擇為或另外，襯 底102可包含電子裝置可構造于其上的非半導體本體，例如，塑膠或陶瓷工作表面等本體。 術語“襯底”囊括處于各個制造階段的這些結構，且可包含任何包括半導電材料的材料，包 含未處理的整個晶片、部分處理的整個晶片、完全處理的整個晶片、經(jīng)切割晶片的一部分或 經(jīng)封裝電子裝置中的經(jīng)切割晶片的一部分。在此實施例中，襯底102包含上部摻雜區(qū)104及下部摻雜區(qū)106。上部摻雜區(qū)104 及下部摻雜區(qū)106可經(jīng)不同摻雜。舉例來說，上部摻雜區(qū)104可包含η+材料且下部摻雜區(qū)106可包含ρ-材料。上部摻雜區(qū)104的深度在襯底102的一顯著部分上可大體上均勻，例 如遍及存儲器裝置的陣列區(qū)域的一顯著部分。上部摻雜區(qū)104及下部摻雜區(qū)106可通過植 入或擴散摻雜劑材料來摻雜。另一選擇為，或另外，可在生長或沉積襯底102的全部或部分 期間摻雜這些區(qū)104或106中的一者或兩者，例如在外延沉積半導電材料期間或在生長從 其割切晶片的半導電晶錠期間。如下文所闡釋，上部摻雜區(qū)104可提供用于形成晶體管的 源極及漏極的材料且下部摻雜區(qū)106可提供用于形成所述晶體管的通道的材料。可在襯底102中形成深隔離溝槽108及淺溝槽110，如圖2所圖解說明。這些溝槽 108及110大體上可沿Y方向延伸。一個或一個以上淺溝槽110可插入于若干對深隔離溝 槽108之間。在一些實施例中，淺溝槽110可比上部摻雜區(qū)104深以分離隨后形成的源極 及漏極。另外，深隔離溝槽108可比淺溝槽110深得多以隔離隨后形成的晶體管。深隔離溝槽108及淺溝槽110可界定襯底102的若干尺寸。淺溝槽110具有小于 或大體上等于F(圖案化所述深隔離溝槽的設備的分辨率，例如，光刻分辨率限制)的寬度 112。類似地，深隔離溝槽108可具有小于或大體上等于F的寬度114，且深隔離溝槽108可 與淺溝槽110間隔開小于或大體上等于F的寬度116。在一些實施例中，這些寬度112、114 及116中的一者或一者以上或全部小于或大體上等于3/4F，、1/2F或1/4F。溝槽108及110 以周期118重復，周期118在一些實施例中小于或大體上等于4F、2F或1F。深隔離溝槽108 及淺溝槽110可具有大體上矩形或梯形橫截面，且在一些實施例中，其橫截面可跨越沿Y方 向的某一距離(舉例來說，跨越大于一個、兩個、五個或多個晶體管長度的距離(例如，對應 于隨后形成晶體管的最大尺寸的距離))大體上均勻。深隔離溝槽108及淺溝槽110可用各種電介質材料(例如(舉例來說)高密度等 離子體(HDP)氧化物、原硅酸四乙酯(TEOS)或旋涂玻璃(SOG))部分地或完全地進行填充 以電隔離特征。另外，深隔離溝槽108或淺溝槽110可包含各種襯里材料(例如(舉例來 說)氮化硅)以釋放膜應力、改善粘附力或用作阻擋材料。在一些實施例中，在填充之前， 用選定以進一步隔離隨后形成的晶體管的摻雜劑植入深隔離溝槽108的底部。接下來，形成緩沖區(qū)120，如圖3所圖解說明?？?例如)在爐中通過將襯底102暴 露于氧進行氧化物生長緩沖區(qū)120。另一選擇為，或另外，可(例如)在化學氣相沉積(CVD) 室中沉積緩沖區(qū)120。所圖解說明的緩沖區(qū)120為經(jīng)生長氧化物，因此，其主要安置于上部 摻雜區(qū)104的經(jīng)暴露部分上。緩沖區(qū)120可具有小于300 A的厚度，例如在30 A與150 A之 間。在一些實施例中，緩沖區(qū)120可減少隨后的膜及過程在上部摻雜區(qū)104或下部摻雜區(qū) 106中形成應力誘發(fā)的缺陷的可能性?？稍诰彌_區(qū)120上保形地形成終止區(qū)122，如圖4所圖解說明。終止區(qū)122可為氮 化物層，且其可具有小于1000 A的厚度，例如在100 A與500 A之間。如下文所闡釋，在一些 實施例中，終止區(qū)122在過程穿透上部摻雜區(qū)104之前可用作蝕刻或CMP終止(例如，其可 使蝕刻或化學機械平面化(CMP)過程緩慢)。另外，在一些實施例中，過渡到終止區(qū)122可 預示停止這些過程中的一者的適當時間。接下來，可在終止區(qū)122上形成下部犧牲區(qū)124，如圖5所圖解說明。在一些實施 例中，下部犧牲區(qū)124為由多晶硅制成的具有在200 A與5000 A之間(例如，在500 A與 3,000 A之間)的厚度的毯覆膜。如下文所闡釋，來自此區(qū)124的材料可形成側壁間隔件形 成于其上的大體上垂直面。
如圖6所圖解說明，可在下部犧牲區(qū)124上形成上部犧牲區(qū)126。在此實施例中， 上部犧牲區(qū)126由不同于下部犧牲區(qū)124的材料制成以方便在隨后步驟期間選擇性地移除 上部犧牲區(qū)126。上部犧牲區(qū)126可由各種材料制成，例如氧化物，且其可具有在200 A與 3000 A之間(例如，在500 A與1500 A之間)的厚度。另外，或另一選擇為，在一些實施例 中，可在上部犧牲區(qū)126上形成無定形碳遮蔽層。在其它實施例中，在遮蔽區(qū)中的上部犧牲 區(qū)126可省略，此并非暗示本文中所論述的其它特征中的任一者也不可省略。接下來，在上部犧牲區(qū)126上形成鰭掩模128，如圖7所圖解說明。鰭掩模128可 通過各種光刻系統(tǒng)來圖案化，例如光刻系統(tǒng)、電子束系統(tǒng)或納米壓印系統(tǒng)。在一些實施例 中，使用具有其波長為193nm的光源的光刻系統(tǒng)形成鰭掩模128。鰭掩模128包含具有寬度 130的暴露區(qū)及具有寬度132的遮蔽區(qū)。在一些實施例中，寬度130及132彼此大體上相 等且每一者大體上等于1F。鰭掩模128可以大體上等于2F的周期134重復。暴露區(qū)及遮 蔽區(qū)可彼此大體上并行且大體上垂直于深隔離溝槽108及淺溝槽110兩者。另外，在一些 實施例中，所述暴露區(qū)及所述遮蔽區(qū)在沿X方向的一顯著距離上可具有大體上均勻的橫截 面，例如在對應于五個或多于五個晶體管的距離上。在一些實施例中，將鰭掩模128沉積在 襯底102的陣列部分中且不延伸到襯底102的外圍部分中。如下文所闡釋，鰭掩模128大 體上可界定隨后形成的鰭、隔離溝槽及柵極的位置及間隔。在某些實施例中，與一些常規(guī)過程相比，鰭掩模128具有相對大的對準限度。襯底 102上的許多現(xiàn)有結構(例如深隔離溝槽108及淺溝槽110)沿Y方向大體上均勻。因此， 在一些實施例中，掩模128可沿Y軸稍微移位，或錯位，此對晶體管的最終形狀沒有顯著影 響。類似地，由于掩模128沿X方向大體上均勻，因此掩模128的沿X方向的一定錯位是可 接受的。相信增加對準限度將增加合格率且降低成本。接下來，可形成前驅物溝槽136，如圖8所圖解說明。通過蝕刻襯底102的未被鰭 掩模128保護的區(qū)來形成前驅物溝槽136。因此，前驅物溝槽136的形狀通常可與鰭掩模 128的形狀互補。所述蝕刻可為各向異性等離子體蝕刻，且其可移除暴露區(qū)下方的上部犧 牲區(qū)126及下部犧牲區(qū)124的一顯著部分或全部。所述蝕刻可在終止區(qū)122上或其附近停 止。在一些實施例中，蝕刻期間產(chǎn)物氣體的化學組成的變化可預示蝕刻已到達終止區(qū)122 的時間或可對所述蝕刻定時。在形成于前驅物溝槽中之后，可移除鰭掩模128，如圖9所圖解說明?？赏ㄟ^各種 技術來移除鰭掩模128，包含在爐中或等離子體蝕刻室中將鰭掩模128暴露于氧。接下來，可形成間隔件138，如圖10所圖解說明。所圖解說明的間隔件138為沉 積于襯底102上的大體上保形(例如，當施加時在水平及垂直結構上具有大體上均勻厚度 的材料)氧化物。在一些實施例中，間隔件138可為與上部犧牲區(qū)126相同的材料，但為不 同于下部犧牲區(qū)124的材料。間隔件138可具有大體上大于或等于1/16F、1/8F或1/4F的 厚度140。間隔件138使前驅物溝槽136的寬度142變窄到大體上小于或等于1F、3/4F或 1/2F的寬度。如下文所闡釋，此較窄寬度142可大體上界定隨后形成的鰭的寬度。在形成間隔件138之后，可蝕刻襯底102，如圖11所圖解說明。所述蝕刻可為沿Z 軸的大體上各向異性等離子體蝕刻，從而導致從水平表面移除間隔件材料138。舉例來說， 前驅物溝槽136的底部中的犧牲區(qū)126的部分及上部犧牲區(qū)126上方的間隔件138的部分 兩者。移除此材料可形成側壁間隔件，所述側壁間隔件可在所述蝕刻進展以形成行間溝槽144時進一步擔當掩模。所述蝕刻可穿透終止區(qū)122、緩沖區(qū)120、上部摻雜區(qū)104及下部摻 雜區(qū)106。在一些實施例中，所述蝕刻可比淺溝槽110深但不如深隔離溝槽108深。所述 蝕刻可界定大體上筆直及大體上平行的行間溝槽144，行間溝槽144在沿X方向的一顯著 距離上具有大體上均勻的橫截面，例如大于五個晶體管的距離。行間溝槽144可具有大體 上等于或小于1F、3/4F或1/2F的寬度146。在一些實施例中，行間溝槽144可在1000 A與 10，000 A之間深，例如在2000 A與5000A之間。在隨后步驟期間，行間溝槽144可大體上 界定安置于鄰近晶體管行之間的電介質的形狀及位置。接下來，可在行間溝槽144中形成外襯里146，如圖12所圖解說明。所圖解說明的 外襯里146可為生長于上部摻雜區(qū)104及下部摻雜區(qū)106的暴露部分上的氧化物。在其它 實施例中，可通過此項技術中已知的方法沉積外襯里146。所述襯里可具有小于150A的厚 度，例如20A到7GA，且在一些實施例中，其可保護上部摻雜區(qū)104及下部摻雜區(qū)106免于 應力誘發(fā)的缺陷。如圖13所圖解說明，可在襯底102上形成內(nèi)襯里148。內(nèi)襯里148可為沉積在襯 底102上的氮化物層。內(nèi)襯里148可具有小于200 A的厚度，例如在30 A與100 A之間。在 一些實施例中，可在內(nèi)襯里148上形成另一襯里，例如具有在100 A與300 A之間的厚度的 TEOS襯里。接下來，可在襯底102上形成行間電介質150，如圖14所圖解說明。行間電介質 150可由各種電介質材料制成或包含各種電介質材料，例如旋涂電介質(SOD)。在一些實施 例中，可通過加熱襯底102來稠密化SOD行間電介質150以從行間電介質150驅動揮發(fā)性 化合物。在稠密化期間，襯里146或148中的一者或一者以上可減輕來自收縮行間電介質 150的否則可在襯底102中導致晶面的滑移或錯位的膜應力。如圖15所圖解說明，可在形成行間電介質150之后移除襯底102的頂部部分。在 一些實施例中，通過在下部犧牲區(qū)124上或在其中停止的CMP過程移除所述頂部部分?？?通過在過渡到下部犧牲區(qū)124中期間出現(xiàn)的現(xiàn)象指示所述CMP過程到達終點。此種現(xiàn)象的 實例包含襯底102的光學特性(例如，色彩或反射率)的改變、廢料的化學特性(例如，廢 漿中的化合物)的改變或襯底102的機械特性(例如，滑動摩擦)的改變。另一選擇為，或 另外，可通過在下部犧牲區(qū)124上或在其中停止的蝕刻來移除襯底102的頂部部分。此步驟暴露用于移除的下部犧牲區(qū)124，以便可在其位置中形成側壁間隔件，如 下文所闡釋。在一些實施例中，通過通常對制成下部犧牲區(qū)124的材料有選擇的濕式蝕刻 來移除下部犧牲區(qū)124，例如通常對多晶硅有選擇的濕式蝕刻，例如氫氧化四甲銨(TMAH) 蝕刻。通過移除下部犧牲區(qū)124所留下的間隔可具有通常與鰭掩模128的遮蔽區(qū)的寬度 132(圖7)對應(例如，大體上等于或成比例)的寬度152。間隔件138的垂直、暴露表面 可提供在其上可形成側壁間隔件以定位及定形柵極及鰭的表面。接下來，可在襯底102上形成另一間隔件154，如圖17所圖解說明。此間隔件154 可由不同于早期間隔件138、內(nèi)襯里148、行間電介質150及終止區(qū)122的材料制成。在一些 實施例中，第二間隔件154由與下部犧牲124相同的材料制成，例如多晶硅。間隔件154可 為在襯底102上沉積到在i00人與1000人之間(例如，在200 A與600人之間)的厚度156 的大體上保形膜。在一些實施例中，厚度156可大于、小于或大體上等于1/8F或1/4F，且間隔件154可界定間隙158，其具有大體上小于或等于1/4F、1/2F或IF的寬度160。如下文 所闡釋，厚度156可大體上界定隨后形成的柵極的寬度且寬度160可大體上界定隨后形成 的鰭的寬度。如圖18所圖解說明，可各向異性蝕刻第二間隔件154以形成側壁間隔件。所述蝕 刻可在等離子體蝕刻室中執(zhí)行，且其通常可從水平表面移除間隔件154的一顯著部分或全 部同時留下安置于垂直表面上的間隔件154的一顯著部分。所述蝕刻可在終止區(qū)122、緩沖 區(qū)120或上部摻雜區(qū)104上或在其中停止。在蝕刻間隔件154之后，可在襯底102上形成另一犧牲區(qū)162，如圖19所圖解說 明。所圖解說明的犧牲區(qū)162可為沉積到在100A與1000A之間(例如，在2G0A與600A 之間)的厚度的氧化物。犧牲區(qū)162可部分地、大致或完全地填充空隙158。在一些實施 例中，犧牲區(qū)162可為不同于第二間隔件154的材料以方便選擇性地移除通過第二間隔件 154形成的間隔件。接下來，可移除襯底102的頂部部分，如圖20所圖解說明?？赏ㄟ^各種過程來移 除所述頂部部分，包含蝕刻或CMP。在一些實施例中，拋光襯底102直到暴露從第二間隔件 154形成的側壁間隔件的頂部部分。如圖21所圖解說明，從襯底102移除第二間隔件154?？赏ㄟ^蝕刻移除第二間隔 件154，例如通常對制成第二間隔件154的材料有選擇的濕式蝕刻。舉例來說，在其中第二 間隔件154由多晶硅制成的實施例中，可通過TMAH濕式蝕刻來移除第二間隔件154。接下來，蝕刻可從襯底102的通過移除第二間隔件154所暴露的部分移除材料，如 圖22所圖解說明。所述蝕刻可形成柵極溝槽164、鰭行166及絕緣突出部168。柵極溝槽 164可每一者安置于鰭行166中的每一者與絕緣突出部168中的每一者之間。襯底102針 對每一鰭行166及每一絕緣突出部168可包含兩柵極溝槽164。所圖解說明的柵極溝槽164 安置于鰭行166與絕緣突出部168之間。在所圖解說明的實施例中，所述蝕刻不會從行間 電介質150移除材料，且絕緣突出部包含夾在上部摻雜區(qū)104及下部摻雜區(qū)106的兩個部 分之間的行間電介質150。在其它實施例中，盡管所述蝕刻可消耗上部摻雜區(qū)104及下部摻 雜區(qū)106的這些部分，但來自行間電介質150的材料可界定柵極溝槽164的部分?？赏ㄟ^蝕刻進入襯底102 500 A與4000 A之間(例如，在1300 A到2500 A之間)
的大體上各向異性蝕刻來形成特征164、166及168。柵極溝槽164、鰭行166及絕緣突出 部168可大體上筆直且跨越沿X方向的一顯著距離具有大體上均勻的橫截面形狀，例如跨 越大于五個晶體管的距離。結構164、166及168可彼此大體上平行且大體上垂直于淺溝槽 110及深隔離溝槽108。柵極溝槽164、鰭行166及絕緣突出部168可分別具有寬度170、172 及174，所述寬度大體上等于或小于1/4F、1/2F或1F。在一些實施例中，柵極溝槽164、鰭行 166及絕緣突出部168的圖案可以大體上等于或小于3F、2F或3/2F的周期176重復。接下來，通過CMP平面化襯底102，如圖23所圖解說明。在一些實施例中，CMP可 移除犧牲區(qū)162及襯里138的殘留部分，且在一些實施例中，其也可移除行間電介質150、內(nèi) 襯里148及終止區(qū)122的頂部部分。所述平面化可在終止區(qū)122上或在其附近停止。在一 些實施例中，在平面化之后，可清潔襯底102以移除CMP漿殘余物。在一些實施例中，可在 不將襯底102暴露于氫氟酸的情況下清潔襯底102，所述氫氟酸因優(yōu)先地蝕刻上部摻雜區(qū) 104及下部摻雜區(qū)106的某些晶體定向而可形成凹坑。
8
如圖24所圖解說明，可在柵極溝槽164中形成柵極電介質178。在一些實施例中， 可通過化學氣相沉積(CVD)或原子層沉積(ALD)來沉積柵極電介質178，或可通過(舉例來 說)將襯底102暴露于氧來生長柵極電介質178。柵極電介質178可由各種電介質材料制 成，例如氧化物(例如，二氧化硅)、氧氮化物或高介電常數(shù)材料，如二氧化鉿、二氧化鋯及 二氧化鈦。在一些實施例中，柵極電介質178可具有小于300人的厚度，例如在30 A與150 A 之間。接下來，可在襯底102上形成柵極材料180，如圖25所圖解說明。所述柵極材料可 為各種導電材料中的一者或一者以上，例如經(jīng)摻雜多晶硅、鎢、鈦、氮化鈦或其它適當材料， 且其可通過各種過程來形成，例如物理氣相沉積(PVD)或CVD。在形成柵極材料180之后，可從襯底102移除柵極材料180的頂部部分，如圖26 所圖解說明?？赏ㄟ^各種過程移除柵極材料180，例如CMP、等離子體蝕刻、濕式蝕刻或其組 合。在一些實施例中，使柵極材料180凹入大體上小于或等于1000 A (例如，在200 A與 500 A之間)的距離182。距離182可允許柵極材料180的頂部高于上部摻雜區(qū)104的底 部，即，柵極材料180可與上部摻雜區(qū)104至少部分地重疊。在一個實施例中，使柵極材料 180凹入到柵極溝槽164中形成柵極184及186。柵極184及186可安置于鰭行166的相 對側上，且所圖解說明的柵極184及186可通過絕緣突出部168與鄰近柵極184或186電 隔罔。所圖解說明的柵極184及186可比一些常規(guī)設計中的柵極彼此短路的可能性小。 在一個實施例中，絕緣突出部168界定柵極溝槽164的一部分(例如，大約一半)，由此形 成沿至少一個方向(例如，最靠近的鄰近鰭行166的方向)絕緣的溝槽164。因此，通過使 柵極材料180凹入到預隔離的柵極溝槽164中形成所圖解說明的柵極184及186。相信此 實施例的柵極184及186比常規(guī)設計的柵極短路的可能性小，常規(guī)設計經(jīng)常包含在大體上 界定柵極的形狀之后隔離的柵極。換句話說，在一些常規(guī)設計中，柵極至少部分地確定柵極 間電介質的形狀，而在所圖解說明的實施例中，柵極之間的絕緣結構(即，絕緣突出部168) 的形狀至少部分地確定柵極184及186的形狀。在一些實施例中相信此將增加絕緣突出部 168的效用，因為絕緣突出部168在柵極184及186形成之前阻隔柵極184與186之間的路 徑。所圖解說明的鰭行166中的每一者可與鄰近柵極184及186協(xié)作以形成多個晶 體管188。圖27圖解說明了晶體管188的部分的形狀，其圖解說明單個晶體管188的半導 電部分的形狀。所圖解說明的晶體管188包含從基底192上升的鰭190。所圖解說明的鰭 190包含末端部分，其具有通過大體上U形空隙198分離的兩個支腿194及196。在此實施 例中，空隙198通過淺溝槽110形成且空隙198延伸低于上部摻雜區(qū)104的深度。所圖解 說明的支腿194及196包含上部摻雜區(qū)104及下部摻雜區(qū)106的頂部部分兩者。所圖解說 明的鰭190還包含兩個相對側200及202，所述相對側可彼此大體上平行，相對于彼此大體 上成角度，或相對于彼此大體上彎曲。鰭188的邊緣204及206可大體上垂直于側200及 202且大體上彼此平行，相對于彼此大體上成角度或相對于彼此大體上彎曲。在操作中，兩個支腿194及196可用作源極及漏極，且晶體管188可根據(jù)柵極184 及186(圖26)的電壓選擇性地控制所述源極與所述漏極之間的電流流動。當接通時，所圖 解說明的晶體管188建立由箭頭208所表示的大體上垂直通道，箭頭208圖解說明源極與漏極之間的電流流動。可通過源自兩個柵極184及186的電場建立通道208。可根據(jù)各種 模式給柵極184及186通電通?？赏瑫r給柵極184及186兩者通電；可給一個柵極184及 186通電，但不給另一個通電；或可彼此獨立地給柵極184及186通電。在一些實施例中， 柵極184及186可部分地或完全地圍繞鰭行166，例如柵極184及186可連接在鰭行166的 一個端或兩個端處。所圖解說明的晶體管188可稱作雙柵極晶體管或多柵極晶體管，因為 其在鄰近每一側壁200及202處具有柵極184及186。先前所描述的實施例通過參照圖7所描述的單個光刻步驟來形成沿X方向延伸的 結構，即，鰭行166、柵極184及186以及絕緣突出部168。其它實施例可通過兩個或多于兩 個光刻步驟但較少總步驟來形成這些結構166、184及186。圖28到37圖解說明此制造過 程的實例。如下文所闡釋，此實施例與上文所述實施例相比包含較少過程步驟，但包含一個 額外光刻步驟。如圖28所圖解說明，此實施例以提供襯底210開始。襯底210可初始地經(jīng)受上文 參照圖1及2所描述的過程。因此，襯底210可包含上部摻雜區(qū)104、下部摻雜區(qū)106、深隔 離溝槽108及淺溝槽110。在這些特征的頂部上，可形成第一鰭掩模212。第一鰭掩模212 可由光致抗蝕劑制成，或其可為硬掩模。第一鰭掩模212可通過上文所述的光刻系統(tǒng)或次 光刻技術中的任一者來圖案化，例如抗蝕劑回流、掩模底切或經(jīng)由側壁間隔件的間距倍增。 在一些實施例中，第一鰭掩模212大體上界定具有寬度214的暴露區(qū)及具有寬度216的遮 蔽區(qū)。在某些實施例中，這些寬度214及216大體上相等且每一者大體上等于或小于1F。 第一鰭掩模212可以大體上等于或小于2F的周期218重復。所圖解說明的暴露區(qū)及遮蔽 區(qū)大體上筆直、大體上平行于相鄰掩模結構及大體上垂直于深隔離溝槽108及淺溝槽110 兩者。第一鰭掩模212的暴露區(qū)及遮蔽區(qū)可跨越沿X方向的一顯著距離具有大體上均勻的 橫截面，例如大于五個晶體管的距離。接下來，蝕刻行間溝槽220，如圖29所圖解說明?？赏ㄟ^大體上各向異性等離子體 蝕刻來蝕刻行間溝槽220，且其可延伸到襯底210中大于淺溝槽108的深度但不如深隔離溝 槽110深的距離。在其它實施例中，行間溝槽220可大體上如深隔離溝槽110那么深或比 深隔離溝槽110深?？赏ㄟ^場隔離植入(未顯示)對行間溝槽220的底部進行植入以隔離 隨后形成的晶體管。如圖30所圖解說明，在蝕刻行間溝槽220之后，可移除第一鰭掩模212，且行間電 介質222可形成于行間溝槽220中。在一些實施例中，可通過CVD、ALD、旋涂電介質或其它 適當過程及材料形成行間電介質222。行間電介質222可為氧化物，例如上文所述的氧化物 中的一者，且在一些實施例中，其可包含鄰近上部摻雜區(qū)104及下部摻雜區(qū)106的薄氧化物 襯里及在氧化物襯里與行間電介質222的剩余部分之間的氮化物襯里兩者。在一些實施例 中，行間電介質222經(jīng)沉積而具有覆蓋層，所述覆蓋層通過CMP或蝕刻移除以大體上平面化 襯底210的表面。接下來，如圖31所圖解說明，可形成第二鰭掩模224。第二鰭掩模224可相對于 第一鰭掩模212錯位距離225，所述距離225大體上等于第一鰭掩模212的周期218的一 半。舉例來說，第一鰭掩模224的遮蔽區(qū)的中點可與第二鰭掩模212的遮蔽區(qū)的中點分離 距離225。另外，第二鰭掩模224的遮蔽區(qū)的中點可大體上落在第一鰭掩模212的遮蔽區(qū) 的邊緣上或其附近，如第二鰭掩模224相對于行間溝槽220中的行間電介質222的邊緣的位置所圖解說明。第二鰭掩模224可大體上界定具有寬度226的暴露區(qū)及具有寬度228的 遮蔽區(qū)。這些特征可以周期230重復。在一些實施例中，周期230大體上等于第一鰭掩模 212的周期218。所述遮蔽區(qū)的寬度228可大體上等于或小于1F、1/2F或1/4F。在某些實 施例中，第二鰭掩模224的遮蔽區(qū)的寬度為第一鰭掩模212的遮蔽區(qū)的寬度216的一部分， 例如大體上等于或小于寬度216的1/4或1/2。第二鰭掩模224的暴露區(qū)及遮蔽區(qū)可大體 上筆直，大體上平行于相鄰掩模結構，大體上平行于行間電介質222，及大體上垂直于深隔 離溝槽108及淺溝槽110兩者。第二鰭掩模224可跨越沿X方向的一顯著的距離具有大體 上均勻的橫截面，例如大于五個晶體管的距離?？赏ㄟ^各種技術形成第二鰭掩模224。舉例來說，在一些實施例中，第二鰭掩模 224由用光刻系統(tǒng)圖案化的光致抗蝕劑制成。在其它實施例中，通過使通過光刻界定的掩 模間距倍增來形成第二鰭掩模224。舉例來說，可通過用安置于所圖解說明的第二鰭掩模 224的大致每隔一遮蔽區(qū)之間的遮蔽區(qū)圖案化前驅物掩模且然后將第二鰭掩模224形成為 所述前驅物掩模的側上的側壁間隔件來形成第二鰭掩模224。接下來，在第二鰭掩模224的側上形成側壁間隔件232，如圖32所圖解說明?？?通過在襯底210上沉積毯覆膜且然后各向異性地蝕刻所述膜來形成側壁間隔件232。在一 些實施例中，側壁間隔件232可由碳制成，且其可具有大體上等于或小于1F、1/2F或1/4F 的寬度234。側壁間隔件232可界定具有寬度236的間隙，寬度236大體上等于或小于1F、 1/2F 或 1/4F。接下來，可移除第二鰭掩模224且可在襯底210中蝕刻柵極溝槽238，如圖33所圖 解說明。可通過由側壁間隔件232遮蔽的大體上各向異性蝕刻來形成柵極溝槽238。在一 些實施例中，柵極溝槽238比淺溝槽110深但不如行間電介質222或者深隔離溝槽108深。 柵極溝槽238可在5G() A與3GGG A之間深，例如在13GG A與口00 A之間。柵極溝槽238可 大體上平行，大體上筆直且大體上垂直于深隔離溝槽108及淺溝槽110兩者。在此實施例 中，柵極溝槽238跨越沿X方向的一顯著距離具有大體上均勻的橫截面，例如大于五個晶體 管的距離。在一些實施例中，形成柵極溝槽238也可大體上同時形成鰭行240及絕緣突出部 242。所圖解說明的絕緣突出部242插入于所圖解說明的鰭行240中的每一者之間，且在一 些實施例中，每一鰭行240通過柵極溝槽238與任一側上的鄰近絕緣突出部242分離。與 先前實施例一樣，由于所圖解說明的柵極溝槽238的位置及形狀至少部分地通過移除材料 以形成絕緣突出部242來界定，因此相信形成于柵極溝槽238中的柵極彼此短路的可能性 較小。接下來，可在柵極溝槽238中形成柵極電介質244，如圖34所圖解說明?？沙练e或 生長柵極電介質244且其可由各種電介質材料制成，例如，氧化物(例如，二氧化硅)、氧氮 化物或高介電常數(shù)材料，如二氧化鉿、二氧化鋯及二氧化鈦。在一些實施例中，柵極電介質 244具有小于300 A (例如在30 A與150 A之間)的厚度。 在形成柵極電介質244之后，可在襯底210上形成柵極材料246，如圖35所圖解說 明。柵極材料246可為通過CVD、PVD或其它適當過程沉積的導電材料。在一些實施例中， 柵極材料246包含上文所列出的導電材料中的一者。柵極材料246可經(jīng)沉積而具有覆蓋層 248以增加所有柵極溝槽238被填充的可能性且平面化襯底210。柵極材料246可在移除間隔件232之前或之后形成于襯底210上。接下來，可移除覆蓋層248且使柵極材料246凹入以形成柵極250及252，如圖36 所圖解說明。柵極250及252可凹入距離254，所述距離254經(jīng)選擇以減小殘余柵極材料 238連接絕緣突出部242的相對側上的柵極250及252的可能性?？赏ㄟ^CMP、干式蝕刻、 濕式蝕刻或其組合來使柵極250及252凹入。在一些實施例中，柵極250及252與上部摻 雜區(qū)104重疊且經(jīng)凹入不低于上部摻雜區(qū)104的底部。在此階段處，襯底210可包含多個晶體管256。圖37圖解說明這些晶體管256的 半導體部分的形狀。每一所圖解說明的晶體管256包含從基底260上升的鰭258。鰭258 可包含側261及262、邊緣264及266、支腿268及270及大體上U形空隙272。與先前實施 例一樣，所圖解說明的支腿268及270可用作源極及漏極，且源自柵極252及254的電場可 在鰭258的任一側260及262中建立通道274。雖然本發(fā)明可容許有各種修改及替代形式，但具體實施例已以舉例方式顯示于所 述圖式中并詳細描述于本文中。然而，應理解，并不打算將本發(fā)明限定于所揭示的特定形 式。相反，本發(fā)明將涵蓋屬于上文所附權利要求書所界定的本發(fā)明的精神及范圍內(nèi)的所有 修改、等效形式及替代方案。
權利要求
一種方法，其包括在襯底中蝕刻行間溝槽；用電介質材料大致或完全地填充所述行間溝槽；及至少部分地通過在所述襯底中蝕刻柵極溝槽來形成鰭及絕緣突出部，其中所述絕緣突出部包含所述行間溝槽中的所述電介質材料中的至少一些電介質材料。
2.根據(jù)權利要求1所述的方法，其中蝕刻所述行間溝槽包括 在所述襯底上的犧牲區(qū)中形成若干前驅物溝槽；及在所述前驅物溝槽中形成間隔件，其中所述間隔件使所述前驅物溝槽變窄。
3.根據(jù)權利要求2所述的方法，其中所述間隔件使所述溝槽變窄到小于光刻分辨率限 制的寬度。
4.根據(jù)權利要求2所述的方法，其包括使用所述犧牲區(qū)及側壁間隔件作為掩模來蝕刻 所述行間溝槽。
5.根據(jù)權利要求1所述的方法，其中在襯底中蝕刻行間溝槽包括蝕刻行間溝槽穿過上 部摻雜區(qū)且至少部分地進入到下部摻雜區(qū)中。
6.根據(jù)權利要求1所述的方法，其中用電介質材料大致或完全地填充所述行間溝槽包括在所述行間溝槽中形成第一襯里；及 將旋涂電介質施加到所述襯底。
7.根據(jù)權利要求1所述的方法，其包括用犧牲材料及第一側壁間隔件遮蔽所述行間溝槽的所述蝕刻；及 在用所述電介質材料大致或完全地填充所述行間溝槽之后移除所述犧牲材料。
8.根據(jù)權利要求7所述的方法，其包括在移除所述犧牲材料之后在所述第一側壁間隔件的表面上形成第二側壁間隔件；及 至少部分地用所述第二側壁間隔件遮蔽所述柵極溝槽的所述蝕刻。
9.根據(jù)權利要求1所述的方法，其中至少部分地通過在所述襯底中蝕刻柵極溝槽形成 鰭及絕緣突出部包括蝕刻所述電介質材料的一部分。
10.根據(jù)權利要求1所述的方法，其中至少部分地通過在所述襯底中蝕刻柵極溝槽形 成鰭及絕緣突出部包括通過蝕刻多個柵極溝槽而大體上同時地形成多個鰭行及多個絕緣 突出部。
11.根據(jù)權利要求10所述的方法，其中將所述多個絕緣突出部中的每一絕緣突出部插入在所述多個鰭行中的一對鰭行之間；且將所述多個柵極溝槽中的柵極溝槽安置于所述多個鰭行中的每一鰭行的任一側上所 述鰭行與所述多個絕緣突出部中的鄰近絕緣突出部之間。
12.根據(jù)權利要求1所述的方法，其中在所述襯底中蝕刻行間溝槽包括通過光刻步驟在所述襯底上形成第一掩模，且 至少部分地通過在所述襯底中蝕刻柵極溝槽形成鰭及絕緣突出部包括通過第二光刻 步驟在所述襯底上形成第二掩模。
13.根據(jù)權利要求12所述的方法，其中使所述第二掩模相對于所述第一掩模移位大體上等于所述第一掩模的間距的一半的距離。
14.根據(jù)權利要求13所述的方法，其中形成所述第一掩模包括借助第一光刻工具形成所述第一掩模； 形成所述第二掩模包括借助第二光刻工具形成所述第二掩模，其中所述第二光刻工具 的分辨率大體上與所述第一光刻工具的分辨率的兩倍一樣大或大于所述第一光刻工具的 分辨率的兩倍。
15.根據(jù)權利要求13所述的方法，其中形成所述第二掩模包括使前驅物掩模間距倍+飽+曰ο
16.一種裝置，其包括 半導體鰭；柵極溝槽，其安置于所述半導體鰭的任一側上；及絕緣突出部，其安置于所述半導體鰭的任一側上且通過所述柵極溝槽中的一者至少部 分地與所述半導體鰭分離。
17.根據(jù)權利要求16所述的裝置，其進一步包括柵極，其安置于每一柵極溝槽中，其中每一柵極經(jīng)凹入而低于所述半導體鰭的頂部。
18.根據(jù)權利要求16所述的裝置，其中所述半導體鰭包括通過大體上U形空隙分離的 兩個支腿。
19.一種方法，其包括在襯底中形成彼此大體上平行的第一多個溝槽；在所述襯底中形成彼此大體上平行且大體上垂直于所述第一多個溝槽的第二多個溝 槽；及在所述襯底中形成大體上平行于所述第二多個溝槽且相對于所述第二多個溝槽錯位 小于所述第二多個溝槽的周期的距離的第三多個溝槽。
20.根據(jù)權利要求19所述的方法，其包括在形成所述第三多個溝槽之前用電介質材料 至少大致填充所述第一多個溝槽及所述第二多個溝槽兩者。
21.根據(jù)權利要求19所述的方法，其中形成所述第三多個溝槽包括大體上同時形成多 個柵極溝槽、多個絕緣突出部及多個鰭行。
22.根據(jù)權利要求21所述的方法，其包括形成至少部分地安置于所述多個柵極溝槽中的導電區(qū)；及 使所述導電區(qū)凹入到所述多個柵極溝槽中。
全文摘要
文檔編號H01L29/78GK101952948SQ20098010543
公開日2011年1月19日 申請日期2009年1月29日 優(yōu)先權日2008年2月19日
發(fā)明者Juengling Werner 申請人:Micron Technology Inc