專利名稱：Memory device with local data lines and method of making and operating the same的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實施例大體上涉及電子裝置，且更特定來說，在某些實施例中，涉及具有 本地數(shù)據(jù)線的電子裝置。
背景技術(shù)：
在一些存儲器裝置中，例如電容器等存儲裝置經(jīng)由數(shù)據(jù)線(例如，數(shù)字線(digit line))與讀出放大器通信。通常，電容器以其充電狀態(tài)來存儲數(shù)據(jù)，例如經(jīng)充電電容器可表 示邏輯值“ 1 ”，且未經(jīng)充電電容器可表示邏輯值“0 ”。為讀取來自電容器的數(shù)據(jù)，閉合在電 容器與數(shù)據(jù)線之間的開關(guān)，且電子在電容器與數(shù)據(jù)線之間流動，借此改變數(shù)據(jù)線的電壓。電 壓的此變化通常由讀出放大器來記錄，讀出放大器可將電壓變化分類為指示電容器正存儲 0或電容器正存儲1。與存儲數(shù)據(jù)的電容器相比，數(shù)據(jù)線常常具有相對大的電容。在一些設(shè)計中，單數(shù)據(jù) 線可服務(wù)于多個電容器。這些數(shù)據(jù)線可能相對較長，在一些設(shè)計中在存儲器的整個塊上延 伸。沿其長度，數(shù)據(jù)線可電容性地耦合到處于不同電壓的其它導(dǎo)體，例如其它數(shù)據(jù)線等導(dǎo) 體。此電容性耦合被稱為“寄生電容”，且其可使存儲器裝置的操作減慢。已知寄生電容使 存儲數(shù)據(jù)的電容器改變數(shù)據(jù)線電壓的速率減慢，借此增加讀取來自電容器的數(shù)據(jù)所花費的 時間量。


圖1說明根據(jù)本技術(shù)的一實施例的具有本地和全局?jǐn)?shù)據(jù)線的存儲器陣列；圖2到圖7說明根據(jù)本技術(shù)的一實施例的用于形成本地和全局?jǐn)?shù)據(jù)線的過程中的 步驟；圖8到圖19說明根據(jù)本技術(shù)的一實施例的用于形成本地和全局?jǐn)?shù)據(jù)線的另一過 程中的步驟；圖20說明根據(jù)本技術(shù)的一實施例的基于處理器的系統(tǒng)；圖21說明根據(jù)本技術(shù)的一實施例的存儲器子系統(tǒng)；圖22說明根據(jù)本技術(shù)的一實施例的存儲器模塊；以及圖23說明根據(jù)本技術(shù)的一實施例的存儲器裝置。
具體實施例方式下文描述本發(fā)明的各種實施例。為了提供這些實施例的簡明描述，未在說明書中 描述實際實施方案的所有特征。應(yīng)了解，在任何此類實際實施方案的開發(fā)中，如在任何工程 或設(shè)計項目中，必須做出許多實施方案特定的決策以實現(xiàn)開發(fā)者的特定目標(biāo)，例如順應(yīng)系 統(tǒng)相關(guān)和商業(yè)相關(guān)的約束(其在實施方案之間可能不同)。此外，應(yīng)了解，此開發(fā)努力可能 是復(fù)雜且耗時的，但盡管如此，對于得到本發(fā)明的益處的一般技術(shù)人員來說將是設(shè)計、生產(chǎn) 和制造中的一項常規(guī)任務(wù)。
如上文所提及，寄生電容使特定類型的存儲器裝置減慢，但此問題通過隨后描述 的實施例中的一些來減輕，所述實施例中的一者為具有比常規(guī)裝置的數(shù)據(jù)線短的本地數(shù)據(jù) 線的存儲器裝置。如下文所解釋，在一些實施例中，可將用于多個存儲器單元的數(shù)據(jù)線分成 多個稱為“本地數(shù)據(jù)線”的較短區(qū)段。若干本地數(shù)據(jù)線可共享單一全局?jǐn)?shù)據(jù)線，且全局?jǐn)?shù)據(jù) 線可將本地數(shù)據(jù)線連接到讀出放大器。在一些實施例中，本地和全局?jǐn)?shù)據(jù)線可通過經(jīng)配置 以一次將一個本地數(shù)據(jù)線連接到全局?jǐn)?shù)據(jù)線的開關(guān)而彼此鏈接，借此減少存儲器單元與讀 出放大器之間的路徑的電容。在某些實施例中，本地數(shù)據(jù)線耦合到全局?jǐn)?shù)據(jù)線而不中斷存儲器陣列圖案。以下 實施例中的一些包括交叉點存儲器陣列，如下文解釋其可由一連串具有重復(fù)的線圖案的掩 模形成，所述線大體平行于同一掩模中的其它線且大體垂直于其它掩模中的線。據(jù)信掩模 中的圖案的重復(fù)促進(jìn)小于光刻設(shè)備的分辨率限制的特征的形成，且據(jù)信掩模之間的正交關(guān) 系增加了在將掩模與襯底上的現(xiàn)有結(jié)構(gòu)對準(zhǔn)時的對準(zhǔn)容限。在下文所描述的某些實施例 中，這些關(guān)系并不被將本地數(shù)據(jù)線連接到全局?jǐn)?shù)據(jù)線的結(jié)構(gòu)所干擾。描述若干實施例，包括一電路、制造過程的兩個實施例和一系統(tǒng)。參看圖1描述所 述電路，且參看圖2到圖7描述制造過程的第一實施例。參看圖8到圖19描述第二制造過 程，且參看圖20到圖23描述實施本發(fā)明的方面的系統(tǒng)的實例。如所提及，通過圖1說明所述電路，圖1描繪具有本地數(shù)據(jù)線112和全局?jǐn)?shù)據(jù)線 114的存儲器裝置110的實例。所說明的存儲器裝置110還包括存儲器陣列116、控制線驅(qū) 動器118、讀出放大器120和本地數(shù)字線選擇器122。如所說明，本地數(shù)據(jù)線112和全局?jǐn)?shù) 據(jù)線114安置于存儲器陣列116中，且讀出放大器120耦合到存儲器陣列116。所說明的存儲器陣列116包括存儲器單元124和本地數(shù)字線存取裝置126(LDL 存取裝置)陣列(例如，在至少兩個空間維度上布置的物件的圖案)。在此實施例中，每一 存儲器單元124包括存儲裝置128和存取裝置130。所說明的存取裝置130是將存儲裝置 128選擇性地連接到本地數(shù)據(jù)線112的晶體管。這些存取裝置130每一者包括通過控制線 132 (例如，字線)連接到控制線驅(qū)動器118的柵極。所說明的存儲裝置128為電容器，其具 有連接到接地或某一其它電壓源的一個板和連接到存取裝置130的一端子(例如，源極或 漏極)的另一板。存取裝置130的另一端子可通過本地數(shù)據(jù)線112而連接到LDL存取裝置126的一 端子。在所說明的實施例中，存儲器單元124并聯(lián)連接到LDL存取裝置126的同一端子。所 說明的本地數(shù)據(jù)線112中的每一者可直接連接到四個存儲器單元124，但在其它實施例中， 本地數(shù)據(jù)線112可連接到更少或更多的存儲器單元124，例如8、16、32、64、128、256、512個 或更多的存儲器單元124。所說明的LDL存取裝置126可包括一個或一個以上具有通過子 群組選擇線134連接到本地數(shù)字線選擇器122的柵極的晶體管。所說明的本地數(shù)據(jù)線112中的每一者經(jīng)由LDL存取裝置126和全局?jǐn)?shù)據(jù)線114而 連接到讀出放大器120。每一全局?jǐn)?shù)據(jù)線114可連接到多個本地數(shù)據(jù)線112。在所說明的實 施例中，每一全局?jǐn)?shù)據(jù)線114連接到三個本地數(shù)據(jù)線，但在其它實施例中，全局?jǐn)?shù)據(jù)線114 可連接到更少或更多的本地數(shù)據(jù)線112，例如4、8、16、32、64或128個本地數(shù)據(jù)線112。在 一些實施例中，全局?jǐn)?shù)據(jù)線114可經(jīng)制造以具有比本地數(shù)據(jù)線112每單位長度更低的電阻 和更低的電容。舉例來說，全局?jǐn)?shù)據(jù)線114可為較大的，具有較高電導(dǎo)率，且彼此間隔比本地數(shù)據(jù)線112更遠(yuǎn)。下文參看圖8到圖19描述具有這些特征的裝置的實例。所說明的本地數(shù)據(jù)線112在本地數(shù)據(jù)線112的末端處連接到全局?jǐn)?shù)據(jù)線114，但在 其它實施例中，本地數(shù)據(jù)線112可在其它位置處連接到全局?jǐn)?shù)據(jù)線114。舉例來說，本地數(shù) 據(jù)線112可靠近本地數(shù)據(jù)線112的中間連接到全局?jǐn)?shù)據(jù)線114，或本地數(shù)據(jù)線112可在本地 數(shù)據(jù)線112上的多個位置處連接到全局?jǐn)?shù)據(jù)線114。在操作中，存儲裝置128可存儲經(jīng)由本地數(shù)據(jù)線112與全局?jǐn)?shù)據(jù)線114兩者發(fā)射 的數(shù)據(jù)。為尋址(例如，讀取、寫入或擦除)給定存儲器單元124，可通過本地數(shù)據(jù)線112與 控制線132的某一組合來斷言(assert) —刺激(例如，電壓、電流)。為選擇連接到經(jīng)尋 址的存儲器單元124的本地數(shù)據(jù)線112，可通過耦合到與目標(biāo)本地數(shù)據(jù)線112相關(guān)聯(lián)的LDL 存取裝置126的柵極的子群組選擇線134來斷言一刺激。為在耦合到所述本地數(shù)據(jù)線112 的存儲器單元124當(dāng)中選擇存儲器單元124，可通過耦合到所需存儲器單元124中的存取裝 置130的柵極的控制線132來斷言另一刺激。在一些實施例中，存取存儲器單元124可閉 合經(jīng)由連接到所述存儲器單元124的本地數(shù)據(jù)線112與全局?jǐn)?shù)據(jù)線114兩者的路徑。當(dāng)從選定存儲器單元124讀取時，電流可流到存儲裝置128或從存儲裝置128流 出，且此電流可改變耦合到選定存儲器單元124的全局?jǐn)?shù)據(jù)線114的電壓。所述電流可流 經(jīng)選定存儲器單元124中的存取裝置130，流經(jīng)連接到選定存儲器單元124的本地數(shù)據(jù)線 112，且流經(jīng)連接到選定存儲器單元124的子群組存取裝置126。當(dāng)此電流流動時，其可升高 或降低全局?jǐn)?shù)據(jù)線114中的一者的電壓。在一些實施例中，讀出放大器120可將變化的電 壓與一個或一個以上參考電壓進(jìn)行比較，且基于此比較，將電壓變化分類為指示選定存儲 器單元124存儲數(shù)據(jù)值的離散群組中的一者，例如一個位、兩個位、三個位、四個位、五個位 或更多。在此實施例中，相對于常規(guī)裝置，全局?jǐn)?shù)據(jù)線114的電壓可迅速地改變到指示所 存儲數(shù)據(jù)值的電壓。因為此實施例的全局?jǐn)?shù)據(jù)線114具有相對較低的電阻和相對較低的電 容，且因為所說明的全局?jǐn)?shù)據(jù)線114 一次連接到一個本地數(shù)據(jù)線112，所以在讀出放大器與 選定存儲器單元124之間的路徑可比同時經(jīng)由所有本地數(shù)據(jù)線112的路徑具有更低阻抗， 且因此具有更低時間常數(shù)。此較低時間常數(shù)可通過讀出放大器124產(chǎn)生對于來自選定存儲 裝置128的給定電壓和給定電流的較快響應(yīng)。在一些實施例中，此效應(yīng)可通過減小存儲裝 置128的尺寸來開發(fā)，減小存儲裝置128的尺寸可減小存儲器陣列116的尺寸并降低其成 本。舉例來說，在一些實施例中，存儲裝置128可在具有256個位(或更多)的全局?jǐn)?shù)據(jù)線 上具有小于35fF的電容。其它實施例可包括不同于存儲器單元的其它類型的存儲器單元124或裝置。舉例 來說，存儲裝置128可為浮動?xùn)艠O晶體管的浮動?xùn)艠O或硅_氧化物_氮化物(SONOS)裝置 的電荷存儲庫，或其可包括相變存儲器材料，例如雙向材料。在一些實施例中，存儲裝置128 可為具有觸發(fā)器的SRAM存儲器元件，或其可包括可編程金屬化單元、鐵磁存儲器裝置或磁 阻存儲器裝置。在其它實施例中，存儲裝置128可包括成像裝置(例如，電荷耦合裝置或光 電二極管)或以所述成像裝置來替代，或者其可包括某一其它類型的傳感器(例如，化學(xué)傳 感器、麥克風(fēng)或天線)或以所述傳感器來替代。因為本技術(shù)可適用于多種裝置，所述裝置 中的一些存儲數(shù)據(jù)且其中的一些感測數(shù)據(jù)，所以存儲器單元124可更一般地稱為“數(shù)據(jù)單 元”，——涵蓋存儲器單元與各種類型的傳感器單元兩者的術(shù)語。
其它實施例還可具有在存儲器單元124與本地數(shù)據(jù)線112之間的不同關(guān)系。在所 說明的實施例中，存儲器單元124并聯(lián)連接到本地數(shù)據(jù)線112，但在其它實施例中，存儲器 單元124可串聯(lián)連接到本地數(shù)據(jù)線112。舉例來說，在一些類型的快閃存儲器裝置或SONOS 裝置中，浮動?xùn)艠O晶體管或SONOS晶體管可沿本地數(shù)據(jù)線112串聯(lián)連接。本地和全局?jǐn)?shù)據(jù)線可通過下文參看圖2到圖7所描述的過程而形成。在一些實施 例中，此過程可形成本地和全局?jǐn)?shù)據(jù)線而不中斷陣列中的晶體管圖案。如下文所解釋，據(jù)信 維持此圖案尤其通過維持陣列中的相對較大的對準(zhǔn)容限和促進(jìn)亞光刻分辨率限制特征(S ub-photolithographic-resolution-limit feature)白勺？^胃±曾;^IiS$Hi歹ij白勺^TfUit 性。在一個實施例中，過程以提供晶體管138的陣列136開始，如圖2所說明。晶體管 138可以正方格布置而排列成大體線性的行和列，如圖2所說明，或其可以偏移晶體管138 的相鄰行的形式布置成某一其它圖案(例如，六方格布置)。所說明的陣列136可包括在相 對較短周期內(nèi)(例如，每隔一晶體管、每隔兩個晶體管、每隔三個晶體管、每隔四個晶體管 或每隔五個晶體管)在行與列兩個方向上重復(fù)的晶體管138的圖案。所說明的晶體管138 中的每一者包括源極140和漏極142。另外，每一所說明的晶體管138經(jīng)由晶體管的柵極而 耦合到柵極線144。如下文所解釋，這些柵極線144中的一些可用以形成控制線，且其它柵 極線144可用以形成子群組選擇線。晶體管138可為各種不同類型的晶體管，包括單柵極 晶體管、雙柵極晶體管、三柵極晶體管、大體上二維晶體管和大體上三維晶體管。下文參看 圖8到圖19描述雙柵極三維晶體管的實例。接下來在本實施例中，可形成本地數(shù)據(jù)線146，如圖3說明。本地數(shù)據(jù)線146可大 體垂直于柵極線144而延伸，且其可連接到晶體管138的源極140或漏極142。所說明的 柵極線146中的每一者在大體相同數(shù)目的晶體管138(例如，所說明的實施例中的四個晶體 管)上延伸，但在其它實施例中可在不同數(shù)目的晶體管上延伸。本地數(shù)據(jù)線146可錯開兩 個或兩個以上晶體管138以形成虛設(shè)列148。如下文解釋，虛設(shè)列148可在本地數(shù)據(jù)線146 的末端周圍提供緩沖空間以允許觸點與本地數(shù)據(jù)線146未對準(zhǔn)。所說明的實施例包括LDL存取裝置150。LDL存取裝置150可在列方向上安置于 本地數(shù)據(jù)線146的交替末端處，但在其它實施例中，本地數(shù)據(jù)線146可延伸超過LDL存取裝 置150或LDL存取裝置150可靠近本地數(shù)據(jù)線146的相同末端而安置。在此實施例中，虛 設(shè)行148安置于LDL存取裝置150所安置的列的任一側(cè)。另外，在同一列中的LDL存取裝 置150之間的晶體管138可為虛設(shè)晶體管，因此在此實施例中，每一 LDL存取裝置150由虛 設(shè)晶體管環(huán)繞。然而，在其它實施例中，陣列136可不包括虛設(shè)晶體管，且數(shù)據(jù)線146可不 錯開。在一些實施例中，本地數(shù)據(jù)線112可錯開，使得其末端靠近相鄰本地數(shù)據(jù)線112的 中間而安置。在一些例子中，本地數(shù)據(jù)線112可錯開，存取裝置150可靠近其中間而安置。并非為虛設(shè)晶體管或LDL存取裝置150的剩余晶體管138中的一些或?qū)嵸|(zhì)上全部 可變?yōu)橛糜陔S后形成的存儲器單元的存取裝置152。在此實施例中，存取裝置152安置于兩 列寬的列群組中。在其它實施例中，這些列群組可實質(zhì)上較寬，例如寬于或大體上等于4、8、 16、32、64、128或256個晶體管寬或更寬。接下來在此實施例中，存儲裝置154可形成于陣列136中，如圖4所說明。存儲裝
7置154可為如上文所述的存儲裝置的類型中的任一者，且在所說明的實施例中，其為電容 器板。所說明的存儲裝置154安置于晶體管138的一端子(例如，源極140或漏極142)上 方且大體上與其對準(zhǔn)，且存儲裝置154可耦合到此端子。存儲裝置154可在不中斷陣列136 的圖案的情況下形成。在所說明的實施例中，陣列136的晶體管138的全部或?qū)嵸|(zhì)上全部 耦合到存儲裝置154，包括存取裝置152、LDL存取裝置150和虛設(shè)行148中的晶體管138。 如下文所解釋，在一些實施例中，耦合到LDL存取裝置150的存儲裝置154可用以形成從全 局?jǐn)?shù)據(jù)線到LDL存取裝置150的觸點。在某些實施例中，存儲裝置154可包括另一電容器板156，如圖5所說明。電容器 板156可為陣列136中的存儲裝置154的全部或?qū)嵸|(zhì)上全部所共用的，或電容器板156可 為陣列136的行、列或其它子集中的晶體管138所共用的。在一些實施例中，每一存儲裝置 154包括與其它存儲裝置154的電容器板156隔開的其自身的電容器板156。電介質(zhì)材料 可安置于電容器板156下方(在電容器板156與存儲裝置154的另一電容器板之間)以形 成電容器。可在電容器板156中敞開多個孔口 158，以暴露某些存儲裝置154的一部分或?qū)嵸|(zhì) 上全部?？卓?158可經(jīng)定位并經(jīng)定尺寸以暴露耦合到LDL存取裝置150的存儲裝置154。 在一些實施例中，孔口 158可足夠大以暴露耦合到環(huán)繞LDL存取裝置150而安置的虛設(shè)晶 體管148的存儲裝置154的一部分。接下來，到存儲裝置154的觸點160可形成于孔口 158中，如圖6所說明。在一些 實施例中，絕緣襯墊層可形成于觸點160與電容器板156之間，以防止電流在這些結(jié)構(gòu)160 與156之間流動。觸點160可為由導(dǎo)電材料制成的大體垂直結(jié)構(gòu)，且觸點160可形成于LDL 存取裝置150 (圖3)的全部或?qū)嵸|(zhì)上全部之上。在一些實施例中，孔口 158和觸點160可歸因于虛設(shè)晶體管148 (圖3)而具有相 對較大的對準(zhǔn)容限。這些虛設(shè)晶體管148可形成環(huán)繞觸點160中的每一者的空間緩沖器 162(圖6)。在至少一些實施例中，觸點160的未對準(zhǔn)歸因于特殊緩沖器162而未必?fù)p害存 儲數(shù)據(jù)的存儲器單元。此相對較大的對準(zhǔn)容限可促進(jìn)不太昂貴較低分辨率光刻設(shè)備的使用。接下來，可形成全局?jǐn)?shù)據(jù)線164和166，如圖7所說明。全局?jǐn)?shù)據(jù)線164和166可 將觸點160連接到讀出放大器166。在一些實施例中，全局?jǐn)?shù)據(jù)線164可在全局?jǐn)?shù)據(jù)線166 之前形成于(例如)不同金屬層中。全局?jǐn)?shù)據(jù)線164和166可與本地數(shù)據(jù)線146有大體上 相同尺寸，且全局?jǐn)?shù)據(jù)線164和166可比本地數(shù)據(jù)線146彼此間隔更遠(yuǎn)，例如遠(yuǎn)1. 5倍、遠(yuǎn) 2倍或更遠(yuǎn)。此增加的間隔可減少全局?jǐn)?shù)據(jù)線164與166之間的電容。陣列136還可連接到本地數(shù)字線選擇器168和控制線驅(qū)動器170。本地數(shù)字線選 擇器168可連接到具有LDL存取裝置150 (圖4)的列的柵極線144 (圖2)以形成子群組選 擇線172 (圖7)。某些其它柵極線144可連接到控制線驅(qū)動器172以形成控制線174?？?制線174可控制運行的存儲器單元的存取裝置152(圖3)。在此實施例中，每一所說明的本 地數(shù)據(jù)線經(jīng)由兩個控制線174而耦合到兩個存儲器單元。在其它實施例中，每一本地數(shù)據(jù) 線可連接到兩個以上存儲器單元。在其它實施例中，全局?jǐn)?shù)據(jù)線164可經(jīng)由一個以上LDL存取裝置150 (例如，2、3、 4個或更多的LDL存取裝置150)而連接到本地數(shù)據(jù)線146中的每一者。在這些實施例中，每一本地數(shù)據(jù)線146可經(jīng)由并聯(lián)連接到全局?jǐn)?shù)據(jù)線164的多個LDL存取裝置而連接到全局 數(shù)據(jù)線164。為適應(yīng)較大數(shù)目的連接，觸點160和孔口 158可被加寬以橫跨多列存儲裝置 154。舉例來說，單一觸點160或兩個單獨觸點160可經(jīng)由兩個不同的電容器板連接到本地 數(shù)據(jù)線146。據(jù)信經(jīng)由并聯(lián)LDL存取裝置150將本地數(shù)據(jù)線146連接到全局?jǐn)?shù)據(jù)線164減 少了本地數(shù)據(jù)線146與全局?jǐn)?shù)據(jù)線164之間的電阻。在一些實施例中，存儲裝置154可基于從其它電路接收的地址來選擇。舉例來說， 存儲器控制器可發(fā)射地址，且基于此地址，可激勵與所需存儲器單元對應(yīng)的控制線174，且 對應(yīng)于存儲器單元的讀出放大器165可感測其所附接到的全局?jǐn)?shù)據(jù)線166的電壓。在一些實施例中，地址的第一、最后或其它數(shù)字或數(shù)字的群組可確定激勵哪一子 群組選擇線172。舉例來說，如果地址的最后數(shù)字為零，那么本地數(shù)據(jù)線選擇器可激勵耦合 到奇數(shù)編號本地數(shù)據(jù)線146的子群組選擇線172，或如果地址的最后數(shù)字為一，那么本地數(shù) 據(jù)線選擇器可激勵耦合到偶數(shù)編號本地數(shù)據(jù)線146的子群組選擇線172。在其它實施例中，地址的多個數(shù)字可影響哪一子群組選擇線172被激勵。舉例來 說，如果地址的最后三個數(shù)字為000，那么可激勵耦合到奇數(shù)編號本地數(shù)據(jù)線146的最左邊 子群組選擇線172，或如果地址的最后三個數(shù)字為010，那么可激勵耦合到奇數(shù)編號本地數(shù) 據(jù)線146的最左邊第二個子群組選擇線172。類似地，如果地址的最后三個數(shù)字為001，那 么可激勵耦合到偶數(shù)編號本地數(shù)據(jù)線146的最左邊子群組選擇線172，且如果地址的最后 三個數(shù)字為011，那么可激勵耦合到偶數(shù)編號本地數(shù)據(jù)線146的最左邊第二個子群組選擇 線172。預(yù)計此圖案和其它圖案的若干排列。圖8到圖19說明用于形成連接到鰭式晶體管的本地數(shù)據(jù)線和全局?jǐn)?shù)據(jù)線的過程 的實例。為解釋此實施例，圖8說明鰭式晶體管176的半導(dǎo)體部分，且圖9說明鰭式晶體管 176的陣列178。其它圖式描繪可將陣列178連接到本地數(shù)據(jù)線和全局?jǐn)?shù)據(jù)線的步驟。如圖8所說明，每一所說明的鰭式晶體管176的半導(dǎo)體部分可包括從基底182延 伸的鰭180。鰭180和基底182可由各種半導(dǎo)體材料(例如，單晶硅)制成。所說明的鰭 180包括兩個側(cè)面184和186以及兩個邊緣188和190。在一些實施例中，側(cè)面186和184 以及邊緣188和190可界定大體長方體，其中邊緣188和190大體比側(cè)面184和186窄。所 說明的鰭180包括具有由大體U形空隙196隔開的兩個支腿(leg) 192和194的遠(yuǎn)端部分。 如下文所解釋，支腿192和194可提供形成源極和漏極的材料。鰭180可包括不同摻雜部分 198和200。在一些實施例中，上部摻雜部分198可以η+材料來摻雜，且下部摻雜部分200 可以P-材料來摻雜。在所說明的實施例中，上部摻雜部分198不在大體U形空隙196的底 部以下延伸。此使得可在兩個支腿192與194之間形成經(jīng)由下部摻雜部分200的溝道。如 下文參看圖9所解釋，柵極可抵靠鰭180的側(cè)面184和186而安置，且從這些柵極發(fā)出的電 磁場可建立電流202從源極流到漏極所經(jīng)過的溝道。圖9說明晶體管176的陣列178的實例。所說明的晶體管176大體布置于列204 中，且每一列204可包括安置于列204的兩側(cè)的柵極206和208。所說明的柵極206和208 中的每一者可通過柵極電介質(zhì)210與晶體管176的半導(dǎo)體部分開。晶體管的每一所說明的 列204可通過列間電介質(zhì)212而與晶體管的相鄰列204隔離，且列204中的每一晶體管176 可通過行間電介質(zhì)214而與同一列204中的相鄰晶體管176隔離。在一些實施例中，大體 U形空隙196可填充在支腿間電介質(zhì)216中。
在一些實施例中，陣列178可以交叉點工藝來制造。在此類型工藝的一個實例中， 陣列178以形成大體正交線的一連串掩模來圖案化。舉例來說，最初，空白襯底可以摻雜劑 進(jìn)行現(xiàn)場植入以形成上部摻雜區(qū)域198和下部摻雜區(qū)域200，且接著，行間電介質(zhì)214和支 腿間電介質(zhì)216可以具有大體上在Y方向上延伸的線圖案的一個或一個以上掩模來圖案 化。在一些實施例中，這些特征214和216以亞光刻分辨率技術(shù)來圖案化，例如底切硬掩模、 回流光致抗蝕劑或以側(cè)壁間隔物使掩模間距加倍。接下來，陣列178的其它特征可以具有大體在X方向上延伸的線的一個或一個以 上額外掩模來圖案化。(交叉點陣列工藝從第一掩模集合的線與第二掩模集合的線之間的 大體正交關(guān)系而得到其名稱)。在一些實施例中，鰭180可經(jīng)蝕刻，且接著柵極206和208 可沿鰭180的側(cè)面形成為側(cè)壁間隔物。列間電介質(zhì)212接著可形成于側(cè)壁間隔物之間以隔 離柵極206和208。在其它實施例中，列間電介質(zhì)212可在柵極206和208之前形成。舉例 來說，在X方向上延伸的溝槽可經(jīng)蝕刻且以用于列間電介質(zhì)212的材料來填充，且接著用于 柵極206和208的溝槽可經(jīng)蝕刻，借此大體同時界定鰭180與列間電介質(zhì)212的形狀兩者。 在一些實施例中，鰭180、柵極206和208以及列間電介質(zhì)212也可以亞光刻分辨率技術(shù)來 圖案化，且其中的一者或一者以上可具有小于或大體等于光刻分辨率限制(例如，小于光 刻分辨率限制)的寬度。在操作中，晶體管176的源極與漏極之間的電流202可通過調(diào)制柵極206和208 的電壓來控制。在一些實施例中，柵極206和208可彼此連接且可大體具有相同電壓，或在 其它實施例中，柵極206和208可彼此獨立地被控制且具有不同電壓。如下文所解釋，柵極 206和208的所述對中的一些可形成控制線，且柵極206和208的其它對中的一些可形成子 群組選擇線。如圖10所說明，數(shù)據(jù)線218可形成于陣列178上。在此實施例中，通過沉積大體 導(dǎo)電材料和圖案化所述大體導(dǎo)電材料以形成大體在Y方向上延伸的大體直且大體平行的 線而形成數(shù)據(jù)線218。所說明的數(shù)據(jù)線218連接到晶體管176的漏極，其在此實施例中對應(yīng) 于支腿194。在其它實施例中，數(shù)據(jù)線218可連接到源極，且數(shù)據(jù)線218可并非為直的，例如 其可起伏以適應(yīng)具有不同圖案(例如，六方格)的陣列。在形成數(shù)據(jù)線218之后，可用絕緣體來覆蓋數(shù)據(jù)線218且可形成電容器板220，如 圖11所說明。為清楚地展示電容器板220，在數(shù)據(jù)線218上的絕緣體未展示于圖11中，但 隨后的圖式描繪此材料。所說明的電容器板220包括大體杯形遠(yuǎn)端部分222和大體圓柱形 基底224。在此實施例中，電容器板220包括繞中心軸226大體同心的特征，但在其它實施 例中，電容器板220可具有不同形狀，例如卵形或橢圓形。在某些實施例中，電容器板220 可為形成于晶體管176下方的溝槽電容器的一部分。電容器板220可由大體導(dǎo)電材料(例 如，多晶硅)制成，且其可形成于犧牲材料中的大體圓形孔中。所說明的電容器板220中的 每一者的基底224連接到晶體管176中的一者的源極，其在此實施例中與支腿192 (圖9) 相關(guān)。接下來，電容器板220可以電容器電介質(zhì)來涂覆且可形成另一電容器板228，如圖 12所說明。在一些實施例中，電容器板228可為實質(zhì)數(shù)目或?qū)嵸|(zhì)上全部的電容器板220所 共用的。電容器板228可由導(dǎo)電材料(例如，多晶硅)制成。在一些實施例中，電容器板 220和228可由相同材料制成，或其可由不同材料制成以促進(jìn)在隨后步驟中選擇性地移除電容器板228的部分。圖12還說明安置于數(shù)據(jù)線218與電容器板220和228之間的電介 質(zhì) 230。圖13說明可被切割經(jīng)過或進(jìn)入電容器板228中的孔口 232?？卓?232可具有實質(zhì) 上大于鰭180的寬度236的寬度234，例如寬度234的大小可為寬度236的兩倍或兩倍以 上，或比寬度236大兩倍或兩倍以上。在一些實施例中，在形成孔口 232之前，電介質(zhì)材料 可形成于電容器板228之上，且孔口 232可延伸穿過所述電介質(zhì)材料與電容器板228兩者。 還應(yīng)注意，在一些實施例中，蝕刻孔口 232的過程可消耗孔口 232中的電容器板220的杯形 部分222的一實質(zhì)部分或全部。在一些實施例中，孔口 232可以停止于電介質(zhì)230上或中 的蝕刻來形成，且所述蝕刻可消耗杯形部分222，借此暴露電容器板220的基底224。在某 些實施例中，并非所有所說明的孔口 232可同時蝕刻。舉例來說，可首先蝕刻在偶數(shù)或奇數(shù) 編號列上方的孔口 232，且在現(xiàn)有孔口 232中形成觸點并連接到這些觸點之后，可形成其它 所說明的孔口 232。在一些實施例中，孔口 232可靠近本地數(shù)據(jù)線的長度的中間而安置，且 本地數(shù)據(jù)線可被錯開。接下來，如圖14所說明，觸點238可形成于孔口 232的一些或全部中。觸點238 可由大體導(dǎo)電材料制成，且其可與安置于孔口 232中的電容器板220的一部分接觸。在一 些實施例中，在形成觸點238之前，絕緣側(cè)壁間隔物可形成于孔口 232中，且觸點238可包 括各種襯墊材料，例如氮化鈦或氮化鎢。在一些實施例中，觸點238可與晶體管176的交替 行建立電接觸，即觸點238可跳過晶體管276的行且與奇數(shù)編號行或偶數(shù)編號行接觸。所 說明的觸點238大體與電容器板220對準(zhǔn)且大體安置于電容器板220中，但在其它實施例 中，觸點238可大于電容器板220或與電容器板220未對準(zhǔn)，同時仍與電容器板220電接觸。 在一些實施例中，觸點238可與兩個或兩個以上相鄰電容器板220 (例如，耦合到在相同行 和相鄰列204(圖9)上的電容器176的兩個電容器板220)電接觸。如圖15所說明，下部全局?jǐn)?shù)據(jù)線240可形成于陣列178上。全局?jǐn)?shù)據(jù)線240可由 導(dǎo)電材料(例如，鈦、鎢、鋁或銅)制成，且其可與觸點238電接觸。在一些實施例中，下部 全局?jǐn)?shù)據(jù)線240由通過物理氣相沉積(PVD)或電鍍而沉積的金屬層形成。下部全局?jǐn)?shù)據(jù)線 240可為大體上直的，大體上平行，且可大體上在Y方向上延伸。下部全局?jǐn)?shù)據(jù)線240可具 有在X方向上大體上等于或大于鰭180的寬度244的寬度242。下部全局?jǐn)?shù)據(jù)線240可彼 此分開大體上等于、大體上小于或大體上大于寬度242的距離246。在一些實施例中，下部 全局?jǐn)?shù)據(jù)線240可通過電介質(zhì)層與電容器板228隔離，圖15中未展示所述電介質(zhì)層以更好 地說明陣列178的其它特征。另外，在一些實施例中，下部全局?jǐn)?shù)據(jù)線240之間及其上方的 空間可以電介質(zhì)材料來部分地或整個地填充。接下來，觸點248可形成于陣列178中，如圖16所說明。觸點248可延伸到未由 先前形成的觸點238占據(jù)的孔口 232中。在一些實施例中，可在形成全局?jǐn)?shù)據(jù)線242之后 形成這些孔口 232，結(jié)果可在安置于下部全局?jǐn)?shù)據(jù)線240下方的電介質(zhì)材料中形成開口。作 為替代或另外，可在形成觸點248之前敞開孔口 232的上部孔口。在一些實施例中，在形成 觸點248之前，電介質(zhì)側(cè)壁間隔物形成于孔口 232中。觸點248可在下部全局?jǐn)?shù)據(jù)線240 上方延伸且與敞開的孔口 232中的電容器板220電接觸。如同先前觸點238，當(dāng)前描述的觸 點248可大于電容器板220或與電容器板220未對準(zhǔn)，且其可與兩個或兩個以上相鄰電容 器板220接觸。所說明的觸點248 (類似于先前描述的觸點238)耦合到電容器板220的交替行。在其它實施例中，觸點238和248可延伸到晶體管176的源極或漏極。在一些實施 例中，可在觸點238和248連接到的晶體管176上省略電容器板220的全部或一部分。在 這些實施例中，觸點238和248可延伸穿過電介質(zhì)230。如圖17到圖19所說明，上部全局?jǐn)?shù)據(jù)線250可形成于陣列178上。上部全局?jǐn)?shù) 據(jù)線250可由與下部全局?jǐn)?shù)據(jù)線240相同的材料制成，且其可以相同工藝形成。在此實施 例中，上部全局?jǐn)?shù)據(jù)線250形成于與下部全局?jǐn)?shù)據(jù)線240不同的金屬層中，且其為大體上直 的，彼此大體上平行且大體上平行于下部全局?jǐn)?shù)據(jù)線240。上部全局?jǐn)?shù)據(jù)線250可經(jīng)由觸點 248連接到晶體管176的交替行。舉例來說，下部全局?jǐn)?shù)據(jù)線240可連接到偶數(shù)編號行，且 上部全局?jǐn)?shù)據(jù)線250可連接到奇數(shù)編號行，或反之亦然。其它實施例可包括額外級全局?jǐn)?shù) 據(jù)線，例如一些實施例可包括連接到每第三個晶體管176的全局?jǐn)?shù)據(jù)線的三級，或連接到 每第η個晶體管的η級，其中η等于5、6、7、8或更大數(shù)目。由于形成于不同金屬層中且連接到晶體管176的交替行，所以上部和下部全局?jǐn)?shù) 據(jù)線240和250可彼此間隔比本地數(shù)據(jù)線218(圖10)更遠(yuǎn)。據(jù)信此增加的間隔降低全局 數(shù)據(jù)線240和250的寄生電容。然而，在其它實施例中，全局?jǐn)?shù)據(jù)線可形成于相同金屬層中 且可連接到晶體管176的每一行而非連接到晶體管176的交替行。陣列178可以圖7所說明的方式連接到本地數(shù)據(jù)線選擇器168、讀出放大器165和 控制線驅(qū)動器170。舉例來說，全局?jǐn)?shù)據(jù)線240和250可連接到讀出放大器165，且連接到 觸點238或248的晶體管176的柵極206和208可連接到本地數(shù)據(jù)線選擇器168。在剩余 柵極206和208中，一些可連接到控制線驅(qū)動器170，且一些可保持浮動或接地以形成虛設(shè) 晶體管176。所說明的陣列178可經(jīng)配置以相對迅速地與讀出放大器165通信。全局?jǐn)?shù)據(jù)線 240和250可具有比本地數(shù)據(jù)線218更小的寄生電容，且多個相對短的本地數(shù)據(jù)線218可 連接到每一全局?jǐn)?shù)據(jù)線240和250。在一些實施例中，電容器板220與讀出放大器165之 間的路徑可具有相對較低的寄生電容，且全局?jǐn)?shù)據(jù)線的電壓可相對迅速地響應(yīng)于到電容器 板220或來自電容器板220的電流。此外，所說明的陣列可實現(xiàn)此目的而不顯著中斷晶體 管176的圖案或電容器板220的圖案，其當(dāng)形成這些結(jié)構(gòu)時可增加對準(zhǔn)容限并促進(jìn)亞光刻 分辨率工藝的使用。圖1、圖7和圖17所說明的實施例可包括于各種系統(tǒng)中。舉例來說，其可包括于圖 20所說明的基于處理器的系統(tǒng)256中。如下文解釋，系統(tǒng)256可包括根據(jù)本技術(shù)的實施例 制造的各種電子裝置。系統(tǒng)256可為各種類型中的任一者，例如計算機、尋呼機、蜂窩式電 話、個人備忘記事本、控制電路等。在典型的基于處理器的系統(tǒng)中，一個或一個以上處理器 258(例如微處理器)控制系統(tǒng)256中的系統(tǒng)功能和請求的處理。系統(tǒng)256的處理器258和 其它子組件可包括根據(jù)本技術(shù)的實施例制造的結(jié)構(gòu)。舉例來說，處理器258可包括高速緩 沖存儲器中的圖1、圖7和圖17所說明的實施例。 系統(tǒng)256通常包括電源260。舉例來說，如果系統(tǒng)256為便攜式系統(tǒng)，那么電源260 可包括燃料電池、永久電池、可替代電池和/或可再充電電池。電源260還可包括AC適配 器，使得可將系統(tǒng)256插入到(例如)壁式插座中。電源260還可包括DC適配器，使得可 將系統(tǒng)256插入到(例如)車輛點火器(vehicle cigarette lighter)中。
視系統(tǒng)256執(zhí)行的功能而定，可將各種其它裝置耦合到處理器258。舉例來說，用 戶接口 262可耦合到處理器258。用戶接口 262可包括(例如)按鈕、開關(guān)、鍵盤、光筆、鼠 標(biāo)、數(shù)字化器和指示筆，和/或語音辨別系統(tǒng)。顯示器264還可耦合到處理器258。顯示器 264可包括(例如)IXD、SED顯示器、CRT顯示器、DLP顯示器、等離子顯示器、OLED顯示器、 LED和/或音頻顯示器。此外，RF子系統(tǒng)/基帶處理器266還可耦合到處理器258。RF子 系統(tǒng)/基帶處理器266可包括耦合到RF接收器且耦合到RF發(fā)射器的天線。一個或一個以 上通信端口 268還可耦合到處理器258。通信端口 268可適于(例如)耦合到一個或一個 以上外圍裝置270(例如，調(diào)制解調(diào)器、打印機、計算機)或耦合到網(wǎng)絡(luò)(例如，局域網(wǎng)、遠(yuǎn)程 局域網(wǎng)(remote area network)、企業(yè)內(nèi)部網(wǎng)絡(luò)或因特網(wǎng))。處理器258通常通過實施存儲于存儲器中的軟件程序來控制系統(tǒng)256。存儲器耦 合到處理器258以存儲并促進(jìn)各種程序的執(zhí)行。舉例來說，處理器258可耦合到易失性存 儲器272，所述易失性存儲器272可包括動態(tài)隨機存取存儲器(DRAM)和/或靜態(tài)隨機存取 存儲器(SRAM)。易失性存儲器272通常較大，使得其可動態(tài)地存儲所載入的應(yīng)用程序和數(shù) 據(jù)。易失性存儲器272可根據(jù)本發(fā)明的實施例來配置。舉例來說，易失性存儲器272可包 括圖1、圖7和圖17所說明的實施例。處理器258還可耦合到非易失性存儲器274。非易失性存儲器274可包括只讀存 儲器(ROM)(例如EPR0M)和/或?qū)⒔Y(jié)合易失性存儲器272使用的快閃存儲器。ROM的尺寸 通常經(jīng)選擇以剛好足夠大以存儲任何必需的操作系統(tǒng)、應(yīng)用程序和固定數(shù)據(jù)。另外，非易失 性存儲器274可包括大容量存儲器，例如磁帶或磁盤驅(qū)動器存儲器。在一些實施例中，大容 量存儲器可存儲各種類型的軟件，例如操作系統(tǒng)或生產(chǎn)力套件(productivity suite) 0作 為另一實例，非易失性存儲器274還可包括根據(jù)本技術(shù)的實施例制造的電子裝置。舉例來 說，圖1、圖7和圖17所說明的實施例可包括具有相變存儲器材料的存儲裝置。圖21大體說明例如易失性存儲器272等存儲器子系統(tǒng)的一部分的框圖。通常提 供存儲器控制器276以促進(jìn)對易失性存儲器272中的存儲裝置的存取。存儲器控制器276 可經(jīng)由一個或一個以上處理器(例如，處理器258)、經(jīng)由外圍裝置(例如，外圍裝置270)和 /或經(jīng)由其它系統(tǒng)(未圖示)接收存取存儲裝置的請求。存儲器控制器276執(zhí)行對存儲器 裝置的請求且協(xié)調(diào)往來于存儲器裝置的信息(包括配置信息)的交換。存儲器子系統(tǒng)可包括多個插槽278到292。每一插槽278到292經(jīng)配置以經(jīng)由一個 或一個以上存儲器總線將存儲器模塊(例如，雙列直插式存儲器模塊(dual-inline memory module,DIMM))可操作地耦合到存儲器控制器276。每一 DIMM通常包括多個例如動態(tài)隨機 存取存儲器(DRAM)裝置等能夠存儲數(shù)據(jù)的存儲器裝置，如下文參看圖22進(jìn)一步描述。如 下文進(jìn)一步描述，每一 DIMM在模塊的每一側(cè)上具有許多存儲器裝置。模塊的每一側(cè)可被稱 為“級(rank)”。因此，每一插槽278到292經(jīng)配置以接納具有兩個級的單一 DMM。舉例 來說，插槽278經(jīng)配置以接納具有級278A和278B的DMM，插槽280經(jīng)配置以接納具有級 280A和280B的DIMM，等等。在本實施例中，八個存儲器插槽278到292中的每一者能夠支 持在每一級278A/B到292A/B上包含八個個別存儲器裝置的模塊，如以下文描述的圖22所 說明。再次參看圖21，存儲器總線可包括存儲器數(shù)據(jù)總線294以促進(jìn)數(shù)據(jù)在DIMM上的每 一存儲器裝置與存儲器控制器276之間的交換。存儲器數(shù)據(jù)總線294包含多個單一位數(shù)據(jù)總線(或發(fā)射線)，其每一者從存儲器控制器276耦合到存儲器裝置。在易失性存儲器272 的一個實施例中，存儲器數(shù)據(jù)總線294可包括64個個別數(shù)據(jù)總線。此外，存儲器數(shù)據(jù)總線 294可包括到可用于ECC錯誤檢測和校正的每一存儲器級278A/B到292A/B的一個或一個 以上個別總線。如所屬領(lǐng)域的技術(shù)人員可了解，存儲器數(shù)據(jù)總線294的個別總線將視系統(tǒng) 256的配置和能力而改變。易失性存儲器272還包括命令總線296，地址信息(例如，命令地址(CA)、行地 址選擇(RAS#)、列地址選擇(CAS#)、寫入啟用(WE#)、存儲體(bank)地址(BA)、芯片選擇 (CS#)、時鐘啟用(CKE)和裸片上端接(on-die termination) (ODT))可(例如)針對對應(yīng) 請求在所述命令總線296上傳遞。此外，命令總線296還可用以促進(jìn)啟動時的配置信息的 交換。如同存儲器數(shù)據(jù)總線294，命令總線296可包括多個個別命令總線。在本實施例中， 命令總線296可包括20個個別總線。如先前相對于存儲器數(shù)據(jù)總線294所描述，各種實施 例可針對命令總線296依據(jù)系統(tǒng)配置而實施。圖22說明可插入到存儲器插槽278到292 (圖21)中的一者中的存儲器模塊 298(例如，DIMM)。在本圖中，存儲器模塊298的一側(cè)被說明并被指示為級298A。如先前所 論述，存儲器模塊298可包括兩個級298A和298B。級298A包括多個存儲器裝置302A到 302H，例如動態(tài)隨機存取存儲器(DRAM)裝置。存儲器模塊298的第二相對側(cè)(298B，未圖 示)還包括許多存儲器裝置。存儲器模塊298可包括邊緣連接器300以促進(jìn)將存儲器模塊 300機械耦合到存儲器插槽278到292中的一者中。此外，邊緣連接器300提供用于電耦合 的機構(gòu)以促進(jìn)數(shù)據(jù)和控制信號從存儲器控制器276到存儲器裝置302A到302H(和第二級 上的存儲器裝置)的交換?？筛鶕?jù)各種標(biāo)準(zhǔn)使用圖22的實施例。舉例來說，存儲器模塊298 可用于單一數(shù)據(jù)速率(SDR)、充分緩沖(FB) DIMM、雙數(shù)據(jù)速率(DDR)、雙數(shù)據(jù)速率2 (DDR2)或 雙數(shù)據(jù)速率3(DDR3)系統(tǒng)10中。存儲器裝置302A到302H每一者可包括圖1、圖7和圖17 所說明的實施例中的一者。圖23描繪存儲器裝置302A到302H的一實施例的框圖。所說明的存儲器裝置302 可包括存儲器陣列304、讀出放大器306、列解碼器308、列地址鎖存器310、行驅(qū)動器312、行 解碼器314、行地址鎖存器316和控制電路318。存儲器陣列304可包括圖1、圖7和圖17 所說明的實施例中的一者。 當(dāng)存取存儲器單元時，控制電路可接收從目標(biāo)存儲器地址讀取或向目標(biāo)存儲器地 址寫入的命令?？刂齐娐?18接著可將目標(biāo)地址轉(zhuǎn)換成行地址和列地址。在所說明的實 施例中，行地址總線320將所述行地址發(fā)射到行地址鎖存器316，且列地址總線322將列地 址發(fā)射到列地址鎖存器310。在適當(dāng)安定時間后，可通過控制電路318來斷言行地址選通 (RAS)信號326 (或其它控制時鐘信號)，且行地址鎖存器316可鎖存經(jīng)發(fā)射的行地址。類 似地，控制電路318可斷言列地址選通324，且列地址鎖存器310可鎖存經(jīng)發(fā)射的列地址。
—旦行和列地址被鎖存，行解碼器314便可確定存儲器陣列304的哪一行對應(yīng)于 鎖存的行地址，且行驅(qū)動器312可斷言選定行上的信號。在一些實施例中，這可需要斷言選 定控制線和選定子群組選擇線上的信號。類似地，列解碼器308可確定存儲器陣列304的 哪一列對應(yīng)于鎖存的列地址，且讀出放大器306可感測在選定列上的電壓或電流。出于上 文解釋的原因，存儲器陣列14可經(jīng)由本地數(shù)據(jù)線與全局?jǐn)?shù)據(jù)線兩者將數(shù)據(jù)相對迅速地發(fā) 射到讀出放大器306。
雖然本發(fā)明可容許各種修改和替代形式，但已借助實例在圖式中展示特定實施例 且本文中已詳細(xì)描述所述特定實施例。然而，應(yīng)理解，本發(fā)明并不希望限于所揭示的特定形 式。事實上，本發(fā)明將涵蓋落在如由所附權(quán)利要求書界定的本發(fā)明的精神和范圍內(nèi)的所有 修改、均等物和替代形式。
權(quán)利要求
一種裝置，其包含鰭式場效應(yīng)晶體管，其具有第一端子、第二端子和一個或一個以上柵極；本地數(shù)據(jù)線，其連接到所述第一端子；電容器板的至少一部分，其連接到所述第二端子；以及全局?jǐn)?shù)據(jù)線，其通過所述電容器板連接到所述本地數(shù)據(jù)線。
2.根據(jù)權(quán)利要求1所述的裝置，其中所述全局?jǐn)?shù)據(jù)線經(jīng)由其它電容器板和其它鰭式場 效應(yīng)晶體管連接到多個其它本地數(shù)據(jù)線。
3.根據(jù)權(quán)利要求1所述的裝置，其中所述第一端子通過大體U形電介質(zhì)體而與所述第 二端子分開。
4.根據(jù)權(quán)利要求1所述的裝置，其中所述一個或一個以上柵極包含安置于所述鰭式場 效應(yīng)晶體管的相對側(cè)上的兩個柵極。
5.根據(jù)權(quán)利要求1所述的裝置，其中所述一個或一個以上柵極連接到本地數(shù)字線選擇 器，所述本地數(shù)字線選擇器經(jīng)配置以斷言所述一個或一個以上柵極上的信號。
6.一種方法，其包含 形成晶體管陣列；通過將多個晶體管子群組中的晶體管與本地數(shù)據(jù)線連接而由所述晶體管陣列中的所 述晶體管形成所述多個晶體管子群組；形成存儲裝置陣列，其中所述存儲裝置陣列中的每一存儲裝置連接到所述晶體管陣列 中的一晶體管；以及通過將多個全局?jǐn)?shù)據(jù)線中的每一全局?jǐn)?shù)據(jù)線連接到所述存儲裝置陣列中的存儲裝置 的至少一部分而將所述全局?jǐn)?shù)據(jù)線連接到多個所述晶體管子群組。
7.根據(jù)權(quán)利要求6所述的方法，其中形成所述晶體管陣列包含形成交叉點晶體管陣列。
8.根據(jù)權(quán)利要求6所述的方法，其中形成所述晶體管陣列包含形成多柵極晶體管。
9.根據(jù)權(quán)利要求6所述的方法，其中形成所述晶體管陣列包含形成大體安置于行和列 中的鰭式場效應(yīng)晶體管的大體矩形格。
10.根據(jù)權(quán)利要求6所述的方法，其中形成存儲裝置陣列包含形成電容器板陣列。
11.根據(jù)權(quán)利要求10所述的方法，其中連接每一全局?jǐn)?shù)據(jù)線包含在安置于所述電容器 板陣列上方的另一電容器板中形成孔口。
12.—種系統(tǒng)，其包含 存儲器裝置，其包含第一多個存儲器單元，其經(jīng)由第一本地導(dǎo)體連接到第一本地導(dǎo)體存取裝置，其中所述 第一本地導(dǎo)體存取裝置還連接到第一存儲裝置的一部分；第二多個存儲器單元，其經(jīng)由第二本地導(dǎo)體連接到第二本地導(dǎo)體存取裝置，其中所述 第二本地導(dǎo)體存取裝置還連接到第二存儲裝置的一部分；以及全局導(dǎo)體，其經(jīng)由存儲裝置的第一部分連接到所述第一本地導(dǎo)體存取裝置并經(jīng)由存儲 裝置的第二部分連接到所述第二本地導(dǎo)體存取裝置。
13.根據(jù)權(quán)利要求12所述的系統(tǒng)，其中所述第一多個存儲器單元中的每一存儲器單元 包含存取裝置和存儲裝置。
14.根據(jù)權(quán)利要求12所述的系統(tǒng)，其中所述第一多個存儲器單元中的每一存儲器單元 包含電容器板或用于相變存儲器元件的電極。
15.根據(jù)權(quán)利要求12所述的系統(tǒng)，其包含耦合到所述存儲器裝置的處理器。
16.根據(jù)權(quán)利要求15所述的系統(tǒng)，其包含耦合到所述處理器的硬盤驅(qū)動器或固態(tài)驅(qū)動 器，其中所述硬盤驅(qū)動器或所述固態(tài)驅(qū)動器存儲操作系統(tǒng)或生產(chǎn)力套件。
17.一種方法，其包含形成晶體管陣列，其中所述陣列界定在行方向上間隔的晶體管圖案和在列方向上間 隔的晶體管圖案，且其中在所述行方向上間隔的所述晶體管圖案具有小于五個晶體管的周 期，且在所述列方向上間隔的所述晶體管圖案具有小于五個晶體管的周期；形成連接到所述陣列中的晶體管的多個本地數(shù)據(jù)線；以及形成通過所述陣列中的所述晶體管中的晶體管連接到所述多個本地數(shù)據(jù)線的全局?jǐn)?shù) 據(jù)線，其中在所述行方向上間隔的所述晶體管圖案和在所述列方向上間隔的所述晶體管圖 案不被所述全局?jǐn)?shù)據(jù)線與所述本地數(shù)據(jù)線之間的連接中斷。
18.根據(jù)權(quán)利要求17所述的方法，其包含大體上同時形成存儲裝置的一部分和所述全 局?jǐn)?shù)據(jù)線與所述多個本地數(shù)據(jù)線中的一本地數(shù)據(jù)線之間的連接的一部分。
19.根據(jù)權(quán)利要求17所述的方法，其中形成所述晶體管陣列包含形成多個雙柵極場效 應(yīng)晶體管。
20.根據(jù)權(quán)利要求17所述的方法，其包含形成鄰近于所述全局?jǐn)?shù)據(jù)線與所述多個本地 數(shù)據(jù)線中的一本地數(shù)據(jù)線之間的連接而安置的多個虛設(shè)晶體管。
21.一種方法，其包含接收數(shù)據(jù)單元的地址；通過斷言子群組選擇線上的信號而閉合全局?jǐn)?shù)據(jù)線與連接到所述數(shù)據(jù)單元的本地數(shù) 據(jù)線之間的路徑；以及從所述數(shù)據(jù)單元將數(shù)據(jù)發(fā)射到所述全局?jǐn)?shù)據(jù)線，其中發(fā)射所述數(shù)據(jù)包含經(jīng)由鰭式晶體 管的溝道發(fā)射所述數(shù)據(jù)。
22.根據(jù)權(quán)利要求21所述的方法，其中閉合所述全局?jǐn)?shù)據(jù)線與所述本地數(shù)據(jù)線之間的 路徑包含基于所述地址的數(shù)字從多個子群組選擇線中選擇所述子群組選擇線。
23.根據(jù)權(quán)利要求22所述的方法，其中從所述數(shù)據(jù)單元發(fā)射數(shù)據(jù)包含斷言耦合到所述 數(shù)據(jù)單元的控制線上的信號，其中基于未用以選擇所述子群組選擇線的所述地址的一部分 而從多個控制線中選擇所述控制線。
24.根據(jù)權(quán)利要求21所述的方法，其中所述數(shù)據(jù)單元包含電容器板、相變存儲器材料、 可編程金屬化單元、磁阻單元、浮動?xùn)艠O晶體管、半導(dǎo)體_氧化物_氮化物_氧化物_半導(dǎo) 體裝置、鐵磁裝置、電荷耦合裝置或光電二極管。
25.根據(jù)權(quán)利要求21所述的方法，其中從所述數(shù)據(jù)單元發(fā)射數(shù)據(jù)包含經(jīng)由為所述數(shù)據(jù) 單元的存取裝置的另一晶體管的另一溝道發(fā)射所述數(shù)據(jù)。
全文摘要
文檔編號H01L27/105GK101952957SQ20098010543
公開日2011年1月19日 申請日期2009年1月29日 優(yōu)先權(quán)日2008年2月19日
發(fā)明者Juengling Werner 申請人:Micron Technology Inc