專利名稱：：集成電路長、短溝道金屬柵極器件及其制造方法
技術(shù)領(lǐng)域：
：本發(fā)明大致上是有關(guān)于集成電路，且尤系關(guān)于具有長、短溝道金屬柵極器件兩者的集成電路，以及制作此種電路的方法。
背景技術(shù)：
：絕大部分的現(xiàn)今集成電路(integratedcircuit；IC)是采用復(fù)數(shù)個互連的場效應(yīng)晶體管(fieldeffecttransistor；FET)來實作，該場效應(yīng)晶體管也稱為金屬氧化半導(dǎo)體場效應(yīng)晶體管(metaloxidesemiconductorfieldeffecttransistor；M0SFET)或簡稱為MOS晶體管。MOS晶體管包含作為控制電極的柵極電極，以及源極(source)和汲極(drain)電極。溝道在該源極和汲極電極之間延伸。當(dāng)施加至該柵極電極的電壓(稱為“臨界電壓(thresholdvoltage)”或Vt)足夠在該晶體管基材中形成反轉(zhuǎn)區(qū)域(inversionregion)時，電流會流過這個溝道。對于采取金屬柵極堆疊(stack)和高K電介質(zhì)(high-kdielectric)的MOS晶體管來說，不論是NMOS或PMOS都希望目標(biāo)Vt(在此稱為“帶邊緣(bandedge)Vt”)對應(yīng)于100毫伏特(millivolt)的傳導(dǎo)帶(conductionband)或價能帶(valenceband)邊緣之內(nèi)。然而，已有數(shù)個理由證明難以建構(gòu)具有帶邊緣Vt的金屬柵極MOS晶體管。由于出現(xiàn)在高k材料中的氧空位(vacancy)而造成的固定正電荷(fixedpositivecharge)會將晶體管的臨界電壓從所希望的帶邊緣Vt偏移離開。此外，具有會產(chǎn)生(yield)帶邊緣臨界電壓的功函數(shù)(例如，大約4.7至5.1電子伏特的功函數(shù))的金屬在溫度超過攝氏400°C時是典型地?zé)岵环€(wěn)定(thermallyunstable)0此種熱不穩(wěn)定金屬一般無法承受在源極-汲極活化退火(activationannealing)期間所經(jīng)歷的高溫。因此，最后形成柵極(gate-last)之方式系典型地采用來建構(gòu)包含由熱不穩(wěn)定金屬所形成的金屬柵極的MOS晶體管。例如，可采用鑲嵌(damascene)制程，其中，一開始系安裝偽柵極(dummygate)然后接著經(jīng)由蝕刻予以移除以產(chǎn)生溝槽。熱不穩(wěn)定金屬接著會沉積至該溝槽里并且受到研磨以定義永久的金屬柵極。雖然一般而言上述鑲嵌制程是非常適合于與長溝道(LC)晶體管(例如，溝道長度超過預(yù)定值的器件，該預(yù)定值例如大約0.1μm)—起使用，但是當(dāng)與短溝道(SC)晶體管(例如，溝道長度相等于或短于該預(yù)定值的器件)一起使用時，上述的鑲嵌制程具有某些缺點(diǎn)。例如，由于器件的小尺寸，在該蝕刻制程期間整個偽柵極可能無法被移除。此外，當(dāng)沉積在SC晶體管的開放溝槽(opentrench)上方時，在完全填滿該溝槽之前該金屬柵極材料會在接近該溝槽的口處產(chǎn)生挾捏(pinch-off)?？障痘?voiding)因此在該溝槽的主體之內(nèi)發(fā)生。因此，對于包含SC晶體管和LC晶體管的IC而言，一般無法接受該鑲嵌制程，而一般系采用蝕刻制程來對兩種形式的晶體管建構(gòu)該金屬柵極，所以一般是避免在LC晶體管中使用熱不穩(wěn)定金屬來達(dá)成帶邊緣電壓臨界值。因此，期望提供用于制造具有短溝道器件和長溝道器件的MOS晶體管的方法，其系允許在短與長溝道器件兩者上達(dá)成帶邊緣電壓臨界值。特別是，期望此種方法能允許熱不穩(wěn)定金屬被采用在長溝道器件的制造中，同時也允許修復(fù)出現(xiàn)在短溝道器件中的氧空位。此外，從后續(xù)的實施方式和附加的申請權(quán)利范圍，配合附圖和前述的
技術(shù)領(lǐng)域：
與背景，其它本發(fā)明所期望的特征和特性會變得明顯易懂
發(fā)明內(nèi)容提供一種用于制造集成電路的方法，該集成電路包含由層間電介質(zhì)分別覆蓋的短溝道(SC)器件和長溝道(LC)器件。該SC器件具有SC柵極堆疊并且該LC器件初始具有偽柵極。在一個實施例中，該方法包括以下步驟移除該偽柵極以形成LC器件溝槽，以及沉積金屬柵極材料于該SC器件與該LC器件上方。該金屬柵極材料接觸該SC柵極堆疊并且實質(zhì)上填滿該LC器件溝槽。依據(jù)另一個實施例，提供一種集成電路，該集成電路包括基材、短溝道(SC)器件、長溝道(LC)器件、沉積在該基材的上表面上方的蝕刻停止層，以及沉積在該蝕刻停止層的上表面上方的層間電介質(zhì)。每個該SC器件和該LC器件包含形成在該基材中的源極、形成在該基材中并與該源極隔開的汲極以及形成在該源極和汲極之間的該基材中的溝道。該SC器件進(jìn)一步包含SC柵極堆疊，該SC柵極堆疊依順序包含配置在該溝道之上的SC柵極絕緣體，配置在該柵極絕緣體之上的SC金屬柵極，配置在該金屬柵極之上的多晶硅(polycrystallinesilicon)層，以及配置在該多晶硅層之上的硅化物(silicide)層。該LC器件還包含配置在該溝道之上的LC柵極絕緣體與接觸該柵極絕緣體的LC金屬柵極。SC蓋子(cap)配置在該層間電介質(zhì)中并接觸該SC柵極堆疊。該SC柵極堆疊和該LC金屬柵極延伸穿過該蝕刻停止層，而該SC蓋子和該LC金屬柵極系通過該層間電介質(zhì)的上表面而暴露。依據(jù)另一個實施例，提供一種集成電路，該集成電路包含基材、短溝道(SC)器件、長溝道(LC)器件、沉積于該基材的上表面上方的蝕刻停止層、以及沉積于該蝕刻停止層的上表面上方的層間電介質(zhì)。該SC器件包含配置在該基材的第一部分之上的SC柵極絕緣體、配置在該柵極絕緣體之上的SC金屬柵極、配置在該金屬柵極之上的多晶硅層、以及形成于該多晶硅層上的硅化物層。該LC器件包含配置于該基材的第二部分之上的LC柵極絕緣體、以及覆蓋該柵極絕緣體的LC金屬柵極。SC蓋子配置在該層間電介質(zhì)中并接觸該SC柵極堆疊，并且實質(zhì)上是由與該LC金屬柵極一樣的金屬所形成。本發(fā)明在下文中將配合隨附圖式一起描述，其中，相同的組件符號代表相同的組件，并且其中圖1至圖9為說明在例示器件制造過程期間所執(zhí)行的第一組步驟的簡要剖面圖；圖10為說明在圖9中所說明的該例示退火步驟對于短溝道器件臨界電壓的影響的圖標(biāo)；以及圖11至圖14為說明在例示器件制造過程期間所執(zhí)行的第二組步驟的簡要剖面圖。具體實施例方式以下的實施方式在本質(zhì)上僅只是例示而不意欲限制本發(fā)明或本發(fā)明的應(yīng)用和使用。此外，并非意欲受到任何出現(xiàn)在發(fā)明所屬之
技術(shù)領(lǐng)域：
、先前技術(shù)、
發(fā)明內(nèi)容或以下的實施方式中陳述或暗指的理論所束縛。雖然用語“MOS器件”嚴(yán)格來說指的是具有金屬柵極電極和氧化柵極絕緣體的器件，但是該用語在本案全文中系意指包含有位在柵極絕緣體(不論是氧化物或其它絕緣體)上方的傳導(dǎo)性柵極電極的任何半導(dǎo)體器件，其中，該柵極絕緣體系依序位在半導(dǎo)體基材上方。一種用于制造具有P型(P-type)短溝道(SC)晶體管和P型長溝道(LC)晶體管的集成電路的例示方法會在下面配合圖1至圖14一起描述。然而，必須強(qiáng)調(diào)的是，本發(fā)明方法的替代實施例可被采用來建構(gòu)包含其它形式的SC和LC器件的集成電路。例如，相似的方法步驟是適用于制造在摻雜物(dopant)形式上具有適當(dāng)改變的N型MOS器件。同樣地，相似的方法步驟可用來制造互補(bǔ)(complementary)MOS晶體管(CMOS)。此外，制造MOS晶體管的各種步驟是習(xí)知的，而且為求簡潔，該等步驟只會在此簡短的提及或是在沒有提供習(xí)知的制程細(xì)節(jié)下完全省略。圖1至圖9和圖11至圖14為說明用于制造包含短溝道(SC)器件和長溝道(LC)器件的集成電路的例示方法的各種步驟的簡要剖面圖。為了本敘述的目的，“短溝道器件”系定義為具有溝道長度小于預(yù)定長度(L)的器件。相反地，“長溝道器件”系定義為具有溝道長度等于或大于該預(yù)定長度(L)的器件。該預(yù)定長度(L)的值在不同的實施例中不可避免地會變化；然而，作為非限制的范例而言，該預(yù)定長度(L)系具有大約0.1微米(micrometer)(μπι)的值。起初參照圖1，例示的制造方法從提供半導(dǎo)體基材20開始，在該半導(dǎo)體基材20上建構(gòu)LC晶體管16和SC晶體管18。半導(dǎo)體基材20較佳為硅基材(名詞“硅基材”在此用以涵蓋典型使用在半導(dǎo)體工業(yè)的相對純凈的硅材料以及與其它例如鍺(germanium)等的元素混合的硅)。硅基材20是塊體硅晶圓(bulksiliconwafer)。或者，如同圖1所示，硅基材20包括在絕緣層24上的硅薄層22(—般稱為“絕緣體上覆硅晶圓(silicon-on-insulatorwafer)”或“S0I晶圓”)，該絕緣層24系依序由硅承載晶圓(siliconcarrierwafer)26所支撐。柵極絕緣體層28系形成在硅基材22的上表面上。柵極絕緣體層28是由在氧氣環(huán)境中加熱該硅基材而形成的熱成長二氧化硅(thermallygrowndioxide)；然而，柵極絕緣體層28較佳為由沉積高k電介質(zhì)材料(例如HfSiO、HfO2,ZrO2或任何其它標(biāo)準(zhǔn)高k電介質(zhì))而形成?？刹捎萌魏芜m當(dāng)?shù)某练e技術(shù)來形成柵極絕緣體層28，例如化學(xué)氣相沉積(chemicalvapordeposition;CVD)、低壓化學(xué)氣相沉禾只(lowpressurechemicalvapordeposition；LPCVD)以及電菜強(qiáng)化化學(xué)氣相沉積、(plasmaenhancedchemicalvapordeposition；PECVD)。柵極絕緣體層28較佳為沉積至小于約5奈米(nanometer)(nm)的厚度并且理想為沉積至小于約3nm的厚度。仍然參照圖1，采用傳統(tǒng)沉積技術(shù)將金屬柵極層30沉積至柵極絕緣體層28上。經(jīng)沉積以形成金屬柵極層30的金屬中有一部分會被選擇來產(chǎn)生SC晶體管16所需的臨界電壓(Vt)，但將了解到，其它的因素(例如以下敘述的氧化制程)也會影響SC晶體管16的最終Vt。適合用來形成金屬柵極層30的金屬的非詳盡名單包含TiN、TaN、HfSi和TaC。金屬柵極層30較佳地系沉積至約2至IOnm的厚度。在說明的例示實施例中，將多晶硅層32沉積至金屬柵極層30的上表面上。雖然多晶硅層32較佳系沉積為隨后藉由離子植入(ionimplantation)而摻雜雜質(zhì)(impurity)的未摻雜(undoped)多晶硅，但是該多晶硅也可在原位(insitu)被摻雜。在一個實作中，多晶硅層32是采用LPCVD和硅烷的氫還原(hydrogenreductionofsilane)而沉積。多晶硅層32較佳地系沉積至約50至IOOnm的厚度。圖2說明在執(zhí)行傳統(tǒng)圖案化(patterning)和蝕刻步驟之后的SC晶體管16與LC晶體管18。SC晶體管16經(jīng)由蝕刻以定義具有溝道長度(在圖2中由箭頭33標(biāo)識)小于預(yù)定長度(L)并且因而在此被稱為短溝道(SC)柵極堆疊的第一柵極堆疊34。同樣地，LC晶體管18經(jīng)由蝕刻以定義具有溝道長度(在圖2中由箭頭35標(biāo)識)相當(dāng)于或大于該預(yù)定長度(L)并且因而在此被稱為長溝道(LC)柵極堆疊的第二柵極堆疊36。如同先前所討論者，該預(yù)定長度(L)具有約0.1μm的例示值。SC柵極堆疊34包括由多晶硅層32(圖1)所形成的多晶硅層38、由金屬柵極層30(圖1)所形成的金屬柵極40、由柵極絕緣體層28(圖1)所形成的柵極絕緣體42。LC柵極堆疊36同樣地包括由多晶硅層32(圖1)所形成的多晶硅層44、由金屬柵極層30(圖1)所形成的金屬柵極46以及由柵極絕緣體層28(圖1)所形成的柵極絕緣體48。如同會在以下詳細(xì)描述者，SC柵極堆疊34系作為在SC晶體管16之內(nèi)的永久性柵極堆疊。相較之下，LC柵極堆疊36的一部分(亦即多晶硅層44和金屬柵極46)在處理期間會被替換。因為這個理由，在此以下的多晶硅層44和金屬柵極46會共同地被稱為“LC偽柵極”。如同在圖2中由箭頭52所標(biāo)識者，SC晶體管16藉由該集成電路的未說明部分與LC晶體管18分開。雖然未于圖2中顯示，相關(guān)
技術(shù)領(lǐng)域：
中具有通常知識者會了解電性隔離組件是在介于SC晶體管16和LC晶體管18之間的未說明部分之內(nèi)所形成。可以采用任何適當(dāng)?shù)闹瞥虂硇纬呻娦愿綦x組件；例如，可以利用傳統(tǒng)淺溝槽隔離(shallowtrenchisolation)制程，其中，系將淺溝槽蝕刻進(jìn)入基材20，將熱氧化物襯里(thermaloxideliner)生長在該淺溝槽中，而令氧化物沉積進(jìn)入該溝槽以及在該熱氧化物襯里上方。圖3說明在形成源極汲極區(qū)域54、56和接近SC柵極堆疊34的側(cè)壁間隔物(sidewallspacer)62以及源極汲極區(qū)域58、60和接近LC柵極堆疊36的側(cè)壁間隔物64之后的SC晶體管16和LC晶體管18。要產(chǎn)生源極54和汲極56，系將選擇的離子植入緊接SC柵極堆疊34的基材20內(nèi)，而該SC柵極堆疊34系作為離子植入的掩膜(mask)。同樣地，要形成源極58和汲極60，系將選擇的離子植入緊接LC柵極堆疊36的基材20內(nèi)，該LC柵極堆疊36也是作為掩膜。做為例示者，硼(boron)離子可以使用于P型MOS晶體管的植入；然而，選擇用于植入的特定離子會依據(jù)被建構(gòu)的器件的形式(例如，對于N型MOS晶體管而言，可以植入砷(arsenic)或磷(phosphorus)離子)。在離子植入之后，會執(zhí)行活化退火以電性活化植入的離子并修復(fù)由離子植入制程所導(dǎo)致的在硅晶格(lattice)中的瑕疵。側(cè)壁間隔物62和側(cè)壁間隔物64各自地形成于接近SC柵極堆疊34和LC柵極堆疊36的相對側(cè)壁。依據(jù)一個例示技術(shù)，形成間隔物的材料(例如SiO2)是沉積在基材20、SC柵極堆疊34和LC柵極堆疊36上方。該形成間隔物的材料可以采用LPCVD而沉積至約15nm的例示厚度。該形成間隔物的材料接著采用例如利用CHF3、CF4或SF6化學(xué)品的反應(yīng)性離子蝕刻(reactiveionetching；RIE)而被非等向性地(anisotropically)蝕刻。這導(dǎo)致了在SC柵極堆疊34的相對側(cè)壁上形成側(cè)壁間隔物62以及在LC柵極堆疊36的相對側(cè)壁上形成側(cè)壁間隔物64。雖然未顯示在圖3中，該側(cè)壁間隔物可以形成為包含位在底下且相對薄的熱生長氧化物層(一般稱為“零間隔物”)。為求清楚，圖3說明SC晶體管16和LC晶體管18而每個SC晶體管16和LC晶體管18只包含單一組的側(cè)壁間隔物和單一的源極汲極植入。盡管如此，很快可以了解多個間隔物和多個植入可以典型地用于制造SC晶體管16和/或LC晶體管18。例如，在執(zhí)行上述的側(cè)壁間隔物形成步驟和淺植入(shallowimplantation)步驟之后，可以執(zhí)行第二側(cè)壁間隔物形成步驟和更深入的植入步驟。接著，如同在圖4中所顯示，硅化物層系形成在該集成電路的上表面之內(nèi)。具體而言，硅化物層66系形成在源極汲極區(qū)域54、56、58、60之內(nèi)；硅化物層68系形成在SC柵極堆疊34的多晶硅層38之內(nèi)；以及或許，硅化物層70系形成在LC柵極堆疊36的多晶硅層44之內(nèi)。在其中一個選擇中，這些硅化物層的形成是藉由沉積一層硅化物形成金屬至緊接源極汲極區(qū)域54、56、58和60的基材20的表面上，并接著采用例如快速熱退火(rapidthermalannealing;RTA)加熱該硅化物形成金屬。雖然較佳的硅化物形成金屬包含鈷(cobalt)和鎳(nickel)，但是可以采用其它的硅化物形成金屬(例如，錸(rhenium)、釕(ruthenium)、鈀(palladium)等等)。該硅化物形成金屬可以藉由例如濺鍍(sputtering)沉積至約5至30nm的厚度。任何沒有接觸暴露的硅(例如，沉積在側(cè)壁間隔物62、64上的硅化物形成金屬)的硅化物形成金屬在RTA期間不會起作用以形成硅化物，并且可以在后續(xù)步驟中經(jīng)由濕式蝕刻而被移除于H2O2M2SO4或HN03/HCL溶液中。硅化物層66和68系用來增加傳導(dǎo)性和提供便利的接觸點(diǎn)。假如有形成硅化物層70，如同以下配合圖11和圖12所描述者，該硅化物層70最終會隨著多晶硅層44和金屬柵極46(例如在圖2中標(biāo)識的偽柵極50)而移除。圖5說明在一層蝕刻停止材料72被沉積至基材20、SC晶體管16和LC晶體管18上方之后的例示集成電路。在較佳的實施例中，一層包括氮化硅的蝕刻停止材料72采用例如CVD而沉積至約50奈米的厚度。將蝕刻停止材料72沉積在SC柵極堆疊34和側(cè)壁間隔物62上方會導(dǎo)致產(chǎn)生在SC晶體管16之上的第一凸起蝕刻停止特征(firstraisedetchstopfeature)74，而將蝕刻停止材料72沉積在SC柵極堆疊36和側(cè)壁間隔物64上方會導(dǎo)致產(chǎn)生在LC晶體管18之上的第二凸起蝕刻停止特征76。參照圖6，層間電介質(zhì)(InterlayerDielectric；ILD)75接著沉積(例如經(jīng)由CVD)至蝕刻停止材料72的層上方(為求清楚，源極汲極區(qū)域54、56、58、60沒有顯示在圖6或任何后續(xù)的圖式中)。ILD75可以從例如TEOS(正硅酸乙酯(tetra-ethylorthosilicate))源而沉積。ILD75較佳地是沉積至足以完全遮蓋蝕刻停止層72的凸起特征74和76的厚度。ILD75的上表面較佳地是采用例如化學(xué)機(jī)械研磨或平面化(mechanicalpolishingorplanarization(CMP))制程予以平面化。舉例來說，并如同圖7中所顯示，ILD75的上表面可予以平面化超過凸起蝕刻停止特征74和76的頂點(diǎn)(apex)以暴露凸起蝕刻停止特征74的上方部分與凸起蝕刻停止特征76的上方部分。或者，在暴露凸起蝕刻停止特征74和76之前該平面化可被中斷。在后者的情況中，ILD75的上表面在平面化之后如同圖7中由虛線82所顯示的，會存在于稍微高于凸起蝕刻停止特征74和76的高度。接著可以執(zhí)行蝕刻以暴露該凸起蝕刻停止特征74和76的上方部分?，F(xiàn)在翻到圖8，將光阻掩膜(photoresistmask)84放置在該集成電路的上表面上方并隨后圖案化。在圖案化之后，光阻掩膜84系遮蓋LC晶體管18以及任何包含在該集成電路中的N型器件。通過圖案化的掩膜84而暴露的該集成電路的范圍接著被蝕刻以產(chǎn)生在ILD75中的開口86，經(jīng)過該開口86暴露出SC柵極堆疊34和側(cè)壁間隔物62。蝕刻深度較佳為控制成使得開口86的較低端會位于多晶硅層38的上表面之下。以不同的方式來說，較佳為實施該蝕刻至足以暴露多晶硅層38的側(cè)壁88的上方部分的深度。在一個特定的例示實施例中，該蝕刻深度是介于約200至約300埃(Angstrom)。圖9說明在移除光阻掩膜84之后可以執(zhí)行的視需要選用之氧化步驟(圖8)。在較佳的實施例中，該氧化步驟采取氧氣退火制程的類型，其中，該側(cè)壁間隔物62的暴露部分會在預(yù)定的溫度下(例如，約攝氏400至600°C)導(dǎo)入氧氣環(huán)境(例如，約5至10的ppm(partspermillion)O2)經(jīng)過預(yù)定的時間期間(例如，30分鐘或更長)。在這個氧氣退火制程期間，氧氣分子擴(kuò)散(diffuse)向下穿過側(cè)壁間隔物62并進(jìn)入柵極絕緣體42以填滿在絕緣體42之內(nèi)的氧空位，如同以下的更詳細(xì)的描述。要注意的是，該氧氣分子無法容易地擴(kuò)散穿越蝕刻停止層72；因此，氧氣退火對于LC晶體管18的柵極絕緣體48的影響極為微小或者毫無作用。如同先前所解釋的，業(yè)已發(fā)現(xiàn)在該柵極絕緣體(例如，柵極絕緣體42)之內(nèi)由氧空位所產(chǎn)生的正固定電荷會將SC器件的臨界電壓(Vt)偏移離開所期望的帶邊緣(BE)Vt。在圖9中說明的該氧化步驟藉由填滿在柵極絕緣體42中的氧空位而大幅縮減或全部消除了這些固定電荷而允許SC晶體管16的實際臨界電壓接近需要的BEVto這個概念圖畫地說明于圖10，其中，汲極電流(Id)是沿著水平軸而畫，柵極電壓(Vg)是沿著垂直軸而畫。兩個稱為預(yù)先氧化(pre-oxidizing)函數(shù)92和后氧化(post-oxidizing)函數(shù)90的功能系說明于圖10。藉由將函數(shù)92與函數(shù)90相比較能了解，柵極絕緣體的氧化將汲極電流-相對_柵極電壓函數(shù)偏移至左邊，因此允許達(dá)成對于指定的汲極電流的帶邊緣電壓臨界值。接下來，這個情況能允許SC晶體管16在同樣的柵極電壓處傳導(dǎo)更多的電流。在執(zhí)行上述的氧化制程之后，采用鑲嵌制程以利用永久性金屬柵極取代硅化物層70、多晶硅層44和金屬柵極46(再一次，一起稱為偽柵極)。參照圖11，將光阻掩膜94先置放在集成電路上方以遮蓋SC晶體管16和可能包含在該集成電路中的任何N溝道器件。接著執(zhí)行蝕刻制程以移除暴露的凸起蝕刻停止特征76的上部分(標(biāo)識在圖5至圖7中)、側(cè)壁間隔物64的上方部分和ILD75的周圍部分。這個蝕刻步驟實質(zhì)上完全相似于以上與圖8—起敘述用來暴露SC柵極堆疊34的該蝕刻執(zhí)行步驟。該蝕刻制程在LC晶體管18的上方之該集成電路的上表面之內(nèi)形成開口95，因此暴露LC柵極堆疊36的上方部分和側(cè)壁間隔物64。接下來，如同圖12中所顯示的，執(zhí)行第二蝕刻步驟以移除硅化物層70和LC柵極堆疊36的多晶硅層44。當(dāng)光阻掩膜94維持在SC晶體管16上方時，將對多晶硅有選擇性的蝕刻劑(例如，氫氧化四甲基銨(tetra-methylammoniumhydroxide；TMAH))施加到至少該LC柵極堆疊36的暴露部分。在多晶硅層44已經(jīng)充分地移除后，可以執(zhí)行第三蝕刻步驟以移除金屬柵極46或可以使用處理步驟(例如，合金化(alloying)、氧氣退火(oxygenannealing)、氟植入(fluorineimplanting)等)以修改該LC柵極堆疊36的功函數(shù)。所采用的特定蝕刻劑當(dāng)然是視用來形成金屬柵極46的金屬而定。例如，假設(shè)金屬柵極46包括氮化鈦(titaniumnitride)、那么可采用氫氧化銨(ammoniumhydroxide)或過氧化物系(peroxide-based)化學(xué)品來移除柵極46。因此，經(jīng)由一系列說明于圖12中的蝕刻步驟，偽柵極50(亦即，如同在圖2中所標(biāo)識的多晶硅層44和金屬柵極46)的組件會被移除而形成介于側(cè)壁間隔物64之間的LC器件溝槽96。圖13說明在沉積金屬膜層98于該集成電路上方并進(jìn)入LC器件溝槽96之后的SC晶體管16和LC晶體管18。在沉積金屬膜層98之前，光阻掩膜94會被移除并且在較佳的實施例中，會沉積(未顯示)相對薄的一層功函數(shù)設(shè)定金屬(workfunction-settingmetal)(例如，銥(iridium)、鉬(platinum)、鋁、釕等)。欲完成沉積功函數(shù)設(shè)定金屬和金屬膜層98可以采用例如傳統(tǒng)無電(electroless)或電解(electrolytic)沉積鍍覆制程(expositionplatingprocess)。在較佳的實施例中，金屬膜層98包括具有約4.7至約5.1電子伏特的有效功函數(shù)的金屬。如同以上所解釋的，具有落入此理想范圍內(nèi)的功函數(shù)的金屬傾向于在超過攝氏400°C的溫度處會不穩(wěn)定，并且因而在此被稱為熱不穩(wěn)定金屬(thermallyunstablemetal)0適合的熱不穩(wěn)定金屬的例子包含銥、鉬、鈀和釕。在沉積至足夠的厚度以及實質(zhì)上填滿溝槽96之后，接著研磨膜材料層98(例如，經(jīng)由CMP)以生產(chǎn)實質(zhì)上平面的表面。圖14說明在研磨后的該集成電路。如同在圖14中所顯示，研磨系導(dǎo)致產(chǎn)生環(huán)繞并接觸SC柵極堆疊34的蓋子100，以及導(dǎo)致產(chǎn)生填滿溝槽96(標(biāo)識在圖12和圖13中)并接觸柵極絕緣體48的永久性LC柵極102。執(zhí)行額外的步驟以完成該集成電路之處理(例如，沉積第二層間電介質(zhì)、進(jìn)一步的蝕刻步驟以提供通孔(via)至源極和汲極區(qū)域、沉積金屬栓(plug)等)；然而，因為此等步驟在工業(yè)界是習(xí)知者，故在此不會加以描述以求簡潔。應(yīng)該了解，已經(jīng)提供適合用于制造具有短和長溝道器件兩者的集成電路的方法的例子。上述之鑲嵌形式的替換柵極制程能使得熱不穩(wěn)定金屬被采用在長溝道器件的建構(gòu)中，因此能達(dá)成用于長溝道器件的帶邊緣臨界電壓。此外，該例示方法修復(fù)可能會發(fā)生在該短溝道PFET器件之內(nèi)的氧空位，從而進(jìn)一步允許達(dá)成用于短溝道器件的帶邊緣臨界電壓。在上述的例示實施例中，偽柵極替換是描述成單獨(dú)針對PFET長溝道器件而執(zhí)行(而不是為了NFET長溝道器件)；盡管這個例子是這樣描述，但是應(yīng)該要了解在替換的實施例中，偽柵極替換可以針對PFET長溝道器件和NFET長溝道器件兩者而執(zhí)行。雖然在前面的詳細(xì)描述中已經(jīng)呈現(xiàn)了至少一個例示實施例，但是應(yīng)該了解存有大量數(shù)量的變化。應(yīng)該也要了解例示實施例只是例子并不意欲以任何方式限制本發(fā)明的范圍、應(yīng)用性或組構(gòu)。反而是，前面的細(xì)節(jié)描述會提供相關(guān)
技術(shù)領(lǐng)域：
中具有通常知識者一個用于實作該例示實施例的方便準(zhǔn)則。雖然前述的方法的某些實施例包含薄晶種層和沉積金屬層，但在進(jìn)一步的處理期間可能發(fā)生的接續(xù)加熱步驟之后，該晶種層和該沉積金屬層會合并在一起，使得分離且不同的晶種層無法被分辨。應(yīng)該了解在不偏離前述的隨附申請專利范圍和其法律相等物所提出的本發(fā)明的范圍的情況下，可以對組件的功能和配置做出多種改變。權(quán)利要求一種用于制造集成電路的方法，該集成電路包含由層間電介質(zhì)(75)分別覆蓋的短溝道(SC)器件(16)和長溝道(LC)器件(18)，該SC器件(16)具有SC柵極堆疊(34)并且該LC器件(18)初始具有偽柵極(50)，該方法包括移除該偽柵極(50)以形成LC器件溝槽(96)；以及沉積金屬柵極材料(98)于該SC器件(16)與該LC器件(18)上方，該金屬柵極材料(98)接觸該SC柵極堆疊(34)并且實質(zhì)上填滿該LC器件溝槽(96)。2.如權(quán)利要求1所述的方法，還包括用光阻掩膜(84)遮蓋該LC器件(16)；以及蝕刻該層間電介質(zhì)(75)的選擇部分使得該SC柵極堆疊(34)通過該層間電介質(zhì)(75)而暴露，同時該偽柵極(50)維持由該層間電介質(zhì)(75)所遮蓋。3.如權(quán)利要求2所述的方法，還包括在蝕刻該層間電介質(zhì)(75)的該選擇部分之后氧化該SC柵極堆疊(34)的步驟。4.如權(quán)利要求3所述的方法，其中，該SC器件(16)包含鄰近該SC柵極堆疊(34)的側(cè)壁間隔物(62)，其中，該SC柵極堆疊(34)包含柵極絕緣體(42)，以及其中，該氧化步驟包括當(dāng)暴露該側(cè)壁間隔物(62)至氧氣環(huán)境時對該柵極絕緣體(42)進(jìn)行退火。5.如權(quán)利要求2所述的方法，其中，該SC器件(16)和該LC器件(18)分別為P型器件，其中，該集成電路還包含N型器件，以及其中，該遮蓋步驟包括將光阻掩膜(84)放置在該集成電路上而遮蓋該LC器件(18)和該N型器件。6.如權(quán)利要求1所述的方法，其中，該SC器件(16)和該LC器件(18)分別為P型器件，其中，該集成電路還包含N型器件，其中，該移除步驟包括用光阻掩膜(84)遮蓋該SC器件(16)和該N型器件；以及蝕刻該偽柵極(50)。7.如權(quán)利要求1所述的方法，還包括形成蝕刻停止層(72)于包含該SC柵極堆疊(34)和該偽柵極(50)的該集成電路的一部分的上方，使得該蝕刻停止層(72)包含在該SC柵極堆疊(34)之上的第一凸起蝕刻停止特征(74)和在該偽柵極(50)之上的第二凸起蝕刻停止特征(76)；以及將該層間電介質(zhì)(75)沉積在該蝕刻停止層(72)上方以遮蓋該第一凸起蝕刻停止特征(74)和該第二凸起蝕刻停止特征(76)。8.如權(quán)利要求1所述的方法，其中，該SC柵極堆疊(34)包含具有側(cè)壁(88)的多晶硅層(38)，其中，該蝕刻步驟包括產(chǎn)生環(huán)繞SC柵極堆疊(34)并暴露出該側(cè)壁(88)的至少一部分的開口(86)。9.如權(quán)利要求8所述的方法，其中，該沉積步驟包括利用該金屬柵極材料(98)實質(zhì)上填滿該開口(86)。10.如權(quán)利要求1所述的方法，其中，該金屬柵極材料(98)包括具有大約4.7至大約5.1電子伏特的有效功函數(shù)的金屬。全文摘要提供一種用于制造集成電路的方法，該集成電路包含由層間電介質(zhì)(interlayerdielectric)(75)分別覆蓋的短溝道(shortchannel；SC)器件(16)和長溝道(longchannel；LC)器件(18)。該SC器件(16)具有SC柵極堆疊(gatestack)(34)并且該LC器件(18)初始具有偽柵極(dummygate)(50)。在一個實施例中，該方法包括以下步驟移除該偽柵極(50)以形成LC器件溝槽(trench)(96)，以及沉積金屬柵極材料(98)于該SC器件(16)與該LC器件(18)上方。該金屬柵極材料(98)接觸該SC柵極堆疊(34)并且實質(zhì)上填滿該LC器件溝槽(96)。文檔編號H01L21/8234GK101971323SQ200980108933公開日2011年2月9日申請日期2009年3月13日優(yōu)先權(quán)日2008年3月14日發(fā)明者G·J·克盧特,J·G·佩爾蘭,M·J·哈格羅夫,R·J·卡特申請人:先進(jìn)微裝置公司