專利名稱：包括碳納米管可逆電阻切換元件的存儲器單元及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性存儲器，且更具體地涉及包括碳納米管(carboraiano-tube) 可逆電阻切換元件的存儲器單元和其形成方法。
背景技術(shù)：
已知從碳納米管(“CNT” )材料形成的非易失性存儲器。例如，在2007年12 月 31 日提交的題為 “Memory Cell That Employs A Selectively FabricatedCarbon Nano-Tube Reversible Resistance-Switching Element Formed Over ABottom Conductor And Methods Of Forming The same”的美國專利申請序列號11,968,156 ( “156申請”)描述了包括與從CNT材料形成的可逆電阻切換元件串聯(lián)耦合的二極管的可重寫非易失性存儲器單元，通 過全部引用將該申請合并于此用于所有目的，。
但是，從CNT材料制造存儲器器件在技術(shù)上是一種挑戰(zhàn)，且期望有形成使用 CNT材料的存儲器器件的改進方法。發(fā)明內(nèi)容
根據(jù)本發(fā)明的第一方面，提供一種形成在存儲器單元中使用的平坦碳納米管 (“CNT”)電阻率切換材料的方法，所述方法包括(1)沉積第一介電材料；(2)對第 一介電材料構(gòu)圖；( 蝕刻該第一介電材料來形成在該第一介電材料內(nèi)的形態(tài)；(4)在該 第一介電材料上沉積CNT電阻率切換材料，以用該CNT電阻率切換材料至少部分地填充 該形態(tài)；( 在該CNT電阻率切換材料上沉積第二介電材料；以及(6)平坦化該第二介 電材料和CNT電阻率切換材料來暴露在所述形態(tài)內(nèi)的該CNT電阻率切換材料的至少一部 分。
根據(jù)本發(fā)明的第二方面，提供一種形成存儲器單元的方法，所述方法包括(1) 在襯底上方形成形態(tài)；( 通過以下步驟形成包括CNT電阻率切換材料的存儲器元件 (a)在所述形態(tài)中形成CNT電阻率切換材料，其中，所述CNT電阻率切換材料的表面包 括空隙或谷；以及(b)在CNT電阻率切換材料上方形成介電材料，其中，所述介電材料 基本上填充所述空隙或谷；以及C3)在所述襯底上方形成操控元件，其中所述操控元件 耦接于所述CNT電阻率切換材料。
根據(jù)本發(fā)明的第三方面，提供了一種存儲器單元，包括(1)在襯底上方的形 態(tài)；(2)在所述形態(tài)中的CNT電阻率切換材料，其中所述CNT電阻率切換材料的表面包4括空隙或谷；(3)在所述CNT電阻率切換材料上方的介電材料，其中所述介電材料基本 上填充所述空隙或谷；以及(4)在所述襯底上方的操控元件，其中所述操控元件耦接于 所述CNT電阻率切換材料。
從以下詳細描述、所附權(quán)利要求和附圖，本發(fā)明的其他特征和方面將變得完全清楚。


可以從結(jié)合附圖考慮的以下詳細描述中更清楚地理解本發(fā)明的特征，在整個附 圖中，相同的附圖標(biāo)記表示相同的元件，且在附圖中
圖1是根據(jù)本發(fā)明的示例存儲器單元的圖2A是根據(jù)本發(fā)明的示例存儲器單元的簡化透視圖2B是從多個圖2A的存儲器單元形成第一示例存儲器級的部分的簡化透視 圖2C是根據(jù)本發(fā)明的第一示例三維存儲器陣列的部分的簡化透視圖2D是根據(jù)本發(fā)明的第二示例三維存儲器陣列的部分的簡化透視圖3是根據(jù)本發(fā)明的存儲器單元的示例實施例的剖面圖；以及
圖4A-4J圖示了根據(jù)本發(fā)明的單個存儲器級的示例制造期間的襯底的一部分的 剖面圖。
具體實施方式
已經(jīng)示出了一些CNT材料呈現(xiàn)出可能適用于在非易失性存儲器中使用的可逆電 阻切換特性。但是，當(dāng)在形成存儲器單元時使用CNT材料時，沉積或生長(grow)的CNT 材料通常具有粗糙的表面外形(topography)，以及明顯的厚度變化，諸如很多峰(peak) 和谷(valley)。CNT材料的粗糙的表面外形可能導(dǎo)致在形成存儲器單元時的困難。例 如，CNT材料的粗糙表面外形可能使得CNT材料難以在不過度蝕刻下面的襯底的情況下 而蝕刻，增加了制造成本和與其在集成電路中的使用相關(guān)的復(fù)雜性。另外，在CNT材料 的表面中的空隙(void)可能被在CNT材料上方沉積的導(dǎo)電材料滲透，且導(dǎo)致發(fā)生垂直短 路。雖然可以通過平坦化(planarization)來移除在CNT材料的表面上的峰，但是在平坦 化之后仍存在的任何谷或空隙可能妨礙存儲器單元的制造。
根據(jù)本發(fā)明的示例方法形成包括從CNT材料形成的存儲器元件的存儲器單元。 具體地，根據(jù)本發(fā)明的示例方法通過形成介電材料的第一層、構(gòu)圖(pattern)并蝕刻第一 介電層以在第一介電層中形成諸如通孔(via)或溝槽(trench)的形態(tài)(feature)、在該形態(tài) 中形成CNT材料、在CNT材料上形成介電材料的第二層來填充在CNT材料的表面中的 空隙、并平坦化該第二介電層和CNT材料以暴露該形態(tài)內(nèi)的CNT材料的至少一部分來 形成存儲器單元。以此方式，不需要蝕刻CNT材料。CNT材料可以包括例如CNT可 逆電阻率-切換材料，且可以用于形成可逆電阻切換元件?？梢孕纬芍T如二極管的操控 (steering)元件，并耦接于CNT材料。
在至少一些實施例中，通過在第一介電層上噴射或旋轉(zhuǎn)涂覆 (spray-orspin-coating)CNT懸膠(suspension)且在該形態(tài)中創(chuàng)建隨機的CNT材料來形成CNT材料。使用噴射涂覆技術(shù)形成CNT材料和使用旋轉(zhuǎn)涂覆技術(shù)形成CNT材料是 已知的。在替換的示例實施例中，通過化學(xué)汽相沉積(“CVD”)、等離子體增強的 CVD( “PECVD”)、激光汽化、電弧放電等來在該形態(tài)中形成的CNT籽晶(seeding)層 上選擇性地生長CNT材料。
示例發(fā)明的存儲器單元
圖1是根據(jù)本發(fā)明提供的示例存儲器單元10的示意圖。存儲器單元10包括耦 接于操控元件14的可逆電阻切換元件12。
可逆電阻切換元件12包括具有可以在兩個或多個狀態(tài)之間可逆地切換的電阻率 的可逆電阻率切換材料(未單獨示出)。例如，元件12的可逆電阻率切換材料可以在制 造時處于初始的低電阻率狀態(tài)。在施加第一電壓和/或電流時，該材料可切換到高電阻 率狀態(tài)。施加第二電壓和/或電流可以將可逆電阻率切換材料返回到低電阻率狀態(tài)?；?者，可逆電阻切換元件12可以在制造時處于初始的高電阻狀態(tài)，其可在施加適當(dāng)?shù)?一 個或多個)電壓和/或(一個或多個)電流時可逆地切換到低電阻狀態(tài)。當(dāng)在存儲器 單元中使用時，一個電阻狀態(tài)可以表示二進制“0”，而另一電阻狀態(tài)可以表示二進制“1”，雖然可以使用多于兩個數(shù)據(jù)/電阻狀態(tài)。例如，在2005年5月9日提交的題為 “ Rewriteable Memory Cell Comprising A Diode And A Resistance-SwitchingMaterial ” 的美 國專利申請序列號11/125939( “939申請”)中描述了許多可逆電阻率切換材料和使用可 逆電阻切換元件的存儲器單元的操作，為了所有目的通過引用將其全部內(nèi)容合并于此。
在本發(fā)明的至少一些實施例中，使用利用鑲嵌(damascene)集成技術(shù)沉積或生長 的CNT材料來形成可逆電阻切換元件12。如以下進一步描述的，使用鑲嵌集成技術(shù)來形 成CNT材料消除了蝕刻CNT的需要。由此簡化了可逆電阻切換元件12的制造。
操控元件14可以包括薄膜晶體管、二極管或通過選擇性地限制可逆電阻切換元 件12之間的電壓和/或流經(jīng)其的電流來展現(xiàn)非歐姆導(dǎo)電性的另一適當(dāng)?shù)牟倏卦?。以?方式，可以使用存儲器單元10作為二維或三維存儲器陣列的部分，且可以向和/或從存 儲器單元10寫入和/或讀取數(shù)據(jù)，而不影響在該陣列中的其他存儲器單元的狀態(tài)。
以下參考圖2A-3描述存儲器單元10、可逆電阻切換元件12和操控元件14的示 例實施例。
存儲器單元的示例實施例
圖2A是根據(jù)本發(fā)明的示例存儲器單元10的簡化透視圖。存儲器單元10包括在 第一導(dǎo)體20和第二導(dǎo)體22之間與二極管14串聯(lián)耦合的可逆電阻切換元件12。存儲器 單元10還包括可以在制造期間用作金屬硬模(hardmask)的區(qū)域18。在一些實施例中， 可以在可逆電阻切換元件12和二極管14之間形成阻擋層M。另外，在一些實施例中， 可以在二極管14和硬模區(qū)域18之間形成阻擋層觀，且可以在硬模區(qū)域18和第二導(dǎo)體22 之間形成阻擋層33。阻擋層M、28和33可以包括氮化鈦、氮化鉭、氮化鎢等或其他適 合的阻擋層。
可逆電阻切換元件12可以包括具有可以在兩個或更多狀態(tài)之間可逆地切換的電 阻率的基于碳的材料(未單獨示出)。在圖2A的實施例中，可逆電阻切換元件12包括 CNT可重寫的電阻率切換材料。在一些實施例中，形成可逆電阻切換元件12的CNT材 料的僅一部分、諸如一個或多個絲(filament)可以切換和/或是可切換的。
二極管14可以包括諸如垂直多晶p-n或p-i_n 二極管的任何適當(dāng)?shù)亩O管，無 論是二極管的η區(qū)在ρ區(qū)上方的向上指向還是二極管的ρ區(qū)在η區(qū)上方的向下指向。例 如，二極管14可以包括重度摻雜的η+多晶硅區(qū)域14a、在η+多晶硅區(qū)域14a上方的輕度 摻雜或本征的(無意摻雜的)多晶硅區(qū)域14b和在本征區(qū)域14b上方的重度摻雜的ρ+多 晶硅區(qū)域14c。將理解，η+和ρ+區(qū)域的位置可以反過來。以下參考圖3描述二極管14 的示例實施例。
在一些實施例中，硬模區(qū)域18可以包括第一金屬層18a，其可以包括氮化 鈦、氮化鉭、氮化鎢等；和以及第二金屬層18b，其可以包括例如鎢。如以下將進一步 描述的，硬模層18a和18b可以用作在形成二極管14期間的硬模。例如在2006年5月 13 日提交的題為 “ Conductive Hard Mask To ProtectPatterned Features During Trench Etch”的美國專利申請序列號11-444936( “936申請”)中描述了金屬硬模的使用，為了所有 目的通過引用將其全部內(nèi)容合并于此。
第一和/或第二導(dǎo)體20、22可以包括諸如鎢、任何適當(dāng)?shù)慕饘佟⒅囟葥诫s的半 導(dǎo)體材料、導(dǎo)電硅化物、導(dǎo)電硅化物-鍺化物(silicide-germanide)、導(dǎo)電鍺化物等的任何 適當(dāng)?shù)膶?dǎo)電材料。在圖2A的實施例中，第一和第二導(dǎo)體20、22是軌形的，且在不同方 向上(例如，彼此基本上垂直)延伸?？梢允褂闷渌麑?dǎo)體形狀和/布置。在一些實施例 中，可以對第一和/第二導(dǎo)體20、22使用阻擋層、粘合層、抗反射涂層和/或等等(未 示出)來改善器件性能和/或幫助器件制造。
圖2B是從多個存儲器單元10、諸如圖2A的存儲器單元10形成的第一存儲器 級30的一部分的簡化透視圖。為了簡化，可逆電阻切換元件12、二極管14、和阻擋層 24,觀和33未分別示出。存儲器陣列30是包括多個存儲器單元耦接到的多個位線(第 二導(dǎo)體22)和字線(第一導(dǎo)體20)的“交叉點”陣列(如所示)?？梢允褂闷渌鎯ζ?陣列布置，如可以是多級存儲器。
例如，圖2C是包括位于第二存儲器級44以下的第一存儲器級42的單片三維陣 列40a的一部分的簡化透視圖。存儲器級42和44每個包括在交叉點陣列中的多個存儲 器單元10。本領(lǐng)域技術(shù)人員將理解，可以在第一和第二存儲器級42和44之間出現(xiàn)另外 的層(例如，級間電介質(zhì)(interlevel dieletric))，但為了簡化而不在圖2C中示出。可以 使用其他存儲器陣列布置，如可以是另外級的存儲器。在圖2C的實施例中，所有二極管 可以“指向”相同方向，比如取決于是否使用在二極管的底部或頂部具有ρ-摻雜區(qū)域的 p-i-n 二極管而向上或向下，簡化二極管構(gòu)造。
例如，在一些實施例中，可以如在題為“High-Density Three-DimensionalMemory Cell"的美國專利No.6952030中所述形成存儲器級，為了所有目的通過引用將其全部內(nèi)容合并于此。例如，可以把第一存儲器級的上部導(dǎo)體用作位 于第一存儲器級上方的第二存儲器級的下部導(dǎo)體，如在圖2D中示出的替換示例三維陣 列40b中所示。在這種實施例中，在相鄰存儲器級上的二極管優(yōu)選指向相反方向，如在 2007 年 3 月 27 日提交的題為 “Large Array OfUpward Pointing P_I_N Diodes Having Large And Uniform Current"的美國專利申請序列號11/692151 ( “151申請”)中描述的，為 了所有目的通過引用將其全部內(nèi)容合并于此。例如，如圖2D所示，第一存儲器級42的 二極管可以是向上指向的二極管，如箭頭Al所示(例如，ρ區(qū)在二極管的底部)，而第二存儲器級44的二極管可以是向下指向的二極管，如箭頭A2所示(例如，η區(qū)在二極管 的底部)，或反之亦然。
單片三維存儲器陣列是其中在諸如晶片(wafer)的單個襯底上方、而沒有中間 的襯底地形成多個存儲器級的存儲器陣列。在現(xiàn)有一級或多級的層上直接沉積或生長形 成一個存儲器級的各個層。相反，已經(jīng)通過在分離的襯底上形成存儲器級并將存儲器 級頂部彼此粘合來制造堆疊的存儲器，如在Leedy的題為“Three Dimensional Structure Memory"的美國專利No.5915167中的?？梢栽诮Y(jié)合之前從各存儲器級削薄或移除這些 襯底，但由于最初在分離的襯底上形成這些存儲器級，因此這種存儲器不是真正的單片 三維存儲器陣列。
圖3是圖2A的存儲器單元10的示例實施例的截面圖。存儲器單元10包括可逆 電阻切換元件12、二極管14以及第一和第二導(dǎo)體20、22?？赡骐娮枨袚Q元件12包括使 用鑲嵌集成技術(shù)形成的CNT，這在以下更詳細描述。
在可逆電阻切換元件12上方形成二極管14。如所述，二極管14可以是垂直p-n 或p-i-n 二極管，其可以向上指向或向下指向。在其中相鄰存儲器級共用導(dǎo)體的圖2D的 實施例中，相鄰存儲器級優(yōu)選具有指向相反方向的二極管，比如對于第一存儲器級的向 下指向的p-i-n 二極管和對于相鄰的第二存儲器級的向上指向的p-i-n 二極管(或反之亦 然)。
如果從沉積的硅(例如非晶硅或多晶硅)形成二極管14，則可以在二極管14上 形成硅化物層50以將沉積的硅置于低電阻率狀態(tài)，如所制造的那樣。這種低電阻率狀 態(tài)允許更容易對存儲器單元10編程，因為不需要大電壓來將沉積的硅切換到低電阻率狀 態(tài)。例如，可以在ρ+多晶硅區(qū)域14c上沉積諸如鉭或鈷的硅化物形成金屬層52。在用 于結(jié)晶形成二極管14的沉積硅的隨后的退火步驟(如下述)期間，硅化物形成金屬層52 和二極管14的沉積硅互相作用以形成硅化物層50，消耗硅化物形成金屬層52的所有或一 部分。
在至少一些實施例中，可以在硅化物形成金屬層52上形成金屬硬模區(qū)域18。例 如，可以在硅化物形成金屬層52上形成阻擋層18a和/或?qū)щ妼?8b。阻擋層18a可以 包括氮化鈦、氮化鉭、氮化鎢等，且導(dǎo)電層18b可以包括鎢或另一適當(dāng)?shù)慕饘賹印?br> 如將在以下進一步描述的，阻擋層18a和/或?qū)щ妼? 可以在形成二極管14 期間用作硬模，且可以減輕可能在形成頂部導(dǎo)體22期間發(fā)生的任何過度蝕刻(如在先前 并入的‘936申請中描述的)。例如，阻擋層18a和導(dǎo)電層18b可以被構(gòu)圖并被蝕刻，然 后在蝕刻二極管14期間用作模。
在硬模區(qū)域18上形成阻擋層33。阻擋層33可以包括氮化鈦、氮化鉭、氮化鎢 等或其他適當(dāng)?shù)牟牧稀?br> 在阻擋層33上形成第二導(dǎo)體22。在一些實施例中，第二導(dǎo)體22可以包括一個 或多個阻擋層和/或粘合層沈和導(dǎo)電層140。
存儲器單元的示例制造處理
圖4A-4K圖示了根據(jù)本發(fā)明的第一存儲器級的制造期間的襯底100的一部分的 截面圖。如以下將描述的，第一存儲器級包括多個存儲器單元，每個存儲器單元包括通 過在襯底上選擇性地制造CNT材料來形成的可逆電阻切換元件?？梢栽诘谝淮鎯ζ骷壣现圃炝硗獾母鱾€存儲器級(如參考圖2C-2D先前描述的)。
參考圖4A，示出襯底100為已經(jīng)經(jīng)歷了若干處理步驟。襯底100可以是諸如 硅、鍺、硅-鍺、未摻雜的、摻雜的、大量的、絕緣體上的硅(“SOI” )或具有或沒有 另外的電路的其他襯底的任何適當(dāng)?shù)囊r底。例如，襯底100可以包括一個或多個η-阱或 ρ阱區(qū)域(未示出)。
在襯底100上方形成隔離層102。在一些實施例中，隔離層102可以是二氧化 硅、氮化硅、氧氮化硅的層或任何其他適當(dāng)?shù)慕^緣層。
在形成絕緣層102之后，在絕緣層102上(例如，通過物理汽相沉積(“PVD” ) 或其他方法)形成粘合層104。例如，粘合層104可以是大約20到大約500埃且優(yōu)選大 約100埃的氮化鈦或諸如氮化鉭、氮化鎢的另一適當(dāng)?shù)恼澈蠈印⒁粋€或多個粘合層的組 合等。可以使用其他粘合層材料和/或厚度。在一些實施例中，粘合層104可以是可選 的。
在形成粘合層104之后，在粘合層104上沉積導(dǎo)電層106。導(dǎo)電層106可以包括 通過任何適當(dāng)?shù)姆椒?例如CVD、PVD等)沉積的諸如鎢或另一適當(dāng)?shù)慕饘佟⒅囟葥诫s 的半導(dǎo)體材料、導(dǎo)電硅化物、導(dǎo)電硅化物-鍺化物、導(dǎo)電鍺化物等的任何適當(dāng)?shù)膶?dǎo)電材 料。在至少一個實施例中，導(dǎo)電層106可以包括大約200到大約2500埃的鎢?？梢允?用其他導(dǎo)電層材料和/或厚度。
在形成導(dǎo)電層106之后，構(gòu)圖并蝕刻粘合層104和導(dǎo)電層106。例如，可以使用 具有軟或硬模的傳統(tǒng)平版印刷(lithography)技術(shù)和濕或干蝕刻處理來構(gòu)圖并蝕刻粘合層 104和導(dǎo)電層106。在至少一個實施例中，構(gòu)圖并蝕刻粘合層104和導(dǎo)電層106以形成基 本平行、基本共面的導(dǎo)體20(如圖4A所示)。導(dǎo)體20的示例寬度和/或在導(dǎo)體20之間 的間隔的范圍從大約200到大約2500埃，雖然可以使用其他導(dǎo)體寬度和/或間隔。
在形成了導(dǎo)體20之后，在襯底100上形成介電層58a以填充在導(dǎo)體20之間的空 隙，如圖4A所示。例如，可以在襯底100上沉積近似3000-7000埃的二氧化硅，并使用 化學(xué)機械拋光(“CMP”)或蝕刻處理來對其平坦化以形成平坦表面110。平坦表面包 括通過介電材料58a(如所示)分離的導(dǎo)體20的暴露的頂部面。可以使用諸如氮化硅、 氧氮化硅、低K電介質(zhì)等其他介電材料和/或其他介電層厚度。示例的低K電介質(zhì)包括 摻雜碳的氧化物、硅碳層等。
在本發(fā)明的其他實施例中，可以使用鑲嵌處理來形成導(dǎo)體20，在該鑲嵌處理 中，形成、構(gòu)圖且蝕刻介電層58a以建立導(dǎo)體20的開口或空隙。然后，可以用粘合層104 和導(dǎo)電層106(如需要，和/或?qū)щ娋ХN(seed)、導(dǎo)電填充物和/或阻擋層)來填充這些 開口或空隙。然后，可以將粘合層104和導(dǎo)電層106平坦化以形成平坦表面110。在這 種實施例中，粘合層104將每個開口或空隙的底部和側(cè)壁排齊(line)。
在平坦化之后，使用鑲嵌集成技術(shù)來形成可逆電阻切換元件12。具體地，在平 坦表面110上方形成介電層58b，如圖4B所示。例如，可以在襯底100上方沉積近似200 埃到1微米的二氧化硅來形成介電層58b?？梢允褂弥T如氮化硅、氧氮化硅、低K電介 質(zhì)等的其他介電材料和/或其他介電層厚度。示例的低K電介質(zhì)包括摻雜碳的氧化物、 硅碳層等。
參考圖4C，構(gòu)圖并蝕刻介電層58b以建立形態(tài)(feature) 136。可以使用任何適當(dāng)?shù)姆椒ㄒ孕纬尚螒B(tài)136。在至少一個實施例中，在介電層58b上沉積光阻(photoresist) 層(未示出)，且使用模板來在介電層58b的頂部構(gòu)圖該光阻。顯影(develop)構(gòu)圖的光 阻以在光阻中建立開口(例如溝槽)，經(jīng)過該開口，蝕刻介電層58b，直到下面的導(dǎo)體20 被暴露。然后，移除該光阻，留下介電材料58b和形態(tài)136。
參考圖4D，通過在介電層58b上方且至少部分地在形態(tài)136內(nèi)形成CNT來建立 可逆電阻切換元件12。在余下的討論中，可逆電阻切換元件12也將被稱為CNT層12。
可以通過任何適當(dāng)?shù)姆椒▉硇纬蒀NT層12。在一些實施例中，可以通過在形 態(tài)136的底部上沉積CNT籽晶層(未示出)并在CNT籽晶層上選擇性地制造CNT材料 來形成CNT層12。CNT籽晶層可以是便于CNT形成的層，比如諸如表面粗糙的氮化 鈦或氮化鉭的粗糙的金屬氮化物的單個層、從用金屬催化劑涂覆的光滑或表面粗糙的金 屬氮化物形成的多層結(jié)構(gòu)、諸如鎳、鈷、鐵等的金屬催化劑的單層、或非金屬硅-鍺晶 種層。如在此使用的，硅-鍺或“力/Ge”指的是沉積或另外形成的材料，包括任何比 例的硅(“幻”)與鍺(“Ge”)或分層層壓的包括以任何順序的富硅和富鍺層的薄 膜或納米粒子島。在CNT籽晶層上選擇性地制造CNT材料的示例技術(shù)在2009年3月 25 日提交的題為 “Memory Cell That Employs A Selectively Fabricated CarbonNano-Tube Reversible Resistance-Switching Element, And Methods Of FormingThe Same” 的美國專 利申請序列號12/410771、在2009年3月25日提交的題為“Memory Cell That Employs A selectively Fabricated Carbon Nano-TubeReversible Resistance-Switching Element Formed Over A Bottom Conductor AndMethods Of Forming The same” 的美國專利申請序列號 12/410789、在 2007 年 12 月 31 日提交的題為 “Memory Cell That Employs A Selectively FabricatedCarbon Nano-Tube Reversible Resistance-Switching Element Formed On ABottom Conductor And Methods Of Forming The Same ” 的美國專利申請序列號 11 /968156、在 2007 年 12 月 31 日提交的題為 “Memory Cell With PlanarizedCarbon Nanotube Layer And Methods Of Forming The same”的美國專利申請序列號11/968159、和在2007年12月 31 日提交的題為 “Memory Cell ThatEmploys A Selectively Fabricated Carbon Nano-Tube ReversibleResistance-Switching Element And Methods Of Forming The Same ” 的美國專禾1J 申 請序列號11/9681M中描述，為了所有目的通過引用將其全部內(nèi)容合并于此。
在一個示例實施例中，可以在大約675到700°C的溫度在二甲苯、氬、氫和/或 二茂鐵(ferrocene)中以大約IOOsccm的流速通過CVD大約30分鐘在TiN籽晶層上形成 CNT。可以使用其他溫度、氣體、流速和/或生長時間。
在另一實施例中，可以在大約650°C的溫度、在大約20%的C2H4和80%的氬、 在大約5.5托的壓力下通過CVD大約20分鐘，在鎳催化劑層上形成CNT?？梢允褂闷?他溫度、氣體、比例、壓力和/或生長時間。
在另一實施例中，可以使用大約100-200瓦的RF功率、在大約20%甲烷、乙 烯、乙炔或另一碳氫化合物稀釋大約80%的氬、氫和/或氨中、在大約600到900°C的溫 度下使用PECVD大約8-30分鐘在諸如鎳、鈷、鐵等的金屬催化劑籽晶層上形成CNT。 可以使用其他溫度、氣體、比率、功率和/或生長時間。
在另一實施例中，可以使用CVD或PECVD在Si/Ge籽晶層上形成CNT。為了 使用碳注入的幻/Ge晶種生長CNT，可以使用用氫氣稀釋的甲烷在近似850°C使用CVD技術(shù)近似10分鐘。也可以使用其他碳前體(precursor)來形成CNT?？梢允褂萌魏纹渌?適當(dāng)?shù)腃NT形成技術(shù)和/或處理條件。
在替換實施例中，可以在介電層5 上噴射涂覆或旋轉(zhuǎn)涂覆CNT懸膠來形成 CNT層12。例如，使用噴射涂覆或旋轉(zhuǎn)涂覆技術(shù)形成CNT材料的技術(shù)在Rueckes等的 題為“NifflotubeFilmsAnd Articles”的美國專利No.6706402中描述，為了所有目的通過引用將其全部內(nèi)容合并于此。
在一些實施例中，CNT層12可以具有大約1納米到大約1微米(或甚至幾十微 米)且更優(yōu)選大約10到20納米的厚度，雖然可以使用其他CNT材料厚度。CNT層12 中的各個管的密度可以是例如大約6.6xl03到大約IxlO6CNT/微米2，且更優(yōu)選至少大約 6.6xl04CNT/微米2，雖然可以使用其他密度。例如，優(yōu)選在CNT層12中具有至少大約 10CNT且更優(yōu)選至少大約100CNT (雖然可以使用更少的CNT、諸如1、2、3、4、5等或 更多的CNT、諸如多于100)。
為了改進CNT層12的可逆電阻率切換特性，在一些實施例中，可能優(yōu)選CNT 層12的至少大約50%且更優(yōu)選至少大約2/3的碳納米管是半導(dǎo)電的。多壁CNT通常是 金屬的，而單壁CNT可以是金屬的或半導(dǎo)電的。在一個或多個實施例中，可能優(yōu)選CNT 層12主要包括半導(dǎo)電的單壁CNT。在其他實施例中，CNT層12的少于50%的CNT可 以是半導(dǎo)電的。
垂直對齊的CNT允許很少或沒有橫向?qū)щ姷拇怪彪娏?。為了防止在相鄰存儲?單元之間形成橫向或橋接導(dǎo)電路徑，在一些實施例中，可以將CNT層12的各個管制造為 基本上垂直對齊(例如，從而減少和/或防止存儲器單元的狀態(tài)被相鄰存儲器單元的狀態(tài) 和/或編程影響或“干擾”)。注意，該垂直對齊可以或可以不延伸過CNT層12的整個 厚度。例如，在初始生長階段期間，各個管的一些或大多數(shù)可以是垂直對齊的(例如， 不接觸)。但是，隨著各個管在長度上垂直地增加，這些管的部分可以變得彼此接觸，且 甚至變?yōu)槔p住或纏繞。
在一些實施例中，可能在CNT材料中有意建立缺陷來改進或另外調(diào)整CNT材料 的可逆電阻率切換特征。例如，在形成了 CNT材料層12之后，可以向CNT材料中注入 氬、氮、O2或其他種類以在CNT材料中建立缺陷。在第二例子中，CNT材料可以經(jīng)過 或暴露于氬、氯、氮或O2等離子體(偏壓的或化學(xué)的)以在CNT材料中有意建立缺陷。
在根據(jù)本發(fā)明的一些實施例中，在形成CNT層12之后，可以在沉積介電材料 之前進行退火步驟。具體地，在真空中或出現(xiàn)一個或多個形成氣體時，在從大約350°C 到大約900°C的范圍中的溫度下進行退火大約30到大約180分鐘。優(yōu)選在大約80% (N2) 20% (H2)混合物的合成氣體中，在大約625°C進行退火大約一個小時。
適當(dāng)?shù)暮铣蓺怏w可以包括Ν2、Αι^Π H2中的一個或多個，而優(yōu)選的合成氣體可 以包括具有高于大約75% N2或Ar以及低于大約25% H2的混合物?；蛘?，可以使用真 空。適當(dāng)?shù)臏囟鹊姆秶梢詮拇蠹s350°C到大約900°C，而優(yōu)選的溫度的范圍可以從大約 585°C到大約675°C。適當(dāng)?shù)某掷m(xù)時間的范圍可以從大約0.5小時到大約3小時，而優(yōu)選 的持續(xù)時間的范圍可以從大約1小時到大約1.5小時。適當(dāng)?shù)膲毫Φ姆秶梢詮腎mT到 大約760T，而優(yōu)選的壓力的范圍可以從大約300mT到大約600mT。
在退火和電介質(zhì)沉積之間優(yōu)選的大約2小時的等待時間優(yōu)選伴隨退火的使用。斜向上的(ramp up)持續(xù)時間的范圍可以從大約0.2小時到1.2小時，且優(yōu)選在大約0.5小 時和0.8小時之間。類似地，斜向下的持續(xù)時間的范圍也可以從大約0.2小時到大約1.2 小時，且優(yōu)選在大約0.5小時和0.8小時之間。
雖然不想要被任何具體理論束縛，但是認為CNT材料可以隨時間從空氣中吸收 水分。同樣，認為潮濕可能增加CNT材料分層的可能性。在某些情況下，從CNT生長 的時間到介電沉積、完全跳過退火具有2小時的等待時間也可能是可接受的。
并入這種在CNT形成后的退火優(yōu)選考慮到在包括CNT材料的器件上存在的其 他層，因為這些其他層也將經(jīng)過退火。例如，在上述優(yōu)選的退火參數(shù)將損壞其他層的情 況下，退火可以省略，或可以調(diào)整其參數(shù)。可以在導(dǎo)致去除濕氣而不損壞被退火的器件 的層的范圍內(nèi)調(diào)整退火參數(shù)。例如，可以調(diào)整溫度以停留在被形成的器件的整體熱預(yù) 算內(nèi)。類似地，可以使用適合于具體器件的任何適當(dāng)?shù)暮铣蓺怏w、溫度和/或持續(xù)時 間。通常，可以用任何基于碳的層或包含碳的材料、諸如具有CNT材料、石墨、石墨烯 (graphene) >無定形碳等的層來使用這種退火。
如先前討論的，CNT材料通常具有粗糙的表面外形，具有明顯的厚度變化，比 如很多峰(peak)以及谷(valley)或空隙。因此，CNT材料可能難以蝕刻。另外，如果 在CNT材料上方沉積諸如氮化鈦的導(dǎo)電材料，導(dǎo)電材料可能滲透在CNT材料的表面中的 空隙，并導(dǎo)致在導(dǎo)電材料和CNT材料下方的導(dǎo)體之間出現(xiàn)垂直短路。雖然可以通過平坦 化來消除CNT材料的表面上的峰，但是在平坦化之后仍存在的任何谷或空隙可能阻礙存 儲器單元的制造。
因此，根據(jù)本發(fā)明，在CNT層的頂部上沉積介電層112，如圖4E所示。例如， 可以沉積近似100到1200埃、且在一些實施例中是微米的或更多的二氧化硅?？梢允褂?諸如氮化硅、氮氧化硅、低K電介質(zhì)等的其他介電材料和/或其他介電層厚度。示例的 低K電介質(zhì)包括摻雜碳的氧化物、硅碳層等。
介電層112覆蓋CNT層12，且基本上填充在CNT層12中的暴露的空隙中。在 形成介電層112之后，使用平坦化處理來移除介電層112的部分，且平坦化CNT層12的 表面。如圖4F所示，平坦化步驟暴露了介電層5 和仍然在形態(tài)136內(nèi)的CNT層12的 部分。例如，可以使用CMP或回蝕(etchback)處理來平坦化介電層112和CNT層12。 仍然在形態(tài)136中的CNT層12的部分將形成可逆電阻切換元件12。如圖4F所示，在 平坦化之后，CNT層12內(nèi)的空隙仍然主要用介電材料112填充。
現(xiàn)在形成每個存儲器單元的二極管結(jié)構(gòu)。參考圖4G，在可逆電阻切換元件12 和介電層58b上方形成阻擋層M。阻擋層M可以是大約20到大約500埃、且優(yōu)選大約 100埃的氮化鈦或諸如氮化鉭、氮化鎢的另一適當(dāng)?shù)淖钃鯇?、一個或多個阻擋層的組合、 與諸如鈦/氮化鈦、鉭/氮化鉭或鎢/氮化鎢堆棧結(jié)合的阻擋層等?？梢允褂闷渌钃?層材料和/或厚度。
在沉積阻擋層M之后，用來形成每個存儲器單元的二極管的半導(dǎo)體材料的沉積 開始(例如，在圖2A和圖3中的二極管14)。每個二極管可以是如先前描述的垂直p-n 或p-i-n 二極管。在一些實施例中，從諸如多晶硅、多晶硅-鍺合金、多晶鍺或任何其他 適當(dāng)?shù)牟牧系亩嗑О雽?dǎo)體材料形成每個二極管。為了方便，在此描述多晶硅、向下指向 的二極管的形成。將理解可以使用其他材料和/或二極管配置。
參考圖4G，在形成阻擋層M之后，在阻擋層對上沉積重度摻雜的η+硅層14a。 在一些實施例中，η+硅層Ha在沉積時處于在非晶狀態(tài)。在其他實施例中，η+硅層14a 在沉積時處于多晶狀態(tài)?？梢允褂肅VD或另一適當(dāng)處理來沉積η+硅層14a。在至少一 個實施例中，例如可以從大約100到大約1000埃、優(yōu)選大約100埃的具有大約IO21cm3的 摻雜濃度的摻雜磷或砷的硅來形成η+硅層14a?？梢允褂闷渌麑雍穸?、摻雜類型和/或 摻雜濃度。例如可以通過在沉積期間使施主(donor)氣體流動而就地摻雜η+硅層14a。 可以使用其他摻雜方法(例如注入)。
在沉積η+硅層14a后，在η+硅層14a上形成輕度摻雜的本征的和/或無意摻 雜的硅層14b。在一些實施例中，本征硅層14b在沉積時處于非晶狀態(tài)。在其他實施例 中，本征硅層14b在沉積時處于多晶狀態(tài)?？梢允褂肅VD或另一適當(dāng)?shù)某练e方法來沉積 本征硅層14b。在至少一個實施例中，本征硅層14b可以是大約500到大約4800埃、優(yōu) 選大約2500埃的厚度。可以使用其他本征層厚度。
可以在沉積本征硅層14b之前在η+硅層14a上形成薄的(例如，幾百?；蚋? 鍺和/或硅-鍺合金層(未示出)，以防止和/或減少摻雜物從η+硅層14a移動到本征硅 層14b中。這種層的使用在例如2005年12月9日提交的題為“Deposited Semiconductor Structure To Minimize N-Type Dopant DiffusionAnd Method Of Making ” 的美國專利申請序列號11/298,331 ( “331申請”)中描述，為了所有目的在此通過全部引用將其合并于此。
重度摻雜的ρ-型硅通過離子注入被沉積和摻雜，或者在沉積期間被就地摻雜以 形成ρ+硅層14c。例如，可以使用地毯式(blanket)p+注入來將硼注入本征硅層14b中 預(yù)定深度。示例的可注入的分子離子包括B]^，BF3, B等。在一些實施例中，可以使 用大約1-5X IO15離子/cm2的注入劑量?？梢允褂闷渌⑷敕N類和/或劑量。另外，在 一些實施例中，可以使用擴散處理。在至少一個實施例中，得到的ρ+硅層14c具有大約 100-700埃的厚度，雖然可以使用其他ρ+硅層尺寸。
在形成ρ+硅層14c后，在ρ+硅層14c上沉積硅化物形成金屬層52。示例的硅 化物形成金屬包括濺射(sputter)或另外沉積的鈦或鈷。在一些實施例中，硅化物形成金 屬層52具有大約10到大約200埃、優(yōu)選大約20到大約50埃且更優(yōu)選大約20埃的厚度。 可以使用其他硅化物形成金屬層材料和/或厚度。
在硅化物形成金屬層52上方形成第一金屬層18a，其可以包括氮化鈦、氮化 鉭、氮化鎢等，并形成第二金屬層18b，其可以包括例如鎢。金屬層18a和18b可以用 作在形成二極管14期間的硬模。金屬硬模的使用在例如2006年5月13日提交的題為“ Conductive Hard Mask To Protect Patterned FeaturesDuring Trench Etch ” 的美國專利申請序列號n/444,936(" ‘ 936申請")中描述，為了所有目的在此通過全部引用將其合并 于此。
在金屬層18b上沉積阻擋層33。阻擋層33可以是大約20到大約500埃、且優(yōu) 選大約100埃的氮化鈦或諸如氮化鉭、氮化鎢的另一適當(dāng)?shù)淖钃鯇?、一個或多個阻擋層 的組合、與諸如鈦/氮化鈦、鉭/氮化鉭或鎢/氮化鎢堆疊的其他層組合的阻擋層等。可 以使用其他阻擋層材料和/或厚度。
然后，阻擋層33、硬模金屬層18a_18b、硅化物形成金屬層52、硅層14a_14c和 阻擋層M被構(gòu)圖并被蝕刻到柱(pillar) 132中，得到圖4H所示的結(jié)構(gòu)。例如，首先，蝕13刻阻擋層33和硬模金屬層18a-18b。蝕刻繼續(xù)，蝕刻硅化物形成金屬層52、硅層14a_c 和阻擋層對。阻擋層33和硬模金屬層18a-18b在硅蝕刻期間用作硬模。硬模是用于對 下面層的蝕刻構(gòu)圖的被蝕刻層。以此方式，在單個光刻步驟中形成柱132?？梢允褂脗?統(tǒng)的平版印刷術(shù)技術(shù)和濕或干蝕刻處理來形成柱132。在圖4A-4J中示出的實施例中， 每個柱132包括p-i-n、向下指向的二極管14。可以類似地形成向上指向p-i-n 二極管。
在形成了柱132之后，在柱132上沉積介電層58c來填充柱132之間的空隙。例 如，可以沉積近似800到4500埃的二氧化硅，然后使用CMP或回蝕處理將其平坦化來形 成平坦表面，得到圖41所示的結(jié)構(gòu)。平坦表面包括由介電材料58c(如所示)分離的柱 132的暴露的頂部表面。可以使用諸如氮化硅、氧氮化硅、低K電介質(zhì)等的其他介電材 料和/或其他介電層厚度。示例的低K電介質(zhì)包括摻雜碳的氧化物、硅碳層等。
參考圖4J，以與形成底部組的導(dǎo)體20相似的方式，可以在柱132上方形成第二 組導(dǎo)體22。例如，如圖4J所示，在一些實施例中，可以在沉積導(dǎo)電層40用于形成上部 的第二組導(dǎo)體22之前在柱132上沉積一個或多個阻擋層和/或粘合層26。
可以由諸如通過任何適當(dāng)?shù)姆椒?例如，CVD、PVD等)沉積的鎢、另一適當(dāng) 的金屬、重度摻雜的半導(dǎo)體材料、導(dǎo)電硅化物、導(dǎo)電硅化物-鍺化物、導(dǎo)電鍺化物等的 任何適當(dāng)?shù)膶?dǎo)電材料來形成導(dǎo)電層140?？梢允褂闷渌麑?dǎo)電層材料。阻擋層和/或粘合 層沈可以包括氮化鈦或諸如氮化鉭、氮化鎢的另一適當(dāng)?shù)膶?、一個或多個層的組合或任 何其他適當(dāng)?shù)牟牧?。沉積的導(dǎo)電層140和阻擋和/或粘合層沈可以被構(gòu)圖并被蝕刻以形 成第二導(dǎo)體22。在至少一個實施例中，第二導(dǎo)體22是在不同于第一導(dǎo)體20的方向上延 伸的基本并行、基本共面的導(dǎo)體。
在本發(fā)明的其他實施例中，可以使用鑲嵌處理來形成第二導(dǎo)體22，其中被形 成、構(gòu)圖且蝕刻介電層以建立第二導(dǎo)體22的開口或空隙。導(dǎo)電層140和阻擋層沈可以 在形成第二導(dǎo)體22的開口或空隙期間減輕這種介電層的過度蝕刻的影響，防止二極管14 的意外短路?？梢杂谜澈蠈?6和導(dǎo)電層140(如需要、和/或?qū)щ娋ХN、導(dǎo)電填充物和 /或阻擋層)填充開口或空隙。然后，可以將粘合層沈和導(dǎo)電層140平坦化以形成平坦 表面。
在形成第二導(dǎo)體22之后，可以對得到的結(jié)構(gòu)退火以結(jié)晶二極管14的沉積的半 導(dǎo)體材料(和/或通過硅化物形成金屬層52與ρ+區(qū)域14c的反應(yīng)來形成硅化物區(qū)域)。 在至少一個實施例中，可以在氮中以大約600到800°C、且優(yōu)選在大約650和750°C之間 的溫度進行退火大約10秒鐘到大約2分鐘?？梢允褂闷渌嘶饡r間、溫度和/或環(huán)境。 由于每個硅化物形成金屬層區(qū)域52與ρ+區(qū)域Hc反應(yīng)而形成的硅化物區(qū)域可以在對形成 二極管14的下面沉積的半導(dǎo)體材料退火(例如，將任何非晶半導(dǎo)體材料改變?yōu)槎嗑О雽?dǎo) 體材料和/或改進二極管14的整體晶體屬性)期間用作“結(jié)晶模板”或“晶種”。從 而提供了較低電阻率二極管材料。
上述描述僅公開了本發(fā)明的示例實施例。落入本發(fā)明的范圍內(nèi)的對以上公開的 裝置和方法的修改對本領(lǐng)域技術(shù)人員將時非常明顯的。例如，在任何上述實施例中， CNT層12可以位于二極管14上方。
因此，雖然已經(jīng)結(jié)合本發(fā)明的示例實施例公開了本發(fā)明，但是應(yīng)該理解，其他 實施例可以落入本發(fā)明的精神和范圍內(nèi)，如隨后的權(quán)利要求所限定的。
權(quán)利要求
1.一種形成用在存儲器單元中的平坦碳納米管(“CNT” )電阻率切換材料的方法， 所述方法包括沉積第一介電材料； 對第一介電材料構(gòu)圖；蝕刻該第一介電材料來形成在該第一介電材料內(nèi)的形態(tài)(feature)； 在該第一介電材料上沉積CNT電阻率切換材料，以用該CNT電阻率切換材料至少部 分地填充該形態(tài)；在該CNT電阻率切換材料上沉積第二介電材料；以及平坦化該第二介電材料和該CNT電阻率切換材料以暴露在所述形態(tài)內(nèi)的該CNT電阻 率切換材料的至少一部分。
2.如權(quán)利要求1的方法，其中，在第一介電材料上沉積CNT電阻率切換材料包括使 用噴射涂覆技術(shù)。
3.如權(quán)利要求1的方法，其中在第一介電材料上沉積CNT電阻率切換材料包括使用 旋轉(zhuǎn)涂覆技術(shù)。
4.如權(quán)利要求1的方法，其中在第一介電材料上沉積CNT電阻率切換材料包括 在該第一介電材料上方形成籽晶層；以及在該籽晶層上形成CNT電阻率切換材料。
5.如權(quán)利要求1的方法，其中，所述CNT電阻率切換材料包括具有空隙或谷的表 面，且沉積第二介電材料包括基本填充所述空隙或谷。
6.如權(quán)利要求5的方法，其中，在平坦化之后，所述空隙或谷仍然基本用第二介電材 料來填充。
7.如權(quán)利要求1的方法，還包括形成耦接于所述CNT電阻率切換材料的操控元件。
8.如權(quán)利要求7的方法，其中，所述操控元件包括薄膜晶體管。
9.如權(quán)利要求7的方法，其中，所述操控元件包括薄膜二極管。
10.一種使用權(quán)利要求1的方法而形成的存儲器單元。
11.一種形成存儲器單元的方法，所述方法包括 在襯底上方形成形態(tài)；通過以下步驟形成包括碳納米管(“CNT”)電阻率切換材料的存儲器元件 在所述形態(tài)中形成CNT電阻率切換材料，其中，所述CNT電阻率切換材料的表面包 括空隙或谷；以及在該CNT電阻率切換材料上方形成介電材料，其中，所述介電材料基本上填充所述 空隙或谷；以及在所述襯底上方形成操控元件，其中，所述操控元件耦接于所述CNT電阻率切換材料。
12.如權(quán)利要求11的方法，還包括 在所述襯底上方形成介電層；以及 在介電層中形成所述形態(tài)。
13.如權(quán)利要求11的方法，其中，所述存儲器元件包括可逆電阻切換元件。
14.如權(quán)利要求11的方法，其中，所述操控元件包括p-n或p-i-n二極管。
15.如權(quán)利要求11的方法，其中，所述操控元件包括多晶二極管。
16.如權(quán)利要求11的方法，其中，形成所述CNT電阻率切換材料包括使用噴射涂覆 技術(shù)。
17.如權(quán)利要求11的方法，其中，形成所述CNT電阻率切換材料包括使用旋轉(zhuǎn)涂覆 技術(shù)。
18.如權(quán)利要求11的方法，其中，形成所述CNT電阻率切換材料包括 在所述襯底上方形成籽晶層；以及在所述籽晶層上形成CNT電阻率切換材料。
19.如權(quán)利要求11的方法，其中所述操控元件包括一層或多層的硅，所述方法還包括 在所述操控元件上方形成一個或多個金屬層。
20.如權(quán)利要求19的方法，還包括蝕刻所述一個或多個金屬層以及所述一層或多層的娃。
21.一種使用權(quán)利要求11的方法而形成的存儲器單元。
22.一種使用權(quán)利要求11的方法而形成的存儲器單元的陣列。
23.—種存儲器單元，包括 在襯底上方的形態(tài)；在所述形態(tài)中的CNT電阻率切換材料，其中，所述CNT電阻率切換材料的表面包括 空隙或谷；在所述CNT電阻率切換材料上方的介電材料，其中，所述介電材料基本上填充所述 空隙或谷；以及在所述襯底上方的操控元件，其中，所述操控元件耦接于所述CNT電阻率切換材料。
全文摘要
提供形成用在存儲器單元中的平坦碳納米管(“CNT”)電阻率切換材料的方法，所述方法包括沉積第一介電材料(58b)；對第一介電材料構(gòu)圖；蝕刻該第一介電材料來形成在該第一介電材料內(nèi)的形態(tài)；在該第一介電材料上沉積CNT電阻率切換材料，以用該CNT電阻率切換材料至少部分地填充該形態(tài)；在該CNT電阻率切換材料上沉積第二介電材料(112)；以及平坦化該第二介電材料和該CNT電阻率切換材料以暴露在所述形態(tài)內(nèi)的該CNT電阻率切換材料的至少一部分。還提供其他方面。
文檔編號H01L51/00GK102027610SQ200980117208
公開日2011年4月20日 申請日期2009年4月10日 優(yōu)先權(quán)日2008年4月11日
發(fā)明者阿普里爾·D·施里克, 馬克·H·克拉克 申請人:桑迪士克3D有限責(zé)任公司