專利名稱：場效應(yīng)晶體管和其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及將碳納米管作為通道的場效應(yīng)晶體管和其制造方法。
背景技術(shù)：
碳納米管(以下稱為“CNT”)是通過手性(chirality)而表現(xiàn)出半導體特性或金 屬特性的、由碳原子構(gòu)成的管狀物質(zhì)。CNT具有數(shù)納米的直徑，且其電流密度較高，因此可以 形成一維傳導的非常細的配線，期待將其應(yīng)用于高速動作的量子元件(device)。近年來，正 在積極地開展將表現(xiàn)出半導體特性的CNT作為場效應(yīng)晶體管(以下稱為“FET”)的通道的 研究(例如，參照專利文獻1)。將CNT作為通道的碳納米管場效應(yīng)晶體管(以下稱為“CNT-FET” )例如是在從形 成在基板上的催化劑成長CNT后，在CNT的兩端形成源電極和漏電極而制造的(例如，參照 專利文獻2)。在專利文獻2中，記載了具有η型通道的CNT-FET的制造方法。在該制造方法中， 1)從形成在基板上的催化劑成長CNTd)在CNT的兩端形成源電極和漏電極，幻在CNT上 形成氮化合物(例如氮化硅)的膜，從而制造CNT-FET。專利文獻專利文獻1 日本專利特開2008-71898號公報專利文獻2 日本專利特開2006-222279號公報然而，在上述現(xiàn)有的制造方法中，存在無法再現(xiàn)性良好地制造穩(wěn)定表現(xiàn)出優(yōu)異的 導電特性的CNT-FET的問題。在上述現(xiàn)有的制造方法中，作為通道的CNT在形成電極時曝露在清洗用化學品或 用來進行圖案化(patterning)的抗蝕劑(resist)等中，因此形成了缺陷，或者被抗蝕劑的 殘渣污染。這樣形成的缺陷成為使CNT-FET的導電特性劣化的原因。另外，缺陷較多的CNT 容易吸附大氣中的氧或水分子等，因此所形成的缺陷也與制造工序中無法完全去除的污染 物質(zhì)一起成為CNT-FET對于柵偏壓的遲滯特性(hysteretic characteristics)的原因。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供能夠再現(xiàn)性良好地制造穩(wěn)定表現(xiàn)出優(yōu)異的導電特性的 CNT-FET的方法、以及利用該方法而制造的CNT-FET。本發(fā)明人發(fā)現(xiàn)，1)通過在形成電極之前形成包覆CNT的絕緣保護膜，能夠解決上 述問題。另外，本發(fā)明人發(fā)現(xiàn) 若使用等離子體CVD(Chemical VaporD印osition，化學氣 相沉積)法進一步形成最終保護膜(等離子體CVD膜)，則能夠制造耐濕性優(yōu)異且機械強度 較高的CNT-FET ；以及3)通過在形成等離子體CVD膜之前形成導電性膜，能夠防止在形成 等離子體CVD膜時的等離子體等造成的CNT的損傷。也就是說，本發(fā)明涉及以下的FET和其制造方法。[1] 一種FET，其具有柵極絕緣膜；包含配置在所述柵極絕緣膜上的CNT的通道；包覆所述CNT的絕緣保護膜；分別配置在所述絕緣保護膜上，且經(jīng)由所述絕緣保護膜中形 成的接觸孔而與所述CNT電連接的源電極及漏電極；形成在所述柵極絕緣膜上的柵電極； 包覆所述絕緣保護膜的等離子體CVD膜；以及形成在所述絕緣保護膜與所述等離子體CVD 膜之間的導電性膜。[2]如第[1]項所述的FET，其中在所述絕緣保護膜與所述導電性膜之間，還具有 保護所述源電極及所述漏電極的配線保護膜。[3]如第[1]項或第[2]項所述的FET，其中所述柵極絕緣膜形成在半導體基板的 兩面上，所述源電極及所述漏電極形成在所述半導體基板的第1面上所形成的柵極絕緣膜 側(cè)，所述柵電極形成在所述半導體基板的相對于所述第1面為背面?zhèn)鹊牡?面上所形成的 柵極絕緣膜側(cè)。[4]如第[1]項或第[2]項所述的FET，其中所述柵極絕緣膜形成在半導體基板面 上，所述柵電極形成在形成有所述源電極及所述漏電極的柵極絕緣膜的面的同一面?zhèn)?。[5]如第[1]項至第[4]項中任一項所述的FET，其中所述導電性膜形成在覆蓋所 述CNT的區(qū)域中。[6]如第[1]項至第[5]項中任一項所述的FET，其中所述導電性膜的端部由所述 等離子體CVD膜包覆。[7]如第[1]項至第[6]項中任一項所述的FET，其中所述導電性膜的厚度為IOnm 以上、且IOOOnm以下。[8]如第[1]項至第[7]項中任一項所述的FET，其中所述柵極絕緣膜的厚度為 50nm以上、且IOOOnm以下。[9] 一種FET的制造方法，其包括以下步驟形成柵極絕緣膜；在所述柵極絕緣膜 上配置CNT ；形成包覆所述CNT的絕緣保護膜；在所述絕緣保護膜上，形成經(jīng)由所述絕緣保 護膜中形成的接觸孔而與所述CNT電連接的源電極及漏電極；形成保護所述源電極及所述 漏電極的配線保護膜；在所述配線保護膜上形成導電性膜；以及在所述導電性膜上形成等 離子體CVD膜。另外，也能夠通過以下的FET和其制造方法，解決上述問題。[1] 一種將CNT作為通道的FET，其具有具有絕緣膜的半導體基板；配置在所述 絕緣膜上的CNT ；包覆所述CNT的絕緣保護膜；以及分別配置在所述絕緣保護膜上，且經(jīng)由 所述絕緣保護膜中形成的接觸孔而分別與所述CNT電連接的源電極及漏電極。[2]如第[1]項所述的FET，其中所述源電極及漏電極僅與所述CNT的側(cè)面連接。[3]如第[1]項或第[2]項所述的FET，其中所述絕緣膜為在氧化硅膜上層疊了氮 化硅膜的雙層結(jié)構(gòu)。[4]如第[1]項至第[3]項中任一項所述的FET，其中所述絕緣保護膜含有氧化 硅、氮化硅、氧化鋁、氧化鉿、氧化鋯或氧化鈦。[5] 一種將CNT作為通道的FET的制造方法，其包括以下步驟準備具有絕緣膜 的半導體基板；在所述半導體基板的絕緣膜上配置CNT ；在所述CNT上形成絕緣保護膜；在 所述絕緣保護膜的源電極形成預定區(qū)域及漏電極形成預定區(qū)域中分別形成接觸孔，使所述 CNT的一部分露出；以能夠經(jīng)由所述接觸孔與所述CNT電連接的方式，在所述絕緣保護膜 的源電極形成預定區(qū)域上形成源電極；以及以能夠經(jīng)由所述接觸孔與所述CNT電連接的方式，在所述絕緣保護膜的漏電極形成預定區(qū)域上形成漏電極。[6]如第[5]項所述的FET的制造方法，其中所述配置CNT的步驟包括以下步驟 在所述半導體基板的絕緣膜上形成至少兩個催化劑層；以及以將所述催化劑層間連接的方 式，利用化學氣相成長法成長CNT。[7]如第[5]項或第[6]項所述的FET的制造方法，其中所述絕緣膜為在氧化硅膜 上層疊了氮化硅膜的雙層結(jié)構(gòu)。[8]如第[5]項至第[7]項中任一項所述的FET的制造方法，其中所述接觸孔是通 過濕法蝕刻而形成的。[9]如第[8]項所述的FET的制造方法，其中所述濕法蝕刻所使用的蝕刻液含有氫氟酸。[10]如第[5]項至第[9]項中任一項所述的FET的制造方法，其中所述絕緣保護膜含有氧化硅、氮化硅、氧化鋁、氧化鉿、氧化鋯或氧化鈦。[11] 一種將CNT作為通道的FET的制造方法，其包括以下步驟準備具有定向平 面(orientation flat)或凹口，且具有絕緣膜的、大致圓形的半導體基板；將所述半導體 基板劃分成格子狀，形成多個用來形成一個FET的區(qū)域；在所述各區(qū)域中，在所述半導體基 板的絕緣膜上形成至少兩個催化劑層；在所述各區(qū)域中，利用化學氣相成長法自催化劑層 成長CNT，以將所述催化劑層間連接的方式配置所述CNT ；在所述各區(qū)域中，在所述CNT上形 成絕緣保護膜；在所述各區(qū)域中，在所述絕緣保護膜的源電極形成預定區(qū)域及漏電極形成 預定區(qū)域分別形成接觸孔，使所述CNT的一部分露出；在所述各區(qū)域中，以能夠經(jīng)由所述接 觸孔與所述CNT電連接的方式，在所述保護膜的源電極形成預定區(qū)域上形成源電極；以及 在所述各區(qū)域中，以能夠經(jīng)由所述接觸孔與所述CNT電連接的方式，在所述保護膜的漏電 極形成預定區(qū)域上形成漏電極。在上述各個發(fā)明中，也可以利用以下的CNT的制造方法，形成CNT。[1] 一種CNT的制造方法，其使用下述化學氣相成長裝置在多個基板上制造CNT， 該化學氣相成長裝置具有管狀的腔室，其具有用來對基板實施處理的處理室；氣體導入 機構(gòu)，用來將用于對所述基板實施處理的氣體導入到處理室中；排氣機構(gòu)，排出所述處理室 內(nèi)的氣體；基板搬入搬出機構(gòu)，用來將裝載了多個基板的夾具搬入及搬出所述處理室；以 及加熱器，設(shè)置在所述腔室的周圍，調(diào)整處理室內(nèi)的基板的溫度；并且，所述CNT的制造方 法包括以下步驟1)準備多個在具有平面的基板的所述平面上配置了用來氣相成長CNT 的催化劑的基板；幻使所述多個基板相互分開并裝載在夾具上，將所述夾具搬入到處理室 中；3)通過所述排氣機構(gòu)排出所述處理室內(nèi)的氣體，將所述處理室內(nèi)調(diào)整為低于大氣壓的 氣壓；4)向所述處理室內(nèi)導入還原性氣體及惰性氣體，利用所述加熱器使所述基板的溫度 上升至CNT生成溫度；5)向所述處理室中導入用來生成CNT的原料氣體，在所述基板的平 面上生成CNT ；6)生成所述CNT后，使所述基板的溫度下降至所述CNT不被空氣中的氧氣氧 化的溫度；7)將所述處理室內(nèi)的壓力調(diào)整為大氣壓；以及8)從所述處理室中搬出裝載了所 述多個基板的夾具。[2]如第[1]項所述的制造方法，其中所述基板是具有定向平面或凹口的大致圓 形的半導體基板。[3]如第[1]項或第[2]項所述的制造方法，其中所述碳納米管生成溫度為700°C以上、900°C以下。[4]如第[1]項至第[3]項中任一項所述的制造方法，其中所述CNT不被空氣中的 氧氣氧化的溫度為600°C以下。[5]如第[1]項至第[4]項中任一項所述的制造方法，其中所述3)步驟中的低于 大氣壓的氣壓在0. ITorr 0. 6Torr之間。[6]如第[1]項至第[5]項中任一項所述的制造方法，其中所述原料氣體是常溫下 為液體的物質(zhì)的氣化物。[7]如第[1]項至第[6]項中任一項所述的制造方法，其中所述原料氣體為乙醇。[8] 一種CNT的制造方法，其使用下述化學氣相成長裝置在多個基板上制造CNT， 該化學氣相成長裝置具有管狀的腔室，其具有用來對基板實施處理的處理室；氣體導入 機構(gòu)，用來將用于對所述基板實施處理的氣體導入到處理室中；排氣機構(gòu)，排出所述處理室 內(nèi)的氣體；基板搬入搬出機構(gòu)，用來將裝載了多個基板的夾具搬入及搬出所述處理室；以 及加熱器，設(shè)置在所述腔室的周圍，調(diào)整處理室內(nèi)的基板的溫度；并且，所述CNT的制造方 法包括以下步驟1)準備多個基板，該基板是具有定向平面或凹口的大致圓形的基板，且 在其平面上具有劃分成格子狀的多個區(qū)域，在所述多個區(qū)域中分別配置了用來氣相成長 CNT的催化劑；幻使所述多個基板相互分開且使所述平面相互平行而裝載在夾具上，將所 述夾具搬入到處理室中；幻通過所述排氣機構(gòu)排出所述處理室內(nèi)的氣體，將所述處理室內(nèi) 調(diào)整為低于大氣壓的氣壓；4)向所述處理室內(nèi)導入還原性氣體及惰性氣體，利用所述加熱 器使所述基板的溫度上升至CNT生成溫度；5)向所述處理室中導入用來生成CNT的原料 氣體，在所述基板的平面上生成CNT ；6)在生成所述CNT后，使所述基板的溫度下降至所述 CNT不被空氣中的氧氣氧化的溫度；7)將所述處理室內(nèi)的壓力調(diào)整為大氣壓；以及8)從所 述處理室中搬出裝載了所述多個基板的夾具。[9]如第[8]項所述的制造方法，其中所述基板為半導體基板。[10]如第[8]項或第[9]項所述的制造方法，其中所述碳納米管生成溫度為 700°C以上、900°C以下。[11]如第[8]項至第[10]項中任一項所述的制造方法，其中所述碳納米管不被空 氣中的氧氣氧化的溫度為600°C以下。[12]如第[8]項至第[11]項中任一項所述的制造方法，其中所述3)步驟中的低 于大氣壓的氣壓在0. ITorr 0. 6Torr之間。[13]如第[8]項至第[12]項中任一項所述的制造方法，其中所述原料氣體是常溫 下為液體的物質(zhì)的氣化物。[14]如第[8]項至第[13]項中任一項所述的制造方法，其中所述原料氣體為乙 [15] 一種CNT的制造方法，其使用下述化學氣相成長裝置在基板上制造CNT，該化 學氣相成長裝置具有腔室，具有用來對基板實施處理的處理室；氣體導入機構(gòu)，用來將用 于對所述基板實施處理的氣體導入到處理室中；排氣機構(gòu)，排出所述處理室內(nèi)的氣體；基 板搬入搬出機構(gòu)，將裝載在夾具上的多個基板一個一個地搬入及排出所述處理室；以及加 熱器，其配置在處理室內(nèi)，調(diào)整所述基板的溫度；并且，所述CNT的制造方法包括以下步驟 1)準備多個基板，該基板是具有定向平面或凹口的大致圓形的基板，且在其平面上具有劃分成格子狀的多個區(qū)域，在所述多個區(qū)域中分別配置了用來氣相成長CNT的催化劑；2)通過所述排氣機構(gòu)排出所述處理室內(nèi)的氣體，將所述處理室內(nèi)調(diào)整為低于大氣壓的氣壓；3)將所述基板中的一個搬入到處理室中；4)使被搬入到所述處理室中的基板的溫度上升至CNT生成溫度；5)向所述處理室中導入用來生成CNT的原料氣體，在所述基板的平面上生成CNT；6)生成所述CNT后，使所述基板的溫度下降至所述CNT不被空氣中的氧氣氧化的溫度；以及7)從所述處理室中搬出所述基板。
[16]如第[15]項所述的制造方法，其中所述基板為半導體基板。
[17]如第[15]項或第[16]項所述的制造方法，其中所述化學氣相成長裝置還在所述夾具與所述腔室之間具有預備室，在所述預備室中搬入所述基板中的一個，且在將該基板搬入到所述處理室中之前，將所述預備室調(diào)整為低于大氣壓的氣壓。
[18]如第[15]項至第[17]項中任一項所述的制造方法，其中所述碳納米管生成溫度為’700℃以上、900℃以下。
[19]如第[15]項至第[18]項中任一項所述的制造方法，其中所述3)步驟中的低于大氣壓的氣壓在o．1T。rr—o．6T。rr之間。
[20]如第[15]項至第[19]項中任一項所述的制造方法，其中所述原料氣體是常溫下為液體的物質(zhì)的氣化物。
[21]如第[15]項至第[20]項中任一項所述的制造方法，其中所述原料氣體為乙醇。
發(fā)明的效果
根據(jù)本發(fā)明，在形成電極之前形成包覆CNT的絕緣保護膜，并且通過等離子體CVD法形成保護元件的最終保護膜(等離子體CVD膜)，因此能夠再現(xiàn)性良好地制造穩(wěn)定表現(xiàn)出優(yōu)異的導電特性的CNT—FET。另外，根據(jù)本發(fā)明，由于在絕緣保護膜與等離子體CVD膜之間形成導電性膜，因此能夠防止通過等離子體CVD法形成最終保護膜時的等離子體造成的CNT的損傷。因此，根據(jù)本發(fā)明，能夠大量且高成品率地制造CNT—FET。


圖l是表示一例本發(fā)明的CNT—FET的結(jié)構(gòu)的剖面圖。
圖2是表示實施方式l的CNT—FET的結(jié)構(gòu)的剖面圖。
圖3是表示實施方式l的CNT—FET的制造方法的流程圖。
圖4是表示實施方式l的CNT—FET的制造方法的剖面圖。
圖5是表示實施方式2的CNT—FET的結(jié)構(gòu)的剖面圖。
圖6是表示實施方式3的CNT—FET的結(jié)構(gòu)的剖面圖。
圖7是表示實施方式4的CNT—FET的結(jié)構(gòu)的剖面圖。
圖8是表示實施方式5的CNT—FET的結(jié)構(gòu)的剖面圖。
圖9是表示實施方式6的CNT—FET的結(jié)構(gòu)的剖面圖。
圖lo是表示實施方式6的CNT—FET的制造方法的流程圖。
圖11是表示實施方式6的CNT—FET的制造方法的剖面圖。
圖12是表示CNT—FET的柵極電壓與源極一漏極電流的關(guān)系的圖。
圖13是表示CNT—FET的柵極電壓與源極一漏極電流的關(guān)系的圖。
圖14是表示實施方式7的CNT-FET的結(jié)構(gòu)的剖面圖。圖15是表示實施方式7的CNT-FET的制造方法的剖面圖。圖16是實施本發(fā)明的CNT的制造方法的、分批式(batch-type)的臥式低壓CVD 裝置的示意圖。圖17是實施本發(fā)明的CNT的制造方法的、分批式的立式低壓CVD裝置的示意圖。圖18是實施本發(fā)明的CNT的制造方法的、單片式的低壓CVD裝置的示意圖。圖19是表示本發(fā)明的CNT的制造方法的工序與基板溫度的關(guān)系的圖。
具體實施例方式1.本發(fā)明的 CNT-FET利用本發(fā)明的制造方法而制造的CNT_FET(以下也稱為“本發(fā)明的CNT-FET”)具 有半導體基板，其具有絕緣膜(柵極絕緣膜)；CNT (通道)，其配置在所述絕緣膜上；絕緣 保護膜，其包覆所述CNT ；源電極和漏電極，其配置在所述絕緣保護膜上；以及柵電極。如后 所述，從提高耐濕性和機械強度的觀點來考慮，本發(fā)明的CNT-FET優(yōu)選還具有配線保護膜、 導電性膜和等離子體CVD膜。圖1是本發(fā)明的CNT-FET的剖面圖，用于表示一例CNT (通道)、絕緣保護膜與源電 極和漏電極的位置關(guān)系。圖IA是具有半導體基板、CNT(通道)、絕緣保護膜、源電極、漏電 極和柵電極(未圖示)的CNT-FET的剖面圖。圖IB是還具有配線保護膜、導電性膜和等離 子體CVD膜的CNT-FET的剖面圖。在圖IA中，CNT-FETlOOa具有半導體基板110、作為通道的CNT120、絕緣保護膜 130、源電極140、漏電極150和柵電極(未圖示)。另外，在圖IB中，CNT-FETlOOb除了具有 半導體基板110、CNT120、絕緣保護膜130、源電極140、漏電極150和柵電極(未圖示)以 外，還具有配線保護膜160、導電性膜170和等離子體CVD膜180。在這些例子中，半導體基 板110在其單面上具有絕緣膜(柵極絕緣膜)112。在該CNT-FETlOOa和IOOb中，利用對未 圖示的柵電極施加的電壓，控制在源電極140與漏電極150之間流通的電流。如后所述，本發(fā)明的CNT-FET的制造方法的一個特征在于在包覆CNT120的絕 緣保護膜130中形成接觸孔132而使CNT120的一部分露出，使在絕緣保護膜130上形成 的源電極140和漏電極150經(jīng)由該接觸孔132而分別與CNT120電連接。因此，本發(fā)明的 CNT-FET100的一個特征在于源電極140和漏電極150配置在絕緣保護膜130上，并且源 電極140和漏電極150經(jīng)由絕緣保護膜130中形成的接觸孔132而分別與CNT120電連接。以下，說明構(gòu)成本發(fā)明的CNT-FET的各個部件。[半導體基板]本發(fā)明的CNT-FET所包含的基板為半導體基板，且該基板的至少配置了源電極和 漏電極的面由絕緣膜(柵極絕緣膜)包覆。半導體基板的材料并無特別限定。半導體基板 的材料的例子包括硅、鍺等的14族元素；砷化鎵(GaAs)、磷化銦(InP)等的III-V化合 物；以及碲化鋅(ZnTe)等的II-VI化合物。半導體基板的大小和厚度并無特別限定。絕緣 膜的材料只要具有絕緣性和高介電常數(shù)則無特別限定。絕緣膜的材料的例子包括氧化硅、 氮化硅、氧化鋁、氧化鈦等的無機化合物；以及丙烯酸樹脂(acrylic resin)、聚酰亞胺等的 有機化合物。絕緣膜可以是多層結(jié)構(gòu)，例如可以是在氧化硅膜上層疊了氮化硅膜的雙層結(jié)構(gòu)。絕緣膜的厚度只要是可以確保絕緣性的厚度，則并無特別限定，根據(jù)柵電極的位置等而 適當設(shè)定即可。例如，在絕緣膜為在氧化硅膜上層疊了氮化硅膜的雙層結(jié)構(gòu)時，氧化硅膜的 厚度優(yōu)選IOnm以上、IOOOnm以下(例如80nm)，氮化硅膜的厚度也優(yōu)選IOnm以上、IOOOnm 以下(例如lOOnm)。絕緣膜既可以僅包覆半導體基板的單面(配置了源電極和漏電極的 面)，也可以包覆兩面。另外，絕緣膜既可以包覆配置了源電極和漏電極的面的整面，也可以 包覆一部分(至少配置了 CNT、源電極和漏電極的區(qū)域)。[通道]在本發(fā)明的CNT-FET中，將源電極和漏電極連接的通道由CNT構(gòu)成。構(gòu)成通道的 CNT為單層CNT或多層CNT均可，但優(yōu)選為單層CNT。另外，源電極與漏電極之間既可以通 過一個CNT連接，也可以通過多個CNT連接。例如，也可以在源電極和漏電極之間折疊多個 CNT進行連接，或者通過CNT的束(bundle)將源電極-漏電極間連接。[絕緣保護膜]在本發(fā)明的CNT-FET中，作為通道的CNT由絕緣保護膜包覆。絕緣保護膜的材料 只要具有絕緣性，則并無特別限定。絕緣保護膜的材料的例子包括氧化硅、氮化硅、氧化鋁、 氧化鉿、氧化鋯和氧化鈦。絕緣保護膜既可以僅形成在CNT的周圍，也可以形成為包覆基板 的配置CNT的面的整面或一部分。絕緣保護膜的厚度只要能夠完全包覆(保護)作為通道 的CNT，則并無特別限定，但優(yōu)選50nm以上、IOOOnm以下。如上所述，在絕緣保護膜中，形成了用于將源電極或漏電極與CNT電連接的接觸 孔。接觸孔的位置只要是可以將源電極或漏電極與CNT連接的位置，則并無特別限定。例 如，接觸孔在從基板上面觀察源電極或漏電極與CNT重疊配置的位置處，與基板面垂直的 方向上形成即可(參照圖1)。用于將源電極連接于CNT的接觸孔、與用于將漏電極連接于 CNT的接觸孔的間隔并無特別限定，優(yōu)選為10 μ m以下。這是因為，有時CNT有缺陷，但即使 在這種情況下，只要所述間隔的長度在IOym以下，則不含缺陷的可能性較高。接觸孔的大 小(直徑)只要是可以將源電極和漏電極分別電連接于CNT的大小，則并無特別限定。[源電極和漏電極]本發(fā)明的CNT-FET的絕緣保護膜上配置了源電極和漏電極。源電極和漏電極的材 料只要是具有導電性的材料，則并無特別限定。源電極和漏電極的材料的例子包括金、鉬、 鉻、鈦、鋁、鈀、鉬等的金屬。源電極和漏電極也可以由兩種以上的金屬形成為多層結(jié)構(gòu)，例 如也可以是在鈦層上重疊了金層的電極。源電極和漏電極的形狀以及電極間的間隔并無特 別限定，根據(jù)目的而適當設(shè)定即可。如上所述，源電極和漏電極經(jīng)由絕緣保護膜中形成的接觸孔而分別與CNT電連 接。此時，源電極和漏電極既可以僅與CNT的側(cè)面連接(側(cè)面接觸結(jié)構(gòu)，參照圖9)，也可以 僅與CNT的端面(截斷面)連接(端面接觸結(jié)構(gòu)，參照圖14)，還可以與CNT的側(cè)面和端面 連接。如后所述，在絕緣保護膜中形成接觸孔時，若通過濕法蝕刻僅蝕刻絕緣保護膜，則能 夠制造側(cè)面接觸結(jié)構(gòu)的CNT-FET，而若通過干法蝕刻不僅蝕刻絕緣保護膜也蝕刻CNT，則能 夠制造端面接觸結(jié)構(gòu)的CNT-FET。[柵電極]如上所述，本發(fā)明的CNT-FET具有柵電極。柵電極的材料只要是具有導電性的材 料，則并無特別限定。柵電極的材料的例子包括金、鉬、鉻、鈦、黃銅、鋁等的金屬和導電性塑料。柵電極例如是在任意位置處蒸鍍這些金屬而形成的。另外，也可以在任意位置配置另 外準備的電極(例如，金薄膜)來作為柵電極。作為柵電極的配置位置，只要能夠通過其電 壓控制在源電極與漏電極之間流通的電流(源極-漏極電流)，則并無特別限定，根據(jù)目的 適當?shù)嘏渲眉纯伞＠?，本發(fā)明的CNT-FET能夠根據(jù)柵電極的位置而采用頂柵型(top-gate type)、側(cè)柵型(side-gate type)、背柵型(back-gate type)的各個形態(tài)。也即是說，柵電 極既可以形成在半導體基板的兩個面中的與形成源電極和漏電極一側(cè)的面相同的面上，也 可以形成在與形成源電極和漏電極一側(cè)的面相向的面上。[配線保護膜]本發(fā)明的CNT-FET也可以具有包覆(保護)源電極和漏電極的配線保護膜。配線 保護膜將源電極和漏電極的除了伸出配線的區(qū)域以外的區(qū)域包覆。配線保護膜的材料只要 是具有絕緣性的材料，則并無特別限定。配線保護膜的材料的例子包括氧化硅、氮化硅、氧 化鋁、氧化鉿、氧化鋯和氧化鈦。配線保護膜的厚度只要能夠包覆源電極和漏電極，則并無 特別限定，但優(yōu)選為50nm以上、IOOOnm以下。[等離子體CVD膜]本發(fā)明的CNT-FET也可以具有通過等離子體CVD法而形成的最終保護膜(等離子 體CVD膜)。通過形成最終保護膜，能夠提高CNT-FET的耐濕性和機械強度。另外，通過使 用等離子體CVD法，能夠在低溫條件下迅速地形成緊密性良好的最終保護膜。最終保護膜 的材料只要是具有絕緣性的材料，則并無特別限定。最終保護膜的材料的例子包括氮化硅。 最終保護膜的厚度并無特別限定。[導電性膜]在本發(fā)明的CNT-FET具有等離子體CVD膜時，優(yōu)選的是，本發(fā)明的CNT-FET在絕緣 保護膜與等離子體CVD膜之間、優(yōu)選在配線保護膜與等離子體CVD膜之間具有導電性膜。這 是因為，如后所述，能夠防止在形成等離子體CVD膜時的CNT的損傷。導電性膜的材料只要 為導電性物質(zhì)(例如，金屬)，則并無特別限定。導電性膜的例子包括招膜；娃化鎢(WSi) 膜或硅化鉬(MoSi)膜等的硅化物膜；硅單體膜；以及鈦化鎢(TiW)膜或氮化鈦(TiN)膜等 的鈦膜。導電性膜既可以形成為覆蓋基板的配置CNT的面的整面(參照實施方式6)，也可 以形成為僅覆蓋配置了 CNT的區(qū)域(參照實施方式7)。在導電性膜僅覆蓋配置了 CNT的區(qū) 域時，導電性膜的端部優(yōu)選由等離子體CVD膜覆蓋。這是因為，能夠防止導電性膜與端子接 觸而流通不需要的電。導電性膜的厚度只要能夠防止CNT的損傷，則并無特別限定，但優(yōu)選 為IOnm以上、IOOOnm以下。
2.本發(fā)明的CNT-FET的制造方法本發(fā)明的CNT-FET的制造方法包括1)第1步驟，在半導體基板上形成絕緣膜；2) 第2步驟，在絕緣膜上配置CNT ；幻第3步驟，形成包覆CNT的絕緣保護膜；以及4)第4步 驟，形成源電極和漏電極。本發(fā)明的CNT-FET的制造方法的一個特征在于(1)在柵極絕緣膜上配置CNT后、 且形成源電極和漏電極前，形成包覆CNT的絕緣保護膜；以及⑵經(jīng)由絕緣保護膜中形成的 接觸孔而使源電極和漏電極分別電連接于CNT?！癈NT的配置”和“柵電極的形成”等的步驟 可以適當?shù)貞?yīng)用現(xiàn)有的技術(shù)來進行。[絕緣膜的形成]
首先，在第1步驟中，在半導體基板上形成絕緣膜(柵極絕緣膜)。如后所述，在 使用濕法蝕刻形成接觸孔時使用含有氫氟酸(HF)的蝕刻液的情況下，絕緣膜優(yōu)選在氧化 硅膜上層疊了氮化硅膜的雙層結(jié)構(gòu)。這是因為，氮化硅膜可以發(fā)揮作為濕法蝕刻的阻擋層 (stopper)的功能，防止絕緣膜和半導體基板被蝕刻。此時，氧化硅膜具有提高半導體基板 與氮化硅膜的粘接性的功能。[CNT 的配置]在第2步驟中，在所準備的基板的絕緣膜上配置作為通道的CNT。在基板上配置 CNT的方法并無特別限定，可以適當?shù)厥褂靡恢币詠肀娝苤姆椒?。例如，可以通過在基 板的絕緣膜上的任意位置形成多個用于成長CNT的催化劑層，并利用CVD法使CNT成長，從 而形成CNT以使催化劑層間連接。此時，通過形成催化劑層以使其位于源電極的形成預定 區(qū)域和漏電極的形成預定區(qū)域的正下方，可以將CNT配置在能夠容易地連接源電極和漏電 極的位置。也可以使用后述的本發(fā)明的CNT的制造方法，在基板上配置CNT。[絕緣保護膜的形成]在第3步驟中，在基板上配置CNT后，利用絕緣保護膜包覆基板上的CNT。形成 絕緣保護膜的方法并無特別限定，但優(yōu)選為CNT的熱損傷和化學損傷較少的方法。這樣 的方法的例子包括不使用等離子體且反應(yīng)溫度較低的催化劑CVD法或ALD (Atomic Layer Deposition，原子層沉積)法。在ALD法中，能夠在成膜的過程中去除CNT上所吸附的水分 子，所以能夠降低CNT-FET的遲滯特性。另外，在ALD法中，因為以一層一層的單原子層來 層疊絕緣保護膜，所以膜的均勻性和臺階覆蓋性(step coverage)較高，能夠形成絕緣保護 膜以使其不僅包裹CNT的上部側(cè)面而且也包裹下部側(cè)面。絕緣保護膜的材料只要具有絕緣性，則并無特別限定。絕緣保護膜的材料的例子 包括氧化硅、氮化硅、氧化鋁、氧化鉿、氧化鋯和氧化鈦。絕緣保護膜的厚度只要能夠完全包 覆作為通道的CNT，則并無特別限定，但優(yōu)選50nm以上、IOOOnm以下。如上所述，本發(fā)明的制造方法的一個特征在于在進入用于形成源電極和漏電極 的工序之前，利用絕緣保護膜包覆作為通道的CNT。因此，作為通道的CNT在之后的制造工 序中物理性和化學性地被保護。如后所述，在不形成配線保護膜和最終保護膜(等離子體 CVD膜)時，該絕緣保護膜也能夠發(fā)揮作為最終的FET元件的保護膜的功能。[源電極和漏電極的形成]在第4步驟中，在絕緣保護膜上形成經(jīng)由絕緣保護膜中形成的接觸孔而與CNT電 連接的源電極和漏電極。該第4步驟大致分為1)形成接觸孔的步驟；以及幻形成源電極 和漏電極的步驟。1)接觸孔的形成在形成包覆CNT的絕緣保護膜后，在絕緣保護膜中形成與基板面大致垂直的方向 的接觸孔，并使由絕緣保護膜包覆的CNT的一部分露出。由于該CNT的露出部為與源電極 的連接部以及與漏電極的連接部，所以形成至少兩個接觸孔(源電極用和漏電極用)。形 成接觸孔的位置只要是可以將源電極或漏電極與CNT連接的位置，則并無特別限定，例如 在源電極的形成預定區(qū)域和漏電極的形成預定區(qū)域即可。用于將源電極連接于CNT的接觸 孔、與用于將漏電極連接于CNT的接觸孔的間隔并無特別限定，優(yōu)選為ΙΟμπι以下。接觸孔 的大小(直徑)只要是可以將源電極和漏電極分別電連接于CNT的大小，則并無特別限定。
形成接觸孔的方法并無特別限定，適當?shù)厥褂脻穹ㄎg刻或干法蝕刻等一直以來眾 所周知的方法即可。例如，當使用濕法蝕刻在由氧化硅或氧化鉿、氧化鋯等形成的絕緣保護 膜中形成接觸孔時，利用抗蝕劑膜遮蔽絕緣保護膜表面的除了接觸孔的形成預定區(qū)域以外 的區(qū)域后，利用含有氫氟酸的蝕刻液進行蝕刻即可。此時，若基板的絕緣膜是在氧化硅膜上 層疊了氮化硅膜的雙層結(jié)構(gòu)，則氮化硅膜發(fā)揮作為濕法蝕刻的阻擋層的功能，所以能夠防 止絕緣膜和半導體基板被蝕刻。通過以這樣的方式進行濕法蝕刻，未由抗蝕劑膜遮蔽的區(qū) 域(接觸孔的形成預定區(qū)域)的絕緣保護膜被去除，存在于該區(qū)域正下方的CNT的側(cè)面露 出。另外，在使用干法蝕刻來形成接觸孔時，也同樣地利用抗蝕劑膜遮蔽絕緣保護膜表面的 除了接觸孔的形成預定區(qū)域以外的區(qū)域后進行蝕刻即可。在進行了干法蝕刻時，不僅未由 抗蝕劑膜遮蔽的區(qū)域(接觸孔的形成預定部位)的絕緣保護膜被去除，而且CNT也被去除， 所以在接觸孔的側(cè)面露出CNT的端面(截斷面)。如上所述，若利用僅蝕刻絕緣保護膜的方法來形成接觸孔，則CNT的側(cè)面露出在 接觸孔內(nèi)，而若利用蝕刻絕緣保護膜和CNT的方法來形成接觸孔，則CNT的端面(截斷面) 露出在接觸孔內(nèi)?？梢岳眠@一情況來控制源電極和漏電極與CNT的連接形式。也即是說， 若在CNT的側(cè)面露出在接觸孔內(nèi)的狀態(tài)下形成源電極和漏電極，則源電極和漏電極僅與作 為通道的CNT的側(cè)面連接(側(cè)面接觸結(jié)構(gòu))。另外，若在CNT的端面露出在接觸孔內(nèi)的狀 態(tài)下形成源電極和漏電極，則源電極和漏電極僅與作為通道的CNT的端面(截斷面)連接 (端面接觸結(jié)構(gòu))。2)源電極和漏電極的形成在絕緣保護膜中形成接觸孔后，形成源電極和漏電極。此時，形成源電極和漏電 極，以使源電極和漏電極能夠分別經(jīng)由接觸孔與CNT電連接。源電極和漏電極的材料的例 子包括金、鉬、鉻、鈦、鋁、鈀、鉬等的金屬。源電極和漏電極也可以由兩種以上的金屬形成為 多層結(jié)構(gòu)，例如也可以是在鈦層上重疊了金層的電極。源電極和漏電極的形狀以及電極間 的間隔并無特別限定，根據(jù)目的而適當設(shè)定即可。在絕緣保護膜的電極形成預定區(qū)域中形成源電極和漏電極的方法并無特別限定， 適當?shù)厥褂靡恢币詠肀娝苤姆椒纯伞＠?，可以通過利用抗蝕劑膜遮蔽絕緣保護膜 的除了電極形成預定區(qū)域以外的區(qū)域，蒸鍍金、鉬、鈦、鉻、鋁、鈀、鉬等的金屬或多晶硅等的 半導體，并去除(剝離)抗蝕劑膜，從而在絕緣保護膜上形成源電極和漏電極。另外，也可 以通過在絕緣保護膜上蒸鍍金、鉬、鈦、鉻、鋁、鈀、鉬等的金屬或多晶硅等的半導體，并利用 抗蝕劑膜遮蔽電極形成預定區(qū)域后進行蝕刻，從而在絕緣保護膜上形成源電極和漏電極。[柵電極的配置]除了所述第1步驟 第4步驟以外，另外配置柵電極。配置柵電極的方法并無特 別限定，適當?shù)厥褂靡恢币詠肀娝苤姆椒纯伞＠?，與源電極和漏電極同樣地使用光 刻法(photolithography)蒸鍍金屬等即可。另外，在將另外準備的電極作為柵電極時，將 該電極配置在期望的位置即可。如上所述，包含第1步驟 第4步驟的本發(fā)明的制造方法中，在基板上形成源電極 和漏電極之前形成包覆CNT的絕緣保護膜，所以能夠抑制在制造工序中的CNT的缺陷的形 成或抗蝕劑對CNT造成的污染。這樣實現(xiàn)的潔凈的CNT通道可以最大限度地發(fā)揮CNT的一 維性導電，與現(xiàn)有的CNT-FET相比表現(xiàn)出優(yōu)異的FET特性。另外，由于這樣制造的本發(fā)明的CNT-FET利用絕緣保護膜而保護CNT上不吸附水分子等，所以能夠降低遲滯特性。也即是 說，根據(jù)本發(fā)明的制造方法，即使不使用特別的裝置，也能夠再現(xiàn)性良好地制造穩(wěn)定表現(xiàn)出 優(yōu)異的導電特性的本發(fā)明的CNT-FET。在后述的實施方式1 實施方式5中，表示通過所述第1步驟 第4步驟制造本 發(fā)明的CNT-FET (不具有導電性膜和等離子體CVD膜)的例子。本發(fā)明的CNT-FET的制造方法也可以除了包括所述第1步驟 第4步驟以外，還 包括以下步驟5)第5步驟，形成保護源電極和漏電極的配線保護膜；6)第6步驟，在配線 保護膜上形成導電性膜；以及7)第7步驟，在導電性膜上形成等離子體CVD膜。[配線保護膜的形成]在第5步驟中，利用配線保護膜包覆源電極和漏電極。通過形成配線保護膜，能夠 保護源電極和漏電極，并且能夠防止源電極或漏電極與導電性膜接觸。形成配線保護膜的 方法并無特別限定，但優(yōu)選為CNT的熱損傷和化學損傷較少的方法。這樣的方法的例子包 括上述的催化劑CVD法或ALD法。配線保護膜的材料只要是具有絕緣性的材料，則并無特別限定。配線保護膜的材 料的例子包括氧化硅、氮化硅、氧化鋁、氧化鉿、氧化鋯和氧化鈦。配線保護膜的厚度只要能 夠完全包覆(保護)作為通道的CNT，則并無特別限定，但優(yōu)選為50nm以上、IOOOnm以下。[導電性膜的形成]在第6步驟中，在形成配線保護膜后，在配線保護膜上形成導電性膜。如下說明那 樣，通過利用等離子體CVD法形成最終保護膜，能夠提高CNT-FET的耐濕性和機械強度。然 而，即使在CNT由絕緣保護膜保護的情況下，利用等離子體CVD法而形成最終保護膜時，也 有可能由于等離子體和電子的能量較高而使CNT受到損傷。特別是CNT-FET中，若CNT損 傷，則有可能作為FET的性能下降，還有可能FET變得無法動作。
針對于此，本發(fā)明人發(fā)現(xiàn)，通過在第7步驟中形成等離子體CVD膜之前形成導電性 膜來保護CNT，能夠防止在形成等離子體CVD膜時CNT受到等離子體造成的損傷。由此得 知，導電性膜發(fā)揮用于保護CNT不受等離子體造成的損傷的保護膜的功能。形成導電性膜 的方法并無特別限定。形成導電性膜的方法的例子包括濺射法。導電性膜的材料只要為導電性物質(zhì)(例如，金屬)，則并無特別限定。導電性膜的 例子包括鋁膜；硅化鎢(WSi)膜或硅化鉬(MoSi)膜等的硅化物膜；硅單體膜；以及鈦化鎢 (Tiff)膜或氮化鈦(TiN)膜等的鈦膜。導電性膜既可以形成為覆蓋基板的配置CNT的面的 整面，也可以形成為僅覆蓋配置了 CNT的區(qū)域。導電性膜的厚度只要能夠防止CNT的損傷， 則并無特別限定，但優(yōu)選為IOnm以上、IOOOnm以下。[等離子體CVD膜的形成]在第7步驟中，在形成導電性膜后，在配線保護膜和導電性膜上利用等離子體CVD 法形成最終保護膜(等離子體CVD膜)。通過形成最終保護膜，能夠提高CNT-FET的耐濕性 和機械強度。另外，通過使用等離子體CVD法，能夠在低溫條件下迅速地形成緊密性良好的 最終保護膜。最終保護膜的材料只要是具有絕緣性的材料，則并無特別限定。最終保護膜的材 料的例子包括氧化硅、氮化硅、氧化鋁、氧化鉿、氧化鋯和氧化鈦。最終保護膜的厚度并無特 別限定。
如上所述，包括第1步驟 第7步驟的本發(fā)明的制造方法由于形成配線保護膜和 最終保護膜(等離子體CVD膜)，因此除了上述的效果以外，還能夠提高CNT-FET的耐濕性 和機械強度。另外，包括第1步驟 第7步驟的本發(fā)明的制造方法由于在利用等離子體CVD 法形成最終保護膜之前形成導電性膜，因此能夠不損傷CNT而在低溫條件下迅速地形成緊 密性良好的最終保護膜。在后述的實施方式6和實施方式7中，表示利用所述第1步驟 第7步驟來制造 本發(fā)明的CNT-FET的例子。為了在工業(yè)上大量地制造本發(fā)明的CNT-FET，例如，如下進行即可。首先，準備能夠制作多個本發(fā)明的CNT-FET的大小的、具有絕緣膜的半導體基 板。該半導體基板優(yōu)選的是大致為圓形，且具有定向平面(orientation flat)或凹口 (notch) 0以下，假設(shè)準備了具有定向平面或凹口的大致圓形的半導體基板而進行說明。接著，將所準備的半導體基板劃分為格子狀，形成用于形成本發(fā)明的CNT-FET的 區(qū)域。由此，由一個基板形成數(shù)量與所形成的區(qū)域的數(shù)量相同的CNT-FET。接著，在劃分為格子狀的各個區(qū)域中，在基板的絕緣膜上形成至少兩個用于成長 CNT的催化劑層。形成催化劑層的位置并無特別限定，優(yōu)選形成為從基板上面觀察，該催化 劑層位于源電極的形成預定區(qū)域和漏電極的形成預定區(qū)域內(nèi)。這樣，能夠?qū)NT形成在能 夠?qū)⒃措姌O與漏電極容易地連接的位置。另外，各個區(qū)域中形成催化劑層的位置(也就是 說，源電極的形成預定區(qū)域和漏電極的形成預定區(qū)域的位置)優(yōu)選為相同的位置。這是因 為，這樣可以使基板的定向平面或凹口的位置與各個區(qū)域中的催化劑(各個電極的形成預 定區(qū)域)的位置(也就是說，作為通道的CNT的方向)的關(guān)系一致。接著，將形成了催化劑層的基板放入到CVD爐中，利用化學氣相成長法在基板的 各個區(qū)域中成長CNT以使催化劑層間連接。在將多個基板設(shè)置在CVD爐中時，能夠?qū)⒒?的定向平面或凹口作為標記，使各個基板的朝向一致而設(shè)置。之后，與上述的方法同樣地在各個區(qū)域中形成絕緣保護膜，形成接觸孔，形成源電 極和漏電極，形成柵電極，切分各個元件，由此能夠在工業(yè)上大量制造本發(fā)明的CNT-FET。作 為切分(分離(singulation))各個元件的定時，通常在以基板為單位確認各個元件的電特 性后進行，但不限定于此。這樣，能夠使用通常市售的半導體基板在工業(yè)上大量制造本發(fā)明的CNT-FET。另外，至此為止，說明了具有半導體基板的CNT-FET和其制造方法，但本發(fā)明不 限定于此。例如，即使在將本發(fā)明適用于具有CNT作為通道的薄膜晶體管(Thin Film Transistor ；TFT)時，也能夠獲得同樣的效果。以下，參照

本發(fā)明的FET的實施方式，但本發(fā)明不限定于這些實施方式。 在實施方式1 實施方式5中，表示不具有導電性膜和等離子體CVD膜的本發(fā)明的CNT-FET 的例子，在實施方式6和實施方式7中，表示具有導電性膜和等離子體CVD膜的本發(fā)明的 CNT-FET的例子。(實施方式1)實施方式1表示在半導體基板的兩面上具有絕緣膜(柵極絕緣膜)的背柵型的 CNT-FET的例子。圖2是表示本發(fā)明的實施方式1的CNT-FET的結(jié)構(gòu)的剖面圖。在圖2中，14CNT-FET200具有半導體基板110、CNT120、絕緣保護膜130、源電極140、漏電極150、催化 劑層210和柵電極220。半導體基板110是其兩面由絕緣膜112包覆的、由半導體形成的基板。絕緣膜112 可以是多層結(jié)構(gòu)，例如可以是在氧化硅膜上層疊了氮化硅膜的雙層結(jié)構(gòu)。CNT120配置在半導體基板110的絕緣膜112上。CNT120與源電極140和漏電極 150電連接，發(fā)揮作為CNT-FET200的通道的功能。如后所述，CNT120是利用化學氣相成長 法而形成的，所以CNT120與催化劑層210接觸。源電極140和漏電極150之間既可以如圖 2所示那樣地通過一個CNT120連接，也可以通過多個CNT連接。絕緣保護膜130是包覆CNT120的絕緣膜。在本實施方式中，絕緣保護膜130不僅 包覆CNT120而且大面積地包覆半導體基板110的配置了 CNT120的面，也包覆配置在同一 面上的催化劑層210。另外，在絕緣保護膜130中，在源電極140和漏電極150的正下方且 配置了 CNT120的區(qū)域中，形成了用于將源電極140和漏電極150與CNT120電連接的接觸 孔。源電極140和漏電極150分別配置在絕緣保護膜130上，并經(jīng)由絕緣保護膜130 中形成的接觸孔而分別與CNT120電連接。源電極140和漏電極150既可以如圖2所示那 樣地與CNT120的側(cè)面連接(側(cè)面接觸結(jié)構(gòu))，也可以與端面連接(端面接觸結(jié)構(gòu))。柵電極220配置在半導體基板110的與配置了 CNT120的面(圖2中為朝上的面) 相向的面(圖2中為朝下的面)的絕緣膜112上。通過該柵電極220、絕緣膜(柵極絕緣 膜)112和半導體基板110，形成金屬-絕緣體-半導體(Metal-Insulator-Semiconductor， MIS)結(jié)構(gòu)。通過對柵電極220施加電壓，能夠控制在源電極140與漏電極150之間流通的 電流(源極-漏極電流)。如上所述，實施方式1的CNT-FET200利用絕緣保護膜130保護CNT120上不吸附 水分子等，因此能夠降低遲滯特性。接著，參照圖3的流程圖和圖4的剖面圖，說明本實施方式的制造CNT-FET200的方法。首先，在步驟SllOO中，準備經(jīng)過鏡面研磨的硅基板等的半導體基板110。接著，在步驟S1200中，在所準備的半導體基板110的兩面上形成絕緣膜112。例 如，在大氣環(huán)境中加熱經(jīng)過鏡面研磨的硅基板，在硅基板(半導體基板110)的兩面上形成 氧化硅膜(絕緣膜112a)后，利用低壓CVD法在氧化硅膜上形成氮化硅膜(絕緣膜112b) 即可。圖4A是表示在兩面上形成氧化硅膜11 后的半導體基板(硅基板)110的示意圖。 圖4B是表示在氧化硅膜11 上進一步形成氮化硅膜112b后的半導體基板(硅基板)110 的示意圖。這樣，絕緣膜112也可以是在氧化硅膜11 上層疊了氮化硅膜112b的雙層結(jié) 構(gòu)。接著，在步驟S1300中，在基板110的絕緣膜112上形成用于成長作為通道的 CNT120的催化劑層210。形成催化劑層210的位置只要是能夠使CNT120成長為最終可將 源電極140與漏電極150連接的位置，則并無特別限定，例如在形成源電極140的區(qū)域內(nèi) 和形成漏電極150的區(qū)域內(nèi)即可。例如，能夠通過使用濺射法在絕緣膜112上依次形成硅 薄膜、鋁薄膜、鐵薄膜和鉬薄膜后進行蝕刻，從而形成催化劑層210。圖4C是表示在絕緣膜 112(氮化硅膜112b)上形成兩個催化劑層210后的情形的示意圖。
接著，在步驟S1400中，從催化劑層210成長CNT120。成長CNT120的方法并無特 別限定，例如使用低壓CVD法即可。此時，優(yōu)選的是由一個或多個CNT120使催化劑層210 間交聯(lián)。圖4D是表示從催化劑層210成長CNT120后的情形的示意圖。接著，在步驟S1500中，形成絕緣保護膜130以使其包覆所成長的CNT120。例如， 在利用催化劑CVD法成長了 CNT120的半導體基板110上形成由氧化硅形成的絕緣保護膜 130即可。圖4E是表示在半導體基板110的配置了 CNT120的面的整面上形成絕緣保護膜 130后的情形的示意圖。接著，在步驟S1600中，在絕緣保護膜130的源電極的形成預定區(qū)域和漏電極的形 成預定區(qū)域中形成接觸孔132，使CNT120的一部分露出。例如，在利用抗蝕劑膜遮蔽由氧 化硅形成的絕緣保護膜130表面的除了接觸孔132的形成預定區(qū)域以外的區(qū)域后，利用含 有氫氟酸的蝕刻液進行濕法蝕刻即可。此時，若基板的絕緣膜112是在氧化硅膜11 上層 疊了氮化硅膜112b的雙層結(jié)構(gòu)，則氮化硅膜112b發(fā)揮作為濕法蝕刻的阻擋層的功能，所 以能夠防止半導體基板110被蝕刻。通過以這樣的方式進行濕法蝕刻，未由抗蝕劑膜遮蔽 的區(qū)域(接觸孔132的形成預定區(qū)域)的絕緣保護膜130被去除，存在于該區(qū)域正下方的 CNT120的側(cè)面露出。圖4F是表示在絕緣保護膜130的源電極140的形成預定區(qū)域和漏電 極150的形成預定區(qū)域中形成接觸孔132后的情形的示意圖。接著，在步驟S1700中，以經(jīng)由接觸孔132而分別與CNT120電連接的方式，在絕緣 保護膜130上形成源電極140和漏電極150。例如，能夠通過使用濺射法在絕緣保護膜130 上形成鋁薄膜后進行蝕刻，從而形成源電極140和漏電極150。圖4G是表示形成源電極140 和漏電極150后的情形的示意圖。在該例子中，在CNT120的側(cè)面露出的狀態(tài)(參照圖4F) 下形成源電極140和漏電極150，因此源電極140和漏電極150僅與作為通道的CNT120的 側(cè)面連接(側(cè)面接觸結(jié)構(gòu))。最后，在步驟S1800中，在半導體基板110的未配置CNT120的面的絕緣膜112上形 成柵電極220。例如，能夠通過使用濺射法在絕緣膜112(氮化硅膜112b)上形成鋁薄膜后進 行蝕刻，從而形成柵電極220。圖4H是表示形成柵電極220后的實施方式1的CNT-FET200 的示意圖。如上所述，在實施方式1的制造方法中，在進入用于形成源電極140和漏電極150 的步驟(S1700)之前，形成包覆作為通道的CNT120的保護膜130，所以能夠在形成源電極 140和漏電極150的步驟中物理地并且化學地保護CNT120。作為結(jié)果，實施方式1的制造 方法能夠制造具有最大限度地發(fā)揮了 CNT的一維性導電的、潔凈CNT通道的CNT-FET。(實施方式2)實施方式2表示還具有配線保護膜的背柵型的CNT-FET的例子。圖5是表示本發(fā)明的實施方式2的CNT-FET的結(jié)構(gòu)的剖面圖。在圖5中， CNT-FET300具有半導體基板110、CNT120、絕緣保護膜130、源電極140、漏電極150、催化 劑層210、柵電極220、以及配線保護膜160。對與實施方式1的CNT-FET相同的結(jié)構(gòu)要素附 加相同的標號，并省略重復部分的說明。配線保護膜160是將絕緣保護膜130以及源電極140和漏電極150的一部分包覆 的絕緣膜。形成配線保護膜160的方法并無特別限定，例如在制作實施方式1的CNT-FET 后，在絕緣保護膜130以及源電極140和漏電極150上形成絕緣膜，并以源電極140和漏電極150的一部分露出的方式進行蝕刻即可。實施方式2的CNT-FET具有也可以發(fā)揮作為密封膜的功能的配線保護膜160，因此 除了實施方式1的效果以外，還能夠使特性更加穩(wěn)定。(實施方式3)在實施方式1和實施方式2中，表示了在半導體基板的兩面上具有絕緣膜(柵極 絕緣膜)的背柵型的CNT-FET的例子，但在實施方式3中，表示僅在半導體基板的單面上具 有絕緣膜(柵極絕緣膜)的背柵型的CNT-FET的例子。圖6是表示本發(fā)明的實施方式3的CNT-FET的結(jié)構(gòu)的剖面圖。在圖6中， CNT-FET400具有半導體基板110、CNT120、絕緣保護膜130、源電極140、漏電極150和催化 劑層210。對與實施方式1的CNT-FET相同的結(jié)構(gòu)要素附加相同的標號，并省略重復部分的 說明。半導體基板110是僅配置了 CNT120的面(圖6中為朝上的面)被絕緣膜(柵極 絕緣膜)112包覆的、由半導體形成的基板。絕緣膜112可以是多層結(jié)構(gòu)，例如可以是在氧 化硅膜上層疊了氮化硅膜的雙層結(jié)構(gòu)。由于未配置CNT120的面(圖6中為朝下的面)未 由絕緣膜包覆，所以實施方式3的CNT-FET400中，半導體基板110的半導體的部分直接發(fā) 揮柵電極的作用。以絕緣膜112僅包覆半導體基板110的單面的方法并無特別限定，但例 如將形成在半導體基板110的兩面上的絕緣膜中的一方去除即可。如上所述，實施方式3的CNT-FET能夠使半導體基板110的由半導體形成的部分 直接發(fā)揮柵電極的作用，所以除了實施方式1的效果以外，還能夠高效率地施加柵極電壓。(實施方式4)在實施方式1 實施方式3中，表示了背柵型的CNT-FET的例子，但在實施方式4 中，表示側(cè)柵型的CNT-FET的例子。圖7是表示本發(fā)明的實施方式4的CNT-FET的結(jié)構(gòu)的剖面圖。在圖7A和圖7B中， CNT-FET500a和500b具有半導體基板110、CNT120、絕緣保護膜134、源電極140、漏電極 150、催化劑層210和柵電極510。對與實施方式1的CNT-FET相同的結(jié)構(gòu)要素附加相同的 標號，并省略重復部分的說明。絕緣保護膜134是與實施方式1 實施方式3的CNT-FET的絕緣保護膜同樣地包 覆CNT120的絕緣膜，但該絕緣保護膜134中不僅形成了源電極140和漏電極150用的接觸 孔，也形成了柵電極510用的接觸孔。柵電極510配置在絕緣保護膜134上，經(jīng)由絕緣保護膜134中形成的接觸孔而連 接于半導體基板110。柵電極510既可以如圖7A所示那樣地形成為與半導體基板110的 絕緣膜(柵極絕緣膜)112連接，也可以如圖7B所示那樣地形成為與半導體基板110的由 半導體形成的部分連接。通過對該柵電極510施加電壓，能夠控制在源電極140與漏電極 150之間流通的電流。本實施方式的CNT-FET500a和500b能夠按照與實施方式1的CNT-FET200大致相 同的順序來制造。也即是說，在絕緣保護膜134中形成接觸孔時(參照圖3的步驟S1600)， 不僅形成源電極和漏電極用的接觸孔，也形成柵電極用的接觸孔，并在形成柵電極510時 (參照圖3的步驟S1800)，在柵電極用的接觸孔的上部形成柵電極510即可。如上所述，實施方式4的CNT_FET500a和500b與實施方式1的CNT-FET同樣，利用絕緣保護膜134保護CNT120上不吸附水分子等，所以能夠降低遲滯特性。另外，由于本實施方式的CNT_FET500a和500b不將半導體基板的背面用作電極， 所以能夠不用擔心半導體基板的背面的狀態(tài)而進行制造。在背柵型的CNT-FET中，使用半 導體基板的背面作為電極，所以若將半導體基板載置在平臺(stage)等上進行加工時損傷 或污染了半導體基板的背面(與平臺接觸的面)的絕緣膜(柵極絕緣膜)，則有可能成品率 下降。另一方面，在實施方式4的側(cè)柵型的CNT-FET中，半導體基板的背面僅發(fā)揮作為支撐 基板的功能，所以即使損傷或污染了半導體基板的背面，成品率也不下降。(實施方式5)在實施方式5中，表示在半導體基板內(nèi)具有擴散層的側(cè)柵型的CNT-FET的例子。圖8是表示本發(fā)明的實施方式5的CNT-FET的結(jié)構(gòu)的剖面圖。在圖8中， CNT-FET600具有半導體基板610、CNT120、保護膜134、源電極140、漏電極150、催化劑層 210和柵電極510。對與實施方式4的CNT-FET相同的結(jié)構(gòu)要素附加相同的標號，并省略重 復部分的說明。CNT120表示η型半導體特性，發(fā)揮作為CNT-FET600的η型通道的功能。制作表示 η型半導體特性的通道的方法并無特別限定，例如使絕緣保護膜134為氮化硅膜即可(例 如，參照日本專利特開2006-222279號公報)。半導體基板610是由η型半導體形成的基板，并在其表面上具有絕緣膜(柵極絕 緣膜)112。另外，半導體基板610在配置了 CNT120—側(cè)的區(qū)域中具有ρ型擴散層620。作 為具有P型擴散層的半導體基板的制作方法，適當?shù)厥褂秒x子注入法等一直以來眾所周知 的方法即可。另外，在本實施方式中，表示了具有含有ρ型擴散層的η型半導體基板和η型通道 的結(jié)構(gòu)例，但即使構(gòu)成為具有含有η型擴散層的ρ型半導體基板和ρ型通道時，也能夠獲得 同樣的效果。實施方式5的CNT-FET600在CNT的正下方具有擴散層，所以除了實施方式4的效 果以外，還能夠提高CNT的靈敏度。例如，當在柵電極上固定抗體而使用CNT-FET作為生物 傳感器時，本實施方式的CNT-FET由于CNT的靈敏度(對于柵電極上產(chǎn)生的抗原抗體反應(yīng) (antigen-antibody reaction)的電流變化率)較高，所以能夠高靈敏度地檢測抗原(被檢 測物質(zhì))。另外，本實施方式的CNT-FET600也可以通過調(diào)整擴散層的雜質(zhì)濃度而調(diào)整CNT 的靈敏度特性。(實施方式6)實施方式6表示還具有配線保護膜、導電性膜及等離子體CVD膜的背柵型CNT-FET 的例子。圖9是表示本發(fā)明的實施方式6的CNT-FET的結(jié)構(gòu)的剖面圖。圖9中，CNT-FET700 具有半導體基板110、CNT120、絕緣保護膜130、源電極140、漏電極150、催化劑層210、柵電 極220、配線保護膜160、導電性膜170及等離子體CVD膜180。對與實施方式1的CNT-FET 相同的結(jié)構(gòu)要素附加相同的標號，并省略重復部分的說明。配線保護膜160是將絕緣保護膜130以及源電極140和漏電極150的一部分包覆 的絕緣膜。本實施方式中，配線保護膜160形成為將絕緣保護膜130、以及源電極及漏電極 的除了伸出配線的區(qū)域以外的區(qū)域包覆。配線保護膜160例如是由氧化硅或氮化硅等絕緣體形成的膜。配線保護膜160的厚度例如為50nm以上、IOOOnm以下。導電性膜170是形成在配線保護膜160與等離子體CVD膜180之間的金屬膜。本 實施方式中，導電性膜170形成為包覆配線保護膜160的整個面。導電性膜170例如是由 鋁或鈦等金屬形成的膜。導電性膜170的厚度例如為IOnm以上、IOOOnm以下。等離子體CVD膜180是利用等離子體CVD法在導電性膜170上形成的絕緣膜。本 實施方式中，等離子體CVD膜180形成為包覆導電性膜170(配線保護膜160)的整個面。 等離子體CVD膜180例如是由氮化硅等形成的膜。等離子體CVD膜180的厚度并無特別限 定。根據(jù)本實施方式，通過設(shè)置導電性膜170，可以預防形成等離子體CVD膜180時絕 緣保護膜130無法充分防止的CNT損傷。特別是CNT容易受到等離子體的損傷，如果用作 通道的CNT受到損傷，則CNT-FET的性能也大幅度地劣化。導電性膜170也可以獲得防止 CNT以外的構(gòu)成要素損傷等效果，特別是對于CNT-FET來說可以獲得非常大的效果。因此， 根據(jù)本實施方式，可以提高利用等離子體CVD法大量生產(chǎn)CNT-FET時的成品率。接著，參照圖10的流程圖和圖11的剖面圖，說明本實施方式的制造CNT-FET200 的方法。首先，在步驟S2100中，準備經(jīng)過鏡面研磨的硅基板等的半導體基板110。接著，在步驟S2200中，在所準備的半導體基板110的兩面上形成絕緣膜(柵極絕 緣膜)112。例如利用熱氧化處理在硅基板(半導體基板110)的兩面上形成氧化硅膜(絕 緣膜11 即可。圖IlA是表示在兩面上形成絕緣膜(氧化硅膜)112后的半導體基板(硅 基板)110的示意圖。然后，在步驟S2300中，在絕緣膜112上的預定位置上形成用來成長成為通道的 CNT120的由金屬形成的催化劑層210。例如可以通過以下操作而形成催化劑層210 1)在 絕緣膜112的整個面上形成硅膜；幻用氟化氫等將形成催化劑層210的位置的硅去除；3) 在去除了硅的區(qū)域中氣相蒸鍍鋁、鐵、鉬等；以及4)去除周圍的硅。圖IlB是表示在絕緣膜 112上形成兩個催化劑層210后的狀態(tài)的示意圖。接著，在步驟S2400中，從催化劑層210成長CNT120。成長CNT120的方法并無特 別限定，例如使用低壓CVD法即可。圖IlC是表示從催化劑層210成長CNT120后的情形的示意圖。接著，在步驟S2500中，形成絕緣保護膜130以使其包覆所成長的CNT120。例如利 用CVD法來形成由氧化硅或氮化硅形成的絕緣保護膜130即可。圖IlD是表示在半導體基 板110的配置了 CNT120的面的整面上形成絕緣保護膜130后的情形的示意圖。接著，在步驟S2600中，在絕緣保護膜130的源電極的形成預定區(qū)域和漏電極的形 成預定區(qū)域中形成接觸孔132，使CNT120的一部分露出。例如，在利用抗蝕劑膜遮蔽絕緣保 護膜130表面的除了接觸孔132的形成預定區(qū)域以外的區(qū)域后，利用含有氫氟酸的蝕刻液 進行濕法蝕刻即可。通過以這樣的方式進行濕法蝕刻，未由抗蝕劑膜遮蔽的區(qū)域(接觸孔 132的形成預定區(qū)域)的絕緣保護膜130被去除，存在于該區(qū)域正下方的CNT120的側(cè)面露 出。圖IlE是表示在絕緣保護膜130的源電極140的形成預定區(qū)域和漏電極150的形成預 定區(qū)域中形成接觸孔132后的情形的示意圖。接著，在步驟S2700中，以經(jīng)由接觸孔132而分別與CNT120電連接的方式，在絕緣19保護膜130上形成源電極140和漏電極150。例如，能夠通過使用濺射法在絕緣保護膜130 上形成鋁薄膜后進行光蝕刻，從而形成源電極140和漏電極150。圖IlF是表示形成源電極 140和漏電極150后的情形的示意圖。繼而，在步驟S2800中，依次形成配線保護膜160、導電性膜170及等離子體CVD膜 180。例如1)使用CVD法，在源電極140及漏電極150上形成由氧化硅或氮化硅等絕緣體形 成的配線保護膜160，2)使用濺射法，在配線保護膜160上形成由鋁或鈦等金屬形成的導電 性膜170，幻使用等離子體CVD法，形成由氮化硅形成的等離子體CVD膜，以及4)利用光蝕 刻，使源電極140及漏電極150的一部分(用來提取端子的區(qū)域)露出即可。圖IlG是表 示在半導體基板110的配置了 CNT120的面的整個面上形成配線保護膜160、導電性膜170 及等離子體CVD膜180后的狀態(tài)的示意圖。圖IlH是表示使源電極140及漏電極150的一 部分(用來提取端子的區(qū)域)露出后的狀態(tài)的示意圖。最后，在步驟S2900中，在半導體基板110的未配置CNT120的面的絕緣膜112上 形成柵電極220。圖IlI是表示形成柵電極220后的實施方式6的CNT-FET700的示意圖。圖12及圖13是表示CNT-FET的柵極電壓與源極-漏極電流的關(guān)系的圖。圖12A 是表示在不形成導電性膜的情況下形成等離子體CVD膜的CNT-FET的特性的圖，圖12B及 圖13是表示形成導電性膜后形成等離子體CVD膜的CNT-FET(本實施方式的CNT-FET)的 特性的圖。根據(jù)圖12A的圖得知，即使在CNT120由絕緣保護膜130保護的情況下，形成等離 子體CVD膜180時CNT也損傷，即便使柵極電壓變化，也無法控制源極-漏極電流。另一方 面，根據(jù)圖12B及圖13的圖得知，通過預先形成導電性膜170，在形成等離子體CVD膜180后 也可以通過使柵極電壓變化而控制源極-漏極電流。即得知，通過預先形成導電性膜170， 可以防止CNT損傷。如上所述，實施方式6的制造方法在利用等離子體CVD法形成最終保護膜(等離 子體CVD膜180)之前，形成保護成為通道的CNT120的導電性膜170，因此可以在形成等離 子體CVD膜180的步驟中保護CNT120。作為結(jié)果，實施方式6的制造方法能夠制造具有最 大限度地發(fā)揮了 CNT的一維性導電的CNT通道的CNT-FET。(實施方式7)實施方式7表示僅在配置了 CNT的區(qū)域上具有導電性膜的背柵型CNT-FET的例 子。圖14是表示本發(fā)明的實施方式7的CNT-FET的結(jié)構(gòu)的剖面圖。圖14中， CNT-FET800具有半導體基板110、CNT120、絕緣保護膜130、源電極140、漏電極150、催化劑 層210、柵電極220、配線保護膜160、導電性膜810及等離子體CVD膜180。對與實施方式 6的CNT-FET相同的結(jié)構(gòu)要素附加相同的標號，并省略重復部分的說明。本實施方式中，導電性膜810并不包覆配線保護膜160的整個面，而是形成在覆蓋 配置了 CNT120的區(qū)域的區(qū)域中。而且，導電性膜810的端部由等離子體CVD膜180完全包 覆。這樣，可以防止導電性膜810與端子接觸而流通不需要的電。僅在特定區(qū)域中形成導電性膜810的方法并無特別限定。例如像圖15所示那樣， 1)利用濺射法在配線保護膜160的整個面上形成導電性膜810 (參考圖15A)，以及2)利用 光蝕刻將除了配置了 CNT120的區(qū)域以外的區(qū)域的導電性膜810去除即可(參考圖15B)。
3.本發(fā)明的CNT的制造方法如上所述，制造本發(fā)明的CNT-FET時，也可以在基板上成長CNT。CNT的制造方法大致分為電弧放電(arc discharge)法、激光蒸鍍法及CVD法 的三種。這些方法中，利用CVD法制造CNT的方法是在過渡金屬催化劑的存在下，使作為 原料的含有碳原子的氣體反應(yīng)而成長CNT。過渡金屬催化劑也可以配置在基板等上。例 如已知將醇氣體作為原料的、利用CVD法制造CNT的方法(Chemical Physics Letters, Vol. 360，p. 229-234 ;J. Phys. Chem. B, Vol. 108，p. 16451-16456 ；表面科學，Vol. 25，No. 6， p.318-32Q。任一文獻中，均是將配置了金屬催化劑(鐵系)的基板放入到石英管內(nèi)， 對石英管內(nèi)進行減壓，并加熱到約600°C 900°C，向石英管內(nèi)導入醇，從而在基板上成 長CNT。另一方面，報告了在晶片上氣相成長CNT而制作CNT陣列的技術(shù)(日本專利特開 2007-161576 號公報)。一般認為，CVD法由于原料為氣體，因此通常適合于大量生產(chǎn)。如果將常溫下為液 體的物質(zhì)的氣體作為原料，則更容易應(yīng)用于工業(yè)生產(chǎn)。但是，現(xiàn)有的利用CVD法的CNT的制 造只是研究室水平的規(guī)模的制造，難以應(yīng)用于工業(yè)規(guī)模。因此，說明能夠以工業(yè)規(guī)模制造高 質(zhì)量的CNT的本發(fā)明的CNT的制造方法。本發(fā)明的CNT的制造方法當然可以在制造本發(fā)明 的CNT-FET時使用。本發(fā)明的CNT的制造方法的特征在于在其平面上配置了催化劑的基板上，使用 低壓CVD裝置來氣相成長CNT。也即是說，本發(fā)明的CNT是形成在配置了用來氣相成長CNT 的催化劑的基板上。基板的種類并無特別限定，當應(yīng)用半導體制造工序中使用的低壓CVD裝置時，優(yōu) 選半導體晶片。所謂半導體晶片，是指使半導體物質(zhì)結(jié)晶成長為直徑約120mm 200mm左 右的圓柱狀，將所得的晶錠(ingot)切成約0. 5mm 1. 5mm的薄片而制作的大致圓形的圓 盤。半導體物質(zhì)的例子包括硅等。在基板的平面上，配置用來由含有碳原子的原料氣體氣相成長CNT的催化劑。催 化劑的種類并無特別限定，為鐵、鈷、鎳或它們的合金的粒子即可。催化劑利用濺射法在基 板上圖案化而配置即可。另外，也可以將基板的平面劃分成格子狀而分為多個區(qū)域。而且，通過在多個區(qū)域 中分別設(shè)置催化劑，可以由一個基板獲得多個CNT元件(device) (CNT-FET等)的芯片。本發(fā)明的基板優(yōu)選的是與普通的半導體晶片同樣地具有定向平面(orientation flat)或凹口(notch)。根據(jù)定向平面或凹口，可以得知半導體結(jié)晶的方位。用來氣相成長CNT的原料氣體只要是含有碳原子的氣體則并無特別限定。這種氣 體的例子包括甲烷、乙烷、丙烷等飽和烴氣體，乙烯或乙炔等不飽和烴氣體。其中，原料氣體 優(yōu)選的是在常溫(約25°C )下為液體，且在0. ITorr 0. 6Torr下為氣體的物質(zhì)。其原因 在于，如果在常溫下為液體，則可以容易地獲取高純度的原料，安全性也較高。優(yōu)選的原料 氣體的例子包括乙醇。如下所述，在向配置形成了催化劑的基板的處理室中導入CNT的原料氣體之前， 導入還原性氣體。還原性氣體可以使形成在基板的平面上的催化劑活化。還原性氣體的例 子包括氫氣。另外，也可以與還原性氣體一起導入惰性氣體。這是因為，稀釋還原性氣體。 惰性氣體的例子包括氮氣或氬氣等。
本發(fā)明的CNT的制造方法可以使用半導體制造工序中通用的低壓CVD裝置來進 行。低壓CVD裝置大致分為批次式(batch type)(參考圖16及圖17)和單片式(參考圖 18)。批次式根據(jù)腔室(chamber)的配置形態(tài)而可以分類為臥式(參考圖16)和立式(參 考圖17)。批次式的低壓CVD裝置具有腔室。腔室通常是由石英形成的管狀構(gòu)件。在腔室的 內(nèi)部，配置了用來處理基板(包括在基板上形成CNT)的處理室。批次式的低壓CVD裝置的 腔室可以橫置(管的軸方向為水平方向)，也可以豎置(管的軸方向為鉛垂方向)。批次式的低壓CVD裝置具有氣體導入機構(gòu)，用來對腔室的處理室導入氣體。導入 到處理室中的氣體除了 CNT的原料氣體以外，還有還原性氣體或惰性氣體等。原料氣體為 乙醇等。另外，批次式的低壓CVD裝置具有排氣機構(gòu)，用來排出腔室的處理室內(nèi)的氣體。 通過排出氣體可以對處理室減壓，例如可以設(shè)定為0. ITorr 0. 6Torr。通過減壓到 0. ITorr 0. 6Τοπ·，更可靠地排出腔室內(nèi)的大氣(氧氣或大氣中的其他雜質(zhì))，可以排除外 部氣體的主要因素而在更高的潔凈狀態(tài)下制造CNT。另一方面，如果減壓不充分(例如為5 IOTorr)，則有時氣相成長時原料氣體 (乙醇等)的揮發(fā)量變高，由此CNT的交聯(lián)率過度上升?？梢韵氲饺绻@樣則包含金屬性 CNT的多個CNT交聯(lián)，作為目標的用一個SWCNT (Single-WalledCarbon Nanotube，單壁碳納 米管)進行交聯(lián)的CNT-FET的成品率下降的可能性較高。優(yōu)選的是在批次式的低壓CVD裝置的腔室周圍設(shè)置加熱器(heater)。可以利用加 熱器來調(diào)整配置在處理室中的基板的溫度。導入CNT的原料氣體時的、處理室內(nèi)的基板溫 度優(yōu)選為700°C以上、900°C以下。這是因為，高效率地形成CNT。另外，將搬入了基板的處 理室減壓到低于大氣壓的壓力。使用批次式的低壓CVD裝置時，將裝載多個基板的夾具(jig)搬入到處理室中。夾 具上配置的多個基板優(yōu)選的是相互分開，且將配置了催化劑的基板表面配置為相互平行。 更具體來說，基板彼此優(yōu)選存在約6mm的間隔。另外，裝載在夾具上的多個基板優(yōu)選的是以其平面與腔室的管的軸方向正交的方 式配置在處理室中。也即是說，由于批次式臥式低壓CVD裝置的腔室的管的軸為水平，因此 基板平面優(yōu)選配置在鉛垂方向上。另一方面，由于批次式立式低壓CVD裝置的腔室的管的 軸為鉛垂，因此基板平面優(yōu)選配置在水平方向上。另一方面，單片式的低壓CVD裝置的腔室也可以與批次式同樣地為管狀，其形狀 并無特別限定。腔室的內(nèi)部具有用來對基板實施處理的處理室，將基板一個一個地搬入到 該處理室中。優(yōu)選的是在處理室中的配置基板的部位設(shè)有用來調(diào)整基板的溫度的加熱器。單片式的低壓CVD裝置的腔室與批次式的低壓CVD裝置同樣地具有用來向處理室 中導入氣體的氣體導入機構(gòu)、及排出處理室內(nèi)的氣體的排氣機構(gòu)。單片式的低壓CVD裝置的腔室具有裝載了多個基板的夾具。將夾具上配置的多個 基板一個一個地搬入到腔室內(nèi)的處理室中。在夾具和腔室之間也可以設(shè)置預備室。預備室 與處理室隔著可開閉的隔板而相鄰。當存在預備室時，首先將基板一個一個地搬入到預備 室中，然后再將該基板搬入到處理室中。當基板搬入到預備室中時，將預備室調(diào)整為低于大 氣壓的氣壓，然后將預備室的基板搬入到經(jīng)減壓的處理室中。22
以下，參考附圖對本發(fā)明的CNT的制造方法進行說明。1.利用使用批次式臥式低壓CVD裝置的CVD法制造CNT圖16中示出了批次式低壓CVD裝置，且該裝置是將構(gòu)成腔室1的石英管1_1橫置 的裝置(使腔室的石英管1-1的軸為水平)。在石英管1-1內(nèi)部的處理室1-2中配置多個 基板6。在腔室1的周圍配置了加熱器2。腔室1與向處理室1-2中導入氣體的氣體導入機構(gòu)3連接。氣體導入機構(gòu)3具 有作為與腔室1的連接口的氣體導入口 3-1，以及和氣體導入口 3-1連通的1)原料氣體 (圖中為乙醇)供給源3-2、2)還原性氣體(圖中為氫氣)供給源3-3、3)惰性氣體(圖中 為氮氣)供給源3-4、及4)載氣供給源3-5。所謂載氣，是指和原料氣體一起被導入到處理 室1-2中的氣體。氣體導入機構(gòu)3的氣體流路中，適當?shù)卦O(shè)置質(zhì)量流量控制器MFCl 3、過 濾器F、氣體流量計MFM、減壓閥R、氣體傳感器G等。腔室1與排出處理室1-2的氣體的排氣機構(gòu)4連接。排氣機構(gòu)4具有作為與腔室 1的連接口的排氣口 4-1、主閥M、壓力控制器(Auto Pressure Controller)APC、渦輪分子 泵TMP、擴散泵DP。在腔室1中，設(shè)置了向處理室1-2中搬入基板6，或者將處理室1-2內(nèi)的基板6搬 出的基板搬入搬出機構(gòu)5?；灏崛氚岢鰴C構(gòu)5具有作為對腔室1的出入口的基板搬入口 5-1、裝載多個基板6的舟皿(boat)(夾具)5-2、向處理室1_2內(nèi)搬入或自處理室1_2中搬 出舟皿5-2的叉架(fork) 5-3。也即是說，在處理室1_2中僅配置裝載了基板6的舟皿5_2， 進行基板6的處理(形成CNT等)。圖19是表示使用圖16所示的低壓CVD裝置的CNT的制造工序與基板的溫度的關(guān) 系的圖。首先，將裝載基板6的舟皿5-2搬入到處理室1-2中，降低搬入了基板6的處理室 1-2內(nèi)部的氣壓(步驟1)。步驟1中，基板的溫度設(shè)定為催化劑不容易被氧化的溫度以下 (約500°C以下)即可，并不需要一定為室溫。減壓后的處理室內(nèi)的氣壓優(yōu)選在0. ITorr 0. 6Torr的范圍內(nèi)。當處理室1-2內(nèi)部的氣壓下降至預定值后，對配置在腔室1周圍的加熱器2進行 加熱，使基板6的溫度上升至CNT生成溫度(步驟幻。所謂CNT生成溫度，例如為700°C 900°C。步驟2中，在加熱基板6的同時，向處理室1-2中導入還原性氣體(氫氣等)及惰 性氣體(氮氣等)。當處理室1-2內(nèi)的基板6的溫度上升至CNT生成溫度后，向處理室1_2中導入原 料氣體(乙醇等)(步驟3)?；?的溫度優(yōu)選維持在700°C 900°C，處理室1_2內(nèi)部的 氣壓優(yōu)選維持在0. 1 0. BTorr0步驟3的時間只要為在基板上成長CNT所必需的時間以 上即可，通常為約1小時以下。在基板6上成長CNT后，使基板6的溫度下降(步驟4)。基板6的下降后的溫度 只要為所形成的CNT不被空氣中的氧氣氧化的溫度以下即可。該下降后的溫度為約600°C 以下即可，并不需要一定下降至室溫左右。而且，在將形成了 CNT的基板搬出后搬入其他基 板而反復制造CNT的情況下，如果使基板的溫度下降至室溫左右，則將其他基板的溫度上 升至CNT生成溫度需要大量的熱量，且耗費時間。因此，該下降后的基板的溫度優(yōu)選的是約 600°C以下且為室溫以上。使基板的溫度下降后，向處理室1-2的內(nèi)部導入惰性氣體，使氣壓與大氣壓相同。然后，將裝載形成了 CNT的基板6的舟皿5-2從處理室1-2中搬出(步驟5)。2.利用使用批次式立式低壓CVD裝置的氣相成長法制造CNT圖17中示出了批次式低壓CVD裝置，且該裝置是將構(gòu)成腔室1的石英管1_1豎置 的裝置(使腔室的石英管1-1的軸為鉛垂)。該批次式低壓CVD裝置具有與圖16所示的批 次式低壓CVD裝置同樣的加熱器2、氣體導入機構(gòu)3、排氣機構(gòu)4、基板搬入搬出機構(gòu)5’。如圖17所示，將基板6以其平面呈水平的方式搬入到處理室1-2中，除此以外，可 以與使用圖16所示的裝置的方法同樣地制造CNT。3.利用使用單片式低壓CVD裝置的氣相成長法制造CNT圖18中示出單片式的低壓CVD裝置。單片式的低壓CVD裝置與批次式低壓CVD (圖 16或圖17)同樣，具有具備用來對基板6實施處理的處理室1-2的腔室1，但還具有與腔室 1相鄰的預備室7。另外，具有排出處理室1-2內(nèi)部的氣體的排氣機構(gòu)4、以及排出預備室7 內(nèi)部的氣體的排氣機構(gòu)4’。處理室1-2的內(nèi)部與預備室7的內(nèi)部由可開閉的隔板8隔開， 而可以獨立控制各內(nèi)部的氣壓。另外，在處理室1-2的內(nèi)部配置用來加熱基板6的加熱器 2。單片式的低壓CVD裝置的腔室1與用來對處理室1-2供給氣體的氣體導入機構(gòu)3 連接。氣體導入機構(gòu)3的結(jié)構(gòu)設(shè)定為與所述批次式低壓CVD的氣體導入機構(gòu)3相同即可。單片式的低壓CVD裝置具有基板搬入搬出機構(gòu)5，基板搬入搬出機構(gòu)5具有裝載 多個基板6的夾具5-1、將基板6 —個一個地搬入到預備室中的機構(gòu)、使預備室中所搬入的 基板移動到處理室中的機構(gòu)、以及將處理室中所搬入的基板搬出的機構(gòu)(各機構(gòu)未圖示)。首先，將固定在夾具5-1上的基板6中的一個搬入到預備室7中，利用排氣機構(gòu) (泵)4’使預備室7內(nèi)部的氣壓下降。另一方面，也利用排氣機構(gòu)(泵)4使腔室1的處理 室1-2內(nèi)部的氣壓下降。打開處理室1-2的內(nèi)部與預備室7的內(nèi)部間的隔板8，使預備室7的基板6移動到 處理室1-2中。利用加熱器2，使移動到處理室1-2中的基板6的溫度上升至碳納米管生成 溫度(約700 900°C )。此時，利用氣體導入機構(gòu)3將還原性氣體及惰性氣體導入到處理 室1-2中。使處理室1-2內(nèi)的基板6的溫度上升后，利用氣體導入機構(gòu)3將碳納米管的原 料氣體導入到處理室1-2中，在基板6上成長碳納米管。成長碳納米管后，使基板6的溫度 下降至碳納米管不被空氣中的氧氣氧化的溫度。將溫度下降后的基板6從處理室1-2中搬 出ο另一方面，在處理室1-2中對一個基板進行處理期間，在預備室7中搬入另一個基 板6，使預備室7內(nèi)部的氣壓下降。當處理室1-2的基板6被搬出后，緊接著使預備室7中 所搬入的基板6移動到處理室1-2中，反復實施同樣的工序。本申請主張基于2008年5月四日提交的日本專利特愿2008-141161的優(yōu)先權(quán)。 該申請的說明書和附圖中記載的內(nèi)容被全部引用于本申請的說明書中。工業(yè)實用性本發(fā)明能夠再現(xiàn)性良好地制造穩(wěn)定表現(xiàn)出優(yōu)異的導電特性的CNT-FET，因此對于 制造含有CNT-FET的集成元件或傳感器等有用。
權(quán)利要求
1.一種場效應(yīng)晶體管，其特征在于具有 柵極絕緣膜；包含配置在所述柵極絕緣膜上的碳納米管的通道； 包覆所述碳納米管的絕緣保護膜；分別配置在所述絕緣保護膜上，且經(jīng)由所述絕緣保護膜中形成的接觸孔而與所述碳納 米管電連接的源電極及漏電極；形成在所述柵極絕緣膜上的柵電極；包覆所述絕緣保護膜的等離子體化學氣相沉積膜；以及形成在所述絕緣保護膜與所述等離子體化學氣相沉積膜之間的導電性膜。
2.如權(quán)利要求1所述的場效應(yīng)晶體管，其特征在于在所述絕緣保護膜與所述導電性 膜之間，還具有保護所述源電極及所述漏電極的配線保護膜。
3.如權(quán)利要求1所述的場效應(yīng)晶體管，其特征在于 所述柵極絕緣膜形成在半導體基板的兩面上，所述源電極及所述漏電極形成在所述半導體基板的第1面上所形成的柵極絕緣膜側(cè)， 所述柵電極形成在所述半導體基板的相對于所述第1面為背面?zhèn)鹊牡?面上所形成的 柵極絕緣膜側(cè)。
4.如權(quán)利要求1所述的場效應(yīng)晶體管，其特征在于 所述柵極絕緣膜形成在半導體基板面上，所述柵電極形成在形成有所述源電極及所述漏電極的柵極絕緣膜的面的同一面?zhèn)取?br> 5.如權(quán)利要求1所述的場效應(yīng)晶體管，其特征在于所述導電性膜形成在覆蓋所述碳 納米管的區(qū)域中。
6.如權(quán)利要求1所述的場效應(yīng)晶體管，其特征在于所述導電性膜的端部由所述等離 子體化學氣相沉積膜包覆。
7.如權(quán)利要求1所述的場效應(yīng)晶體管，其特征在于所述導電性膜的厚度為IOnm以 上、且IOOOnm以下。
8.如權(quán)利要求1所述的場效應(yīng)晶體管，其特征在于所述柵極絕緣膜的厚度為50nm以 上、且IOOOnm以下。
9.一種場效應(yīng)晶體管的制造方法，其特征在于包括以下步驟 形成柵極絕緣膜；在所述柵極絕緣膜上配置碳納米管； 形成包覆所述碳納米管的絕緣保護膜；在所述絕緣保護膜上，形成經(jīng)由所述絕緣保護膜中形成的接觸孔而與所述碳納米管電 連接的源電極及漏電極；形成保護所述源電極及所述漏電極的配線保護膜； 在所述配線保護膜上形成導電性膜；以及 在所述導電性膜上形成等離子體化學氣相沉積膜。
全文摘要
本發(fā)明涉及碳納米管場效應(yīng)晶體管的制造方法，其能夠再現(xiàn)性良好地制造穩(wěn)定表現(xiàn)出優(yōu)異的導電特性的碳納米管場效應(yīng)晶體管。首先，在基板上配置成為通道的碳納米管后，用絕緣保護膜包覆碳納米管。接著，在絕緣保護膜上形成源電極及漏電極。此時，在保護膜中形成接觸孔，使碳納米管與源電極及漏電極連接。然后，在絕緣保護膜和源電極及漏電極上，依次形成配線保護膜、導電性膜及等離子體CVD膜。這樣制造的場效應(yīng)晶體管中，成為通道的碳納米管不被污染并且無損傷，因此穩(wěn)定地表現(xiàn)出優(yōu)異的導電特性。
文檔編號H01L29/786GK102047430SQ20098011979
公開日2011年5月4日 申請日期2009年5月22日 優(yōu)先權(quán)日2008年5月29日
發(fā)明者中村基訓, 小笠原邦男, 山林智明, 石垣忠, 稗貫豊, 菊地洋明, 近藤勝則, 須芭行稱守, 高橋理 申請人:三美電機株式會社