專利名稱：用以釋放應(yīng)力堆積的沉積方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于半導(dǎo)體制造方法。更特別地，本發(fā)明是關(guān)于用以減少半導(dǎo)體結(jié)構(gòu)的 彎曲作用的間隙填充(gapfill)方法。
背景技術(shù)：
半導(dǎo)體技術(shù)發(fā)展長期面臨的挑戰(zhàn)之一為期望不斷增加電路元件密度和基板上的 互聯(lián)(interconnection)，又不會互相產(chǎn)生寄生作用。通過提供填滿電氣絕緣材料的間隙 (gap)或溝槽(trench)以物理性且電性隔離元件通?？煞乐共划?dāng)?shù)慕换プ饔?。然而，隨 著電路密度增加，間隙寬度縮小，深寬比亦隨之提高，以致更難填充間隙且不形成空隙。間 隙未填滿時(shí)，并不期望形成空隙，因?yàn)榭障稌划?dāng)影響完成裝置的運(yùn)作，例如將雜質(zhì)設(shè)陷 (trapping)于絕緣材料內(nèi)。常用于間隙填充應(yīng)用的技術(shù)為化學(xué)氣相沉積(“CVD”)技術(shù)。傳統(tǒng)熱CVD工 藝供應(yīng)反應(yīng)氣體至基板表面，此處發(fā)生熱引發(fā)化學(xué)反應(yīng)而形成所需膜。等離子體增強(qiáng) (Plasma-enhanced)化學(xué)氣相沉積(“PECVD”)技術(shù)通過施加給基板表面附近的反應(yīng)區(qū)的 射頻(“RF”)能量來促進(jìn)反應(yīng)氣體激發(fā)及/或解離，從而產(chǎn)生等離子體。等離子體中的高 反應(yīng)性物種會減低產(chǎn)生化學(xué)反應(yīng)所需的能量，相較于傳統(tǒng)熱CVD工藝，此有效降低了 CVD工 藝所需的溫度。利用高密度等離子體(“HDP”)CVD技術(shù)可進(jìn)一步發(fā)揚(yáng)這些優(yōu)點(diǎn)，其中密集 等離子體在低真空壓力下形成，使得等離子體物種更具反應(yīng)性。盡管這些技術(shù)統(tǒng)稱為“CVD 技術(shù)”，但其有各自的特征而較適合或不適合某些特定應(yīng)用。在一些情況下，間隙有高深寬比和窄寬度，利用“沉積/蝕刻/沉積”工藝的熱CVD 技術(shù)已填充間隙，包括依序沉積材料、回蝕部分材料及沉積額外材料。蝕刻步驟用來重新 塑形(reshape)部分填充的間隙、打開間隙讓更多材料可在間隙關(guān)閉前沉積及留下內(nèi)部間 隙。沉積/蝕刻/沉積工藝亦已配合PECVD技術(shù)使用，但一些熱和PECVD技術(shù)即使循環(huán)進(jìn) 行沉積及蝕刻步驟，仍無法填充極高深寬比的間隙。沉積/蝕刻/沉積工藝也顯示能改善HDP-CVD工藝的間隙填充能力。起初，沉積 /蝕刻/沉積工藝應(yīng)用到HDP-CVD直覺上是不可行的，因?yàn)槠洳幌馪ECVD工藝，HDP-CVD工 藝期間沉積膜時(shí)，等離子體中的高密度離子物種將濺射膜。在沉積工藝期間同時(shí)濺射及沉 積材料可在沉積時(shí)保持間隙敞開，因此一般認(rèn)為無需多余、個(gè)別的中間蝕刻步驟。傳統(tǒng)上，將間隙填充介電材料填入半導(dǎo)體基板的間隙前，形成襯層(liner layer)。襯層為應(yīng)力層。已發(fā)現(xiàn)若淺溝槽隔離(STI)結(jié)構(gòu)的接線尺寸持續(xù)縮小，則襯層將 彎曲STI結(jié)構(gòu)的接線而密封二相鄰STI結(jié)構(gòu)接線間的間隙。密封STI結(jié)構(gòu)的間隙后，沉積 /蝕刻/沉積工藝無法提供間隙填充材料至間隙內(nèi)以供隔離。若STI結(jié)構(gòu)的接線的深寬比 大于約10 1，則彎曲作用變得更糟。隨著趨勢不斷傾向更密集地封裝裝置，將期望找出新 方法來沉積介電材料至深寬比持續(xù)提高的間隙。發(fā)明簡要本發(fā)明的實(shí)施方式是關(guān)于釋放形成在半導(dǎo)體結(jié)構(gòu)的特征結(jié)構(gòu)上的襯層的應(yīng)力的 方法。釋放襯層的應(yīng)力預(yù)期可減少造成特征結(jié)構(gòu)接線黏附(sticking)的接線彎曲作用。通過減少接線的彎曲作用，可將間隙填充材料適當(dāng)填入特征結(jié)構(gòu)的間隙內(nèi)。本發(fā)明的一實(shí)施方式提出用以釋放在半導(dǎo)體基板上具介電材料的特征結(jié)構(gòu)的應(yīng) 力堆積(buildup)的沉積方法。特征結(jié)構(gòu)包括由間隙隔開的接線。所述方法包括在腔室中 在半導(dǎo)體基板的特征結(jié)構(gòu)上形成襯層。釋放特征結(jié)構(gòu)上的襯層應(yīng)力可實(shí)質(zhì)減少特征結(jié)構(gòu)的 接線彎曲。介電膜沉積在應(yīng)力釋放的襯層上，以實(shí)質(zhì)填充特征結(jié)構(gòu)的間隙。附圖簡要說明為進(jìn)一步理解本發(fā)明的本質(zhì)和優(yōu)點(diǎn)，可參閱其余說明書部分和附圖，其中各圖中 相同的元件符號代表相似的元件。在一些例子中，元件符號和連字號后的次標(biāo)示表示多個(gè) 相仿部件。若提及某一元件符號而不指明現(xiàn)存次標(biāo)示(sublabel)，則是指稱所有相仿部件。

圖1為根據(jù)本發(fā)明的示例沉積方法的流程圖；圖2繪示STI結(jié)構(gòu)的彎曲現(xiàn)象且未釋放襯層應(yīng)力的截面圖；圖3為根據(jù)本發(fā)明一實(shí)施方式的示例STI結(jié)構(gòu)的簡化截面圖，具有應(yīng)力釋放步 驟；圖4A為根據(jù)本發(fā)明一實(shí)施方式的示例CVD系統(tǒng)的簡化截面圖；以及圖4B為根據(jù)本發(fā)明一實(shí)施方式的基板處理系統(tǒng)的系統(tǒng)監(jiān)視器/控制器部件的簡 化示意圖。發(fā)明的詳細(xì)描述本發(fā)明是關(guān)于半導(dǎo)體制造方法。更具體地，本發(fā)明是關(guān)于用以減少半導(dǎo)體結(jié)構(gòu)的 彎曲作用的間隙填充方法。方法可包括在半導(dǎo)體結(jié)構(gòu)的特征結(jié)構(gòu)上形成襯層。將間隙填充 材料填入特征結(jié)構(gòu)的間隙前，方法包括釋放形成在特征結(jié)構(gòu)上的襯層應(yīng)力。特征結(jié)構(gòu)可包 括寬度約40納米(nm)或以下及/或深寬比約10或以上的接線。釋放襯層的應(yīng)力預(yù)期可減 少造成特征結(jié)構(gòu)接線黏附(stick)的特征結(jié)構(gòu)接線彎曲作用。藉由減少接線的彎曲作用， 可將間隙填充材料適當(dāng)填入特征結(jié)構(gòu)的間隙內(nèi)。圖1為根據(jù)本發(fā)明一實(shí)施方式的沉積方法的流程圖。在圖1中，方法100包括步 驟110，用以在半導(dǎo)體基板的特征結(jié)構(gòu)上沉積襯層。特征結(jié)構(gòu)例如可為淺溝槽隔離(STI)結(jié) 構(gòu)、多條柵線、多條導(dǎo)線或其它半導(dǎo)體結(jié)構(gòu)。例如，特征結(jié)構(gòu)包括由間隙隔開的接線。在使 用STI結(jié)構(gòu)的實(shí)施方式中，接線可為由溝槽隔開的有源區(qū)(active region)。襯層例如可為 氧化物層、氮化物層、氮氧化物層或類似物。在一些實(shí)施方式中，襯層可由四乙基正硅酸鹽 (tetra-ethyl-ortho-silicate,TEOS)組成。襯層可實(shí)質(zhì)共形(conformal)覆蓋半導(dǎo)體基 板的特征結(jié)構(gòu)。在一實(shí)施方式中，襯層可以高深寬比工藝(HARP)系統(tǒng)、eHARP系統(tǒng)或其它 化學(xué)氣相沉積(CVD)系統(tǒng)形成。在另一實(shí)施方式中，襯層可例如在氧化物/氮氧化物氣體 環(huán)境中以快速熱工藝形成在特征結(jié)構(gòu)上。例如，特征結(jié)構(gòu)可為包括溝槽的STI結(jié)構(gòu)，用以隔開半導(dǎo)體結(jié)構(gòu)的有源區(qū)。具有拉 伸應(yīng)力的襯層可沉積在STI結(jié)構(gòu)上。應(yīng)力可為約50MPa至約500MPa之間，且可彎曲STI結(jié) 構(gòu)的接線。襯層沉積可包括利用HARP，其可包括使用臭氧(O3)/TEOS基的次大氣壓化學(xué)氣 相沉積(SACVD)工藝。雖然圖中僅顯示一襯層沉積在半導(dǎo)體基板上，但本發(fā)明的范圍不限 于此。多個(gè)襯層可形成在基板上。在圖1中，方法100可包括步驟120，用以釋放在半導(dǎo)體基板的特征結(jié)構(gòu)上的襯 層應(yīng)力。在一實(shí)施方式中，用以釋放襯層應(yīng)力的步驟120可包括在沉積腔室中將襯層擱置(idling)在基板上。即，襯層沉積工藝(步驟110)和應(yīng)力釋放工藝(步驟120)可以是在 同一沉積腔室進(jìn)行。沉積腔室的腔室溫度可為例如約450°C與約550°C之間。在另一實(shí)施 方式中，擱置襯層的應(yīng)力釋放工藝(步驟120)可以是在不同于步驟110的沉積腔室的設(shè)備 或裝備中進(jìn)行。在又一實(shí)施方式中，步驟120可包括以約室溫至約1000°C的溫度退火處理 襯層一段預(yù)定退火時(shí)間。退火時(shí)間隨著退火溫度上升而縮短。退火工藝可例如為熱工藝、 等離子體處理及/或其它能釋放襯層應(yīng)力的工藝。襯層可暴露于包括氮?dú)狻⒀鯕?、空氣? 或惰性氣體(inert gas)的氣體環(huán)境。本領(lǐng)域的普通技術(shù)人員可依本發(fā)明的實(shí)施方式來調(diào) 整退火時(shí)間和退火工藝，以適當(dāng)釋放襯層的應(yīng)力。進(jìn)行用以釋放襯層應(yīng)力的應(yīng)力釋放工藝(步驟120)后，至少一介電膜沉積在襯 層上且實(shí)質(zhì)填充特征結(jié)構(gòu)的間隙(步驟130)。介電膜例如可為間隙填充材料或可流動式 (flowable)介電材料，其可適當(dāng)填入特征結(jié)構(gòu)的間隙。間隙填充介電材料例如可為氧化物、 氮化物、氮氧化物或類似物，其在施行任何退火工藝前比襯層還不堅(jiān)實(shí)。在實(shí)施方式中，間 隙填充介電材料可為由含氧與含硅前驅(qū)物反應(yīng)形成的氧化硅型電介質(zhì)。例如，氧化物電介 質(zhì)可由遠(yuǎn)程產(chǎn)生的氧原子自由基(即含氧前驅(qū)物)與有機(jī)硅前驅(qū)物(即含硅前驅(qū)物)反應(yīng) 而得。沉積間隙填充介電組成物的方法的其它細(xì)節(jié)和例子可參見共同受讓的美國專利申請 序號 No. 11/549，930、于 2006 年 10 月 16 日申請、發(fā)明名稱“FORMATION OF HIGH QUALITY DIELECTRIC FILMS OF SILICON DIOXIDE FOR STI =USAGE OF DIFFERENT SILOXANE-BASED PRECURSORS FOR HARP 11-REMOTE PLASMA ENHANCED DEPOSITION PROCESSES (形成用于 STI的高質(zhì)量二氧化硅介電膜使用用于HARP II-遠(yuǎn)程等離子體增強(qiáng)沉積工藝的不同硅 氧烷基前驅(qū)物)，，；和美國專利申請序號No. 11/754，440、于2007年5月四日申請、名稱 "CHEMICAL VAPOR DEPOSITION OF HIGH QUALITY FLOW-LIKE SILICON DIOXIDE USING A SILICON CONTAINING PRECURSOR AND ATOMIC OXYGEN(使用含硅前驅(qū)物和氧原子的高質(zhì)量 流式二氧化硅的化學(xué)氣相沉積)”，在此并入兩個(gè)專利申請的全部內(nèi)容供作參考。在各實(shí)施方式中，形成多個(gè)間隙填充材料來實(shí)質(zhì)填充半導(dǎo)體基板的間隙。例如，沉 積/蝕刻/沉積工藝可用來填充特征結(jié)構(gòu)的間隙。沉積/蝕刻/沉積工藝可反復(fù)進(jìn)行超過 一次以實(shí)質(zhì)填充半導(dǎo)體基板的間隙。本領(lǐng)域的普通技術(shù)人員可增加退火及/或其它工藝來 填充半導(dǎo)體基板的間隙，進(jìn)而修改本申請的示例實(shí)施方式。如圖2所示，已發(fā)現(xiàn)特征結(jié)構(gòu)中線寬約40nm或以下、深寬比約10或以上的接線易 受襯層應(yīng)力損害。圖2繪示STI結(jié)構(gòu)的彎曲現(xiàn)象的示意性截面圖，該彎曲現(xiàn)象由襯層應(yīng)力 引起。若接線的深寬比小于約10，則襯層應(yīng)力造成的彎曲作用可能并不嚴(yán)重。若線寬大于 約40nm，彎曲作用亦可能不嚴(yán)重。在圖2中，襯層210沉積在半導(dǎo)體基板200上的STI結(jié)構(gòu)205上。襯層210的應(yīng)力 可在例如約50MPa至約500MPa之間。未實(shí)質(zhì)釋放襯層210的應(yīng)力時(shí)，襯層210的應(yīng)力會彎 曲STI結(jié)構(gòu)205的接線。在一些情況下，襯層210的應(yīng)力將不當(dāng)彎曲STI結(jié)構(gòu)205的接線， 導(dǎo)致接線黏在一起。由于彎曲作用所致，后續(xù)的間隙填充介電材料220可無法填入STI結(jié)構(gòu) 205的相黏接線之間的間隙。因而在STI結(jié)構(gòu)205內(nèi)形成空隙(void)及/或裂縫(seam)。如圖1所述，填充間隙填充介電材料前，應(yīng)力釋放工藝(步驟120)可適當(dāng)釋放襯 層應(yīng)力，以實(shí)質(zhì)減少彎曲作用。圖3為根據(jù)本發(fā)明一實(shí)施方式的示例STI結(jié)構(gòu)經(jīng)釋放襯層 應(yīng)力后的簡化截面圖。在圖3中，襯層310置于半導(dǎo)體結(jié)構(gòu)300的STI結(jié)構(gòu)305上。沉積襯層310后，對襯層310施行應(yīng)力釋放工藝(圖1的步驟120)。應(yīng)力釋放工藝可適當(dāng)釋放 襯層310的應(yīng)力，如此STI結(jié)構(gòu)305的接線不會因襯層310的應(yīng)力而實(shí)質(zhì)彎曲及/或相黏。 藉由實(shí)質(zhì)減少彎曲作用，間隙填充介電材料320可適當(dāng)填入STI結(jié)構(gòu)305的接線之間的間 隙。注意應(yīng)力釋放工藝(步驟120)是在沉積間隙填充介電材料320前進(jìn)行，藉以有效減少 彎曲作用。在各實(shí)施方式中，襯層310的應(yīng)力大于間隙填充介電材料320的應(yīng)力。如圖3 所示，襯層310實(shí)質(zhì)共形沉積于STI結(jié)構(gòu)305上。在各實(shí)施方式中，襯層310可于STI結(jié)構(gòu) 305側(cè)壁上的厚度“a”為約2nm至約lOnm。本領(lǐng)域的普通技術(shù)人員可依據(jù)不同世代的STI 結(jié)構(gòu)制造技術(shù)來修改STI結(jié)構(gòu)側(cè)壁上的襯層厚度?？捎糜诒景l(fā)明實(shí)施方式的沉積系統(tǒng)可包括高密度等離子體化學(xué)氣相沉積 (HDP-CVD)系統(tǒng)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)系統(tǒng)、次大氣壓化學(xué)氣相沉積 (SACVD)系統(tǒng)、熱化學(xué)氣相沉積系統(tǒng)、和其它類型的系統(tǒng)等。可用于本發(fā)明實(shí)施方式的CVD 系統(tǒng)實(shí)例包括CENTURA ULTIMA HDP-CVD腔室/系統(tǒng)、PRODUCER SACVD腔室/系統(tǒng)和 PRODUCER PECVD腔室/系統(tǒng)，其皆取自美國加州圣克拉拉市的應(yīng)用材料公司(Applied Materials，Inc.) 0可經(jīng)修改并適用于本發(fā)明實(shí)施方式的基板處理系統(tǒng)描述于共同受讓的美國專利 No. 6，387，207與No. 6，830，6 ，其均一并引用供作參考。圖4A為CVD系統(tǒng)10的截面圖， 設(shè)有包括室壁1 和室蓋組件15b的真空或處理腔室15。CVD系統(tǒng)10包含氣體分配歧管11，用以分散工藝氣體至放置在處理腔室15中間 的加熱基座12上的基板(未繪示)。氣體分配歧管11可由導(dǎo)電材料組成，以做為形成電容 性等離子體的電極。處理時(shí)，基板(如半導(dǎo)體晶片)置于基座12的平坦(或些微凸起)表 面1 上。基座12可控制地移到較低的裝載/卸載位置(如圖4A所示)與較高的處理位 置14(以圖4A虛線表示)之間，其鄰近歧管11。中央板(未繪示)包括傳感器，用以提供 晶片位置的信息。沉積氣體和載氣通過傳統(tǒng)平坦的環(huán)形氣體分配面板13a的穿孔(perforated hole) 13b引入處理腔室15。更特別地，沉積工藝氣體經(jīng)由入口歧管11、傳統(tǒng)穿孔阻隔板、和 氣體分配面板13a的穿孔流入腔室。在到達(dá)歧管11前，沉積氣體與載氣自氣源經(jīng)由氣體供應(yīng)管線(supply line)輸入 到混合系統(tǒng)，沉積氣體與載氣在此結(jié)合再輸送到歧管11。各工藝氣體的供應(yīng)管線一般包括 (i)數(shù)個(gè)安全關(guān)閉閥(未繪示)，其可用來自動或手動停止工藝氣體流入腔室、及(ii)質(zhì)量 流量控制器(亦未繪示)，用以測量氣體流經(jīng)供應(yīng)管線的流量。若工藝使用有毒氣體，則數(shù) 個(gè)安全關(guān)閉閥按傳統(tǒng)構(gòu)造設(shè)在各氣體供應(yīng)管線。在CVD系統(tǒng)10中執(zhí)行的沉積工藝可為熱工藝或等離子體增強(qiáng)工藝。就等離子體 增強(qiáng)工藝而言，RF功率供應(yīng)器施加電源于氣體分配面板13a與基座12之間，藉以激發(fā)工藝 混合氣體而在面板13a與基座12之間的圓柱形區(qū)域形成等離子體。(此區(qū)域在此亦指“反 應(yīng)區(qū)域”)。等離子體成分進(jìn)行反應(yīng)且沉積所需膜至支撐在基座12上的半導(dǎo)體晶片表面上。 RF功率供應(yīng)器為混頻式RF功率供應(yīng)器，其一般以13. 56MHz的RF高頻(RFl)與360KHz的 RF低頻(RF2)供應(yīng)功率，藉以促進(jìn)引入真空腔室15中的反應(yīng)物種分解。就熱工藝而言，則 不采用RF功率供應(yīng)器，且工藝混合氣體將進(jìn)行熱反應(yīng)而沉積所需膜至支撐在基座12上的 半導(dǎo)體晶片表面上，其為電阻式加熱來提供反應(yīng)熱能。
在等離子體增強(qiáng)沉積工藝期間，等離子體加熱整個(gè)處理腔室10，包括圍繞排放通 道(exhaust passageway) 23與關(guān)閉閥M的主體室壁15a。當(dāng)?shù)入x子體未開啟或進(jìn)行熱 沉積工藝時(shí)，熱液體循環(huán)遍及處理腔室15的室壁15a，以保持腔室的高溫狀態(tài)。室壁1 中的其它通道則未繪示。用來加熱室壁15a的流體包括典型的流體類型，即以水為底液 (water-based)的乙二醇(ethylene glycol)混合物、或以油為底液的傳熱流體。此加熱方 式(指藉由”熱交換”加熱)可大幅減少或消除反應(yīng)產(chǎn)物不當(dāng)凝結(jié)，并有助于減少工藝氣體 的揮發(fā)性產(chǎn)物和其它污染物，如果其在冷卻真空通道壁面凝結(jié)且在未流入氣體時(shí)流回處理 腔室，則可能會污染工藝。其余未沉積成層的混合氣體(包括反應(yīng)副產(chǎn)物)藉由真空泵(未繪示)排出腔室 15。明確地說，氣體經(jīng)由圍繞反應(yīng)區(qū)域的環(huán)狀狹長孔(annular，slot-shaped orifice) 16 排放到環(huán)狀排氣氣室17。環(huán)狀狹長孔16和氣室17由腔室的圓柱形側(cè)壁1 頂部(包括壁 面上的上介電內(nèi)襯19)與圓形室蓋20底部之間的間隙所界定。360度環(huán)形對稱與均勻配置 的狹長孔16和氣室17是重要的，以使工藝氣體均勻流到晶片上方，因而在晶片上沉積均勻 膜。離開排氣氣室17后，氣體流經(jīng)排氣氣室17的側(cè)向延伸部21下方、經(jīng)過視窗口 (view port)(未繪示)、并流過向下延伸的氣體通道23、真空關(guān)閉閥M (其主體合并于下室 壁15a)、且流入通過前級管道(foreline)(未繪示)連接外部真空泵(未繪示)的排放出 Π 25?；?2的晶片支撐盤(較佳為鋁、陶瓷或其組合物)利用埋設(shè)在加熱器元件的嵌 入式單一循環(huán)(embedded single-loop)來進(jìn)行電阻式加熱，該嵌入式單一循環(huán)經(jīng)配置為以 平行同心圓形式排列成完整兩圈。加熱器元件的外部鄰接支撐盤周圍延伸，其內(nèi)部沿著半 徑較小的同心圓延伸。加熱器元件的接線穿過基座12的主干(stem)。一般來說，任一或所有的腔室內(nèi)襯、氣體入口歧管面板和各種反應(yīng)器硬件是由諸 如鋁、陽極氧化鋁、或陶瓷這樣的材料構(gòu)成。這種CVD設(shè)備的例子描述于共同受讓的美國專 利證書號No. 5，558，717、發(fā)明名稱為“CVD processing chamber (CVD處理腔室)”且頒予給 Zhao等人的申請案，在此并入其全部內(nèi)容供作參考。當(dāng)機(jī)器葉片(未繪示)經(jīng)由腔室10的側(cè)部中的插入/移出開口 專送晶片進(jìn)出 腔室15的主體時(shí)，升降機(jī)制與電機(jī)32 (圖4A)抬高及降低加熱器基座組件12和其晶片舉 升銷12b。電機(jī)32在處理位置14與較低的晶片裝載位置之間抬起及降下基座12。電機(jī)、 連接供應(yīng)管線的閥或質(zhì)量流量控制器、氣體輸送系統(tǒng)、節(jié)流閥、RF功率供應(yīng)器、和腔室與基 板加熱系統(tǒng)全受控于控制線路上的系統(tǒng)控制器，圖中僅顯示部分?？刂破饕罁?jù)光學(xué)傳感器 的反饋信號來判斷可移動式機(jī)械組件的位置，例如節(jié)流閥和基座(susc印tor)，其在控制器 的控制下由適當(dāng)?shù)碾姍C(jī)移動。在此示例實(shí)施方式中，系統(tǒng)控制器包括硬盤驅(qū)動器(內(nèi)存)、軟盤驅(qū)動器和處理 器。處理器含有單板計(jì)算機(jī)(SBC)、模擬與數(shù)字輸入/輸出板、接口板、和步進(jìn)電機(jī)控制 板。許多CVD系統(tǒng)10零件皆符合規(guī)范板、卡籠(card cage)和連接器尺寸與種類的Versa Modular European (VME)標(biāo)準(zhǔn)。VME標(biāo)準(zhǔn)還限定具有16位數(shù)據(jù)總線與M位地址總線的總 線結(jié)構(gòu)。系統(tǒng)控制器控制CVD機(jī)臺的所有動作。系統(tǒng)控制器執(zhí)行系統(tǒng)控制軟件，其為存儲于計(jì)算機(jī)可讀取介質(zhì)(如內(nèi)存)的計(jì)算機(jī)程序。較佳地，內(nèi)存為硬盤驅(qū)動器，但內(nèi)存也可為 其它類型的內(nèi)存。計(jì)算機(jī)程序包括指定特殊工藝的時(shí)序、混合氣體、腔室壓力、腔室溫度、RF 功率大小、基座位置和其它參數(shù)的多組指令。其它存儲于其他存儲器裝置(如包括軟盤或 其它適合驅(qū)動器)的計(jì)算機(jī)程序亦可用來操作控制器?？衫每刂破鲌?zhí)行的計(jì)算機(jī)程序產(chǎn)品來實(shí)施用以沉積膜至基板上的工藝或清洗 腔室15的工藝。計(jì)算機(jī)程序碼可以任一傳統(tǒng)計(jì)算機(jī)可讀取程序語言編寫，例如68000匯 編語言、C、C++、Pascal, Fortran或其它語言。在單一文件或多個(gè)文件中用傳統(tǒng)文字編輯 器輸入適當(dāng)?shù)某绦虼a，并存儲或體現(xiàn)在計(jì)算機(jī)可用介質(zhì)中，例如計(jì)算機(jī)的內(nèi)存系統(tǒng)。若 輸入的代碼文字為高級語言，則對該代碼進(jìn)行編譯，然后將生成的編譯代碼與預(yù)先編譯的 Microsoft Windows 庫例行程序的目標(biāo)代碼(object code)進(jìn)行鏈接。為執(zhí)行鏈接的編譯 目標(biāo)代碼，系統(tǒng)使用者調(diào)用目標(biāo)代碼，使計(jì)算機(jī)系統(tǒng)加載內(nèi)存中的代碼。然后，CPU讀取并 執(zhí)行該代碼，以進(jìn)行程序識別的任務(wù)。使用者與控制器之間的接口是通過CRT監(jiān)視器50a和光筆50b，如圖4B所示，其 為基板處理系統(tǒng)中的系統(tǒng)監(jiān)視器和CVD系統(tǒng)10的簡化圖，基板處理系統(tǒng)可包括一或多個(gè)腔 室。在一較佳實(shí)施方式中為采用兩個(gè)監(jiān)視器50a，其一放置于無塵室壁面供操作員使用，另 一個(gè)放置于壁面后方供維修技師使用。這些監(jiān)視器50a同時(shí)顯示相同信息，但只有一個(gè)光 筆50b有用。光筆50b利用筆尖的感光器檢測CRT顯示器發(fā)射的光線。為選取特殊畫面或 功能，操作員觸碰顯示畫面的指定區(qū)域，并按壓光筆50b上的按鈕。觸碰區(qū)域改變其強(qiáng)光顏 色、或顯示新的菜單或畫面，以確定光筆與顯示畫面的溝通無礙。其它諸如鍵盤、鼠標(biāo)或其 它點(diǎn)觸或通信裝置之類的輸入裝置亦可附加使用或代替光筆50b，以聯(lián)系使用者與控制器。圖4A顯示裝設(shè)于處理腔室15的蓋組件15b的遠(yuǎn)程等離子體產(chǎn)生器60，腔室15 包括氣體分配面板13a和氣體分配歧管11。最好如圖4A所示，架設(shè)轉(zhuǎn)接器(mounting adapter) 64將遠(yuǎn)程等離子體產(chǎn)生器60裝設(shè)在蓋組件1 上。轉(zhuǎn)接器64通常由金屬構(gòu)成。 通道(passageway) 95設(shè)在轉(zhuǎn)接器64與蓋組件1 之間?；旌涎b置70耦接氣體分配歧管 11的上游處(圖4A)?；旌涎b置70包括位于混合區(qū)塊的狹縫內(nèi)的混合插入件72，用以混合 工藝氣體。陶瓷隔絕件66放置在架設(shè)轉(zhuǎn)接器64與混合裝置70之間(圖4A)。陶瓷隔絕 件66可由例如氧化鋁(Al2O3)(純度99% )、Teflon 或類似物這樣的陶瓷材料構(gòu)成。安 裝時(shí)，混合裝置70和陶瓷隔絕件66可構(gòu)成部分蓋組件15b。隔絕件66隔開金屬轉(zhuǎn)接器64 和混合裝置70與氣體分配歧管11，以減少在蓋組件15b中形成二次等離子體的電勢，如下 將進(jìn)一步詳述。三向閥(three-way valve)控制工藝氣體直接或經(jīng)由遠(yuǎn)程等離子體產(chǎn)生器 60流入處理腔室15。遠(yuǎn)程等離子體產(chǎn)生器60較佳為精巧的自給單元(compact，self-contained unit)，其便于裝設(shè)在蓋組件1 上且不費(fèi)時(shí)費(fèi)工即可輕松更新安裝至現(xiàn)有腔室。一適 合單元為ASTRON 產(chǎn)生器，其可取自美國麻薩諸塞州Woburn的應(yīng)用科技公司(Applied Science and Technology, Inc. )。ASTR0N 產(chǎn)生器利用低場環(huán)形等離子體解離工藝氣體。 在一實(shí)施方式中，等離子體解離包括如NF3的含氟氣體的工藝氣體和諸如氬氣的載氣，以產(chǎn) 生自由氟離子來清潔處理腔室15的沉積膜。根據(jù)上述數(shù)個(gè)實(shí)施方式，本領(lǐng)域的普通技術(shù)人員將可理解，各種修改、替代結(jié)構(gòu)與 等同物皆不脫離本發(fā)明的精神與范圍。另外，一些熟知的工藝和元件并未提及是為了避免不必要地混淆本發(fā)明。因此，以上說明不應(yīng)局限本發(fā)明的保護(hù)范圍。應(yīng)理解除非上下文特別指明，提供的數(shù)值范圍到下限單位的十分之一，亦明確揭 露出介于此范圍的上限與下限的中間值。論述范圍內(nèi)的任一論述值或中間值與其它論述值 或中間值間的較小范圍也包含在內(nèi)。較小范圍的上限與下限可各自涵蓋在此范圍內(nèi)或排除 在外，且本發(fā)明亦包含每一種包含較小范圍的上限及/或下限的范圍，取決于論述范圍中 特別排除的限制。當(dāng)論述范圍包括限制之一或二者時(shí)，排除這些限制的范圍亦包含在內(nèi)。在此和所附權(quán)利要求書使用的單數(shù)形式“一”與“該”包括復(fù)數(shù)意思，除非上下文 另外清楚指明。例如，指稱的“一方法”包括多個(gè)此類方法、，，該前驅(qū)物”包括一或多個(gè)前驅(qū) 物和本領(lǐng)域的技術(shù)人員熟知的等同物等。再者，本說明書和以下權(quán)利要求書采用的“包含”與“包括”等字詞意指存有所述 的特征、整體、組件或步驟，但并不排除另有一或多個(gè)其它特征、整體、組件、步驟、動作或群組。
權(quán)利要求
1.一種用于釋放在一半導(dǎo)體基板上一具介電材料的特征結(jié)構(gòu)的一應(yīng)力堆積的沉積方 法，所述特征結(jié)構(gòu)包括由一間隙隔開的多個(gè)接線，所述沉積方法包括在一腔室中，在所述半導(dǎo)體基板的所述特征結(jié)構(gòu)上形成一襯層；釋放在所述特征結(jié)構(gòu)上的所述襯層的一應(yīng)力，以實(shí)質(zhì)減少所述特征結(jié)構(gòu)的所述多個(gè)接 線彎曲；以及在應(yīng)力經(jīng)釋放的所述襯層上沉積一介電膜，以實(shí)質(zhì)填充所述特征結(jié)構(gòu)的所述間隙。
2.如權(quán)利要求1所述的沉積方法，其中釋放所述襯層的所述應(yīng)力包括在所述腔室中擱 置所述襯層歷時(shí)一預(yù)定時(shí)間。
3.如權(quán)利要求1所述的沉積方法，其中釋放所述襯層的所述應(yīng)力包括以約室溫至約 1000°C的一溫度，退火處理所述襯層。
4.如權(quán)利要求1所述的沉積方法，其中所述特征結(jié)構(gòu)的所述多個(gè)接線的線寬為約40納 米或以下。
5.如權(quán)利要求4所述的沉積方法，其中所述特征結(jié)構(gòu)的所述多個(gè)接線的深寬比為約10 或以上。
6.如權(quán)利要求1所述的沉積方法，其中所述襯層實(shí)質(zhì)上共形覆蓋所述半導(dǎo)體基板的所 述特征結(jié)構(gòu)。
7.如權(quán)利要求1所述的沉積方法，其中所述襯層比所述介電膜堅(jiān)實(shí)。
8.如權(quán)利要求7所述的沉積方法，其中所述介電膜為一可流動式介電材料。
9.如權(quán)利要求1所述的沉積方法，其中所述襯層在所述特征結(jié)構(gòu)的所述多個(gè)接線的一 側(cè)壁上的一厚度為約2納米與約10納米之間。
10.如權(quán)利要求1所述的沉積方法，其中所述應(yīng)力為約50MPa與約500MPa之間。
11.一種用于防止一半導(dǎo)體結(jié)構(gòu)在一電介質(zhì)沉積期間彎曲的方法，所述方法包括在一腔室中，在一半導(dǎo)體基板的所述半導(dǎo)體結(jié)構(gòu)上形成一襯層，其中所述半導(dǎo)體結(jié)構(gòu) 包括多個(gè)接線，所述多個(gè)接線具有約40納米或以下的線寬，以及約10或以上的深寬比；釋放在所述半導(dǎo)體結(jié)構(gòu)上的所述襯層的一應(yīng)力，以實(shí)質(zhì)減少所述半導(dǎo)體結(jié)構(gòu)的所述多 個(gè)接線彎曲；以及在應(yīng)力經(jīng)釋放的所述襯層上沉積一可流動式介電膜，以實(shí)質(zhì)填充所述半導(dǎo)體結(jié)構(gòu)的一 間隙。
12.如權(quán)利要求11所述的方法，其中釋放所述襯層的所述應(yīng)力包括在所述腔室中擱置 所述襯層歷時(shí)一預(yù)定時(shí)間。
13.如權(quán)利要求11所述的方法，其中釋放所述襯層的所述應(yīng)力包括以約室溫至約 1000°C的一溫度，退火處理所述襯層。
14.如權(quán)利要求11所述的方法，其中所述襯層實(shí)質(zhì)上共形覆蓋所述半導(dǎo)體基板的所述 特征結(jié)構(gòu)。
15.如權(quán)利要求11所述的方法，其中所述襯層在所述特征結(jié)構(gòu)的所述多個(gè)接線的一側(cè) 壁上的一厚度為約2納米與約10納米之間。
16.如權(quán)利要求11所述的方法，其中所述應(yīng)力為約50MPa與約500MPa之間。
全文摘要
在此提出一種用以釋放半導(dǎo)體基板上具介電材料的特征結(jié)構(gòu)的應(yīng)力堆積的沉積方法。所述特征結(jié)構(gòu)包括由間隙隔開的接線。所述方法包括在腔室中在半導(dǎo)體基板的特征結(jié)構(gòu)上形成襯層。釋放特征結(jié)構(gòu)上的襯層應(yīng)力可實(shí)質(zhì)減少特征結(jié)構(gòu)的接線彎曲。介電膜沉積在應(yīng)力釋放的襯層上，以實(shí)質(zhì)填充特征結(jié)構(gòu)的間隙。
文檔編號H01L21/31GK102105964SQ200980128764
公開日2011年6月22日 申請日期2009年6月30日 優(yōu)先權(quán)日2008年7月23日
發(fā)明者京·唐, 妮琴·K·英吉, 源·鄭, 羅斯拉·米寧尼 申請人:應(yīng)用材料股份有限公司