專利名稱：通過封裝鍵合結(jié)構(gòu)而提升半導(dǎo)體裝置的反應(yīng)性金屬表面上的導(dǎo)線鍵合安定性的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于集成電路之領(lǐng)域，尤有關(guān)用于精密的金屬化構(gòu)造(包括高反應(yīng)金屬， 如銅等等)中的線鍵合結(jié)構(gòu)之后端線路處理。
背景技術(shù)：
集成電路的制造包含很多復(fù)雜的處理步驟以于適當(dāng)?shù)陌雽?dǎo)體材料之中及之上形 成電路元件，例如電晶體、電容、電阻等等。最近幾年，對于增加集成電路的積體密度與整體 的功能已經(jīng)有巨大的進展。這些進展通過將個別電路元件縮小至深度次微米范圍之尺寸而 達(dá)成(將目前所使用之關(guān)鍵尺寸(如場效電晶體的閘極長度)縮小至30nm或更小)。因 此，百萬個電路元件可以設(shè)置在一個管芯(die)中，其中，也必須設(shè)計復(fù)雜的互連構(gòu)造，其 中，每一電路元件通常可電性地連接至一個或多個其他的電路元件。這些互連構(gòu)造典型地 被建立于包含一個或多個線路階層之金屬化系統(tǒng)，其中，適當(dāng)?shù)慕饘偬卣飨蹈鶕?jù)所考慮的 電路組態(tài)以相似于多層印刷電路板的方法形成，惟其中，該金屬特征的尺寸必須適應(yīng)如電 晶體等半導(dǎo)體電路元件的尺寸。在幾十年期間，鋁被用于作為主要的金屬以在半導(dǎo)體裝置 的金屬化層中形成金屬特征，此系因為鋁之適度高的熱與電的傳導(dǎo)性，其產(chǎn)生鈍化氧化物 層(passivating oxide layer)的自我局限性以及其與用以制造積體裝置之其他材料與處 理技術(shù)之相容性。隨著電路尺寸的持續(xù)縮減，金屬特征的尺寸已經(jīng)導(dǎo)致一種情況，亦即，于 裝置中之整體信號延遲非為個別半導(dǎo)體電路元件的效能(如電晶體的切換速度)所局限， 而系實質(zhì)上由金屬化系統(tǒng)中寄生時間常數(shù)(parasitic time constant)所決定，而寄生時 間常數(shù)系導(dǎo)因于鋁的經(jīng)局限之傳導(dǎo)性以及與鄰近金屬區(qū)域間的寄生電容。因此，于現(xiàn)代的 集成電路中，高傳導(dǎo)性的金屬(如銅或其金屬合金)用以應(yīng)付于裝置的操作期間所遭遇的 高電流密度，同時可通過使用低介電值(low-k)介電材料減少寄生電容，該低介電值介電 材料系被了解為具有3. 0或更小的介電常數(shù)的介電質(zhì)。于集成電路制程的后段，通常需要封裝芯片且設(shè)置用以連接該芯片電路與周圍之 引線及電極。于某些封裝技術(shù)中，芯片、芯片封裝件(package)或其他適當(dāng)?shù)膯卧赏高^焊 球(由所謂焊點凸塊(solderbump)所形成)的方式連接，該焊球形成于該單元至少一者之 相應(yīng)層上，例如形成于微電子芯片的介電鈍化層(dielectric passivation layer)上。為 了將該微電子芯片連接至相應(yīng)的載體，故待連接之兩個個別單元(亦即，包含例如復(fù)數(shù)集 成電路之微電子芯片以及相應(yīng)的封裝件)的表面系于其上形成有適當(dāng)之焊墊配置，以于回 焊(reflowing)至少設(shè)置于該單元之一者之上(例如于微電子芯片上)的該焊點凸塊之 后，電性地連接該兩組單元。于其他技術(shù)中，可能必須將焊點凸塊形成為連接至相應(yīng)的導(dǎo) 線，或可使該焊點凸塊接觸其他作為散熱體(heat sink)的基板(substrate)之相應(yīng)的焊 墊區(qū)域。結(jié)果，有必要去形成大量的焊點凸塊且該焊點凸塊可分布于整個芯片區(qū)域上方，藉 此提供例如1/0(輸入/輸出(input/output))能力以及現(xiàn)代微電子芯片的高頻應(yīng)用所需 的低電容配置，其中，該微電子芯片通常包括復(fù)雜的電路(如微處理器、儲存電路等等)，及/或包括形成完整之復(fù)雜電路系統(tǒng)之多個集成電路。另一種用于將芯片連接至封裝件的方法包括線鍵合技術(shù)，系以鋁為基礎(chǔ)而已經(jīng)成 功地發(fā)展了幾十年，且仍是建立完善且代表用于將大多數(shù)半導(dǎo)體芯片連接至載體基板的優(yōu) 勢技術(shù)，其中，通常設(shè)置鋁基(aluminum-based)鍵合墊(bonding pad)，其系透過由鋁、銅、 金等等所制成之適當(dāng)?shù)膶?dǎo)線進行接觸。于線鍵合程序期間，使該鍵合線于末端接觸該鍵合 墊。在施加壓力、經(jīng)提高的溫度以及超音波能量后，便將該導(dǎo)線(若有需要可在其上形成 球狀物)焊接至該鍵合墊以便形成金屬間連接(intermetallic connection) 0之后，該鍵 合線的另一端點可連結(jié)至封裝件之引線接腳(lead pin)，其中，該半導(dǎo)體芯片于鍵合程序 期間被機械地固定。然而，考慮到裝置效能、積體密度與于制造大量不同種類的產(chǎn)品之設(shè) 施的程序相容性，許多高階的半導(dǎo)體裝置可能具有銅基(copper-based)金屬化結(jié)構(gòu)，惟其 中，與載體基板或封裝件的連接系通過線鍵合而建立，其系因為相較于如CPU(中央處理單 元)與其他高復(fù)雜度IC (集成電路)，對輸入/輸出能力有較少的需求，以及相較于復(fù)雜的 凸塊基礎(chǔ)(bump-based)技術(shù)，線鍵合技術(shù)有經(jīng)濟上優(yōu)點。例如，精密的記憶體裝置需要非 常復(fù)雜的高效能金屬化系統(tǒng)，同時該輸入/輸出能力可輕易地透過線鍵合而實現(xiàn)。然而，在 生產(chǎn)的環(huán)境中，于銅鍵合墊上之線鍵合非常難以達(dá)成，這是由于銅表面的不均勻自我氧化 (self-oxidization)以及大量腐蝕之故，因此可能會導(dǎo)致高度不可靠的鍵合連接。亦即，該 鍵合墊以及與其連接之鍵合線可能因明顯的腐蝕而受損，特別是當(dāng)暴露于精密的環(huán)境狀態(tài) (例如可能發(fā)生于正常操作期間且特別是于提升的溫度中執(zhí)行的測試周期之期間)。尤然 其中一例為，加速可靠度測試通常實施于300°C以及更高的溫度，因此造成鍵合結(jié)構(gòu)的早期 故障。因為這個理由，相較于銅為不同的終端金屬(terminal metal)(如鋁金屬層) 可用于基于銅的進階金屬化結(jié)構(gòu)，并可能結(jié)合低k介電質(zhì)，惟由于用于形成并圖案化 (patterning)鋁層之個別程序之工具以及程序必須提供于生產(chǎn)線，因而可能導(dǎo)致更復(fù)雜的 制造程序。例如，對于現(xiàn)代的中央處理單元(其中系采用線鍵合與使用凸塊結(jié)構(gòu)之直接焊 料接觸體制兩者)而言，例如，為了封裝用于監(jiān)視中央處理單元之整體復(fù)雜處理流程之個 別測試結(jié)構(gòu)，在用于形成實際管芯區(qū)域(其包括該中央處理單元)之凸塊結(jié)構(gòu)以及用于個 別測試結(jié)構(gòu)之線鍵合墊的期間，必需做出顯著的額外努力，其將借著參考圖Ia至圖Ic而更 詳細(xì)地描述。圖Ia以圖形說明習(xí)知半導(dǎo)體裝置100于進階的制造階段的剖面圖。該半導(dǎo)體裝 置100包含基板100，系可形成電路元件與其他微構(gòu)造元件于其中，基于方便故未顯示于圖 la。該裝置100包含一個或多個具有銅基金屬線與通孔(via)之金屬層，其中，基于方便， 顯示最后一個金屬化層110，其可包含已于內(nèi)部形成含銅金屬區(qū)域112的介電材料111。亦 即，金屬區(qū)域112可由銅或銅合金形成，并可能合并個別的阻障材料(未顯示)以抑制任 何于介電材料111及區(qū)域112中的銅材料間的交互作用。該金屬區(qū)域112可電性地連接 代表依據(jù)特定電路配置之集成電路之任何電路元件，或者該金屬區(qū)域112可代表連接至代 表測試結(jié)構(gòu)的裝置特征之接觸區(qū)域，以便測量出特定裝置特性，例如前面已解釋的電遷移 (electromigration)效能、間極介電質(zhì)可靠度等等。該半導(dǎo)體裝置100復(fù)包含鈍化層堆疊 120，其可包括多個標(biāo)示為介電層121、122與123之單獨層。舉例而言，介電層121可直接接 觸該金屬區(qū)域112且該介電層121包含任何適當(dāng)?shù)牟牧弦员阕鳛橛靡韵拗茀^(qū)域112中之銅材料之蓋層(cap layer)。例如，該該介電層121可包含氮化硅、碳化硅、含氮碳化硅等等。 此外，層122與123可以任何適當(dāng)材料成分提供以便遵循裝置100的進一步制程以及作為 適當(dāng)?shù)拟g化層以確保任何下方組件的完整性。例如，根據(jù)整體的程序及裝置的需求可將二 氧化硅、氮氧化硅、氮化硅等用于介電層122以及用于層123。如圖示，鈍化層120可暴露金 屬區(qū)域112之適當(dāng)部分，如用以提供適當(dāng)?shù)逆I合區(qū)域以容納鍵合線130所需者。然而，由于 金屬區(qū)域112的暴露表面部分的高反應(yīng)性質(zhì)，相應(yīng)的表面污染物(如腐蝕區(qū)等等112A)會 以或多或少明顯的方式產(chǎn)生，特別是于復(fù)雜的環(huán)境狀態(tài)150期間(如可能會發(fā)生于裝置100 的操作與測試期間(如加速可靠度測試)的提升的溫度)更是如此。因此，可觀察到早期 的接觸故障。如圖Ia所示之半導(dǎo)體裝置100可基于下面的程序而形成。首先，基板101與包含 其中之任合電路元件可基于建立完善的處理技術(shù)而制造，其中，于復(fù)雜的應(yīng)用中，可形成具 有將近50奈米及更小之等級的關(guān)鍵尺寸之電路元件，然后施加包含銅基金屬線與通道之 一個或多個金屬化層110，其中，通常低k介電材料系用于裝置100的金屬化系統(tǒng)中至少某 些介電材料。用于形成代表裝置100最后一個金屬化階層的金屬化層110之處理次序通常 包含介電材料111的沉積以及于其上之圖案化，接著例如基于電化學(xué)沉積技術(shù)填充含銅材 料，其中適當(dāng)之阻障材料(如鉭(tantalum)、氮化鉭(tantalum nitride)等等)的沉積可 于銅材料的沉積之前進行。于移除任何過量之材料后，介電層121可例如通過適當(dāng)?shù)某练e 技術(shù)而形成，因此局限銅基礎(chǔ)材料，如金屬區(qū)域112。接下來，鈍化層堆疊120之進一步的介 電層122及123可以基于任何適當(dāng)?shù)某练e技術(shù)(如電漿加強化學(xué)氣相沉積(CVD)等等)形 成于層121上。之后，執(zhí)行光微影(photolithography)處理以提供抗蝕遮罩(resist mask) (圖未示)，該抗蝕遮罩的外型與尺寸實質(zhì)上決定了用于將該鍵合線130連接至該金屬區(qū)域 112的暴露部份之實際鍵合區(qū)域。隨后，基于先前定義之抗蝕遮罩對介電層堆疊120進行圖 案化，該抗蝕遮罩最后可通過建立完善的處理技術(shù)而移除。然后，該裝置100可通過切割基 板101而分離且之后該分離的裝置100被貼附于載體基板或封裝件(圖未示)，以及可將鍵 合線130鍵合至金屬區(qū)域112與鍵合至載體基板之鍵合墊(圖未示)。因為于裝置之操作 及/或測試期間有污染物112A產(chǎn)生，難以達(dá)成鍵合線130與金屬區(qū)域112的表面間之可靠 的金屬間連接，且因此，于習(xí)知的方法中，裝置100可能會容置鋁基(aluminum-based)終端 金屬層以便能應(yīng)用基于鋁之經(jīng)完善驗證之線鍵合技術(shù)，其將參考圖Ib至圖Ic進行說明。圖Ib以圖形說明于進一步的進階制造階段中的習(xí)知半導(dǎo)體裝置100，于該階段中 鋁層131可形成于金屬區(qū)域112的暴露部分上。再者，如圖式，阻障/黏著層132可置于鋁 層131與金屬區(qū)域112以及介電層堆疊120的個別部分之間。該阻障/黏著層132可例 如包含鉭、氮化鉭、鈦、氮化鈦或其他類似金屬以及其合成物并系通常與銅金屬化系統(tǒng)結(jié)合 使用以為了有效地減少銅擴散與強化鋁層131的的附著力。典型地，顯示于圖Ib之裝置 100可通過先沉積阻障/黏著層132 (例如基于噴濺沉積(sputter deposition)技術(shù))， 再接著沉積鋁層131(例如通過噴濺沉積、化學(xué)氣相沉積等等)而形成。接下來，執(zhí)行微影 (lithography)處理以產(chǎn)生用以于反應(yīng)蝕刻處理期間作為蝕刻遮罩之抗蝕遮罩(圖未示)， 該反應(yīng)蝕刻處理可例如基于復(fù)雜的氯基蝕刻化學(xué)作用而實施以獲得圖案化鋁層131，如圖 式Ib所示。再者，個別蝕刻程序也可包含用于蝕刻穿過阻障/黏著層132之獨立蝕刻步 驟，并接著施行用于移除于該復(fù)雜的鋁蝕刻步驟期間所產(chǎn)生之任何腐蝕性蝕刻殘留物的濕式化學(xué)程序。圖Ic以圖形說明于進一步的進階制造階段中的習(xí)知半導(dǎo)體裝置100，于該階段 中鍵合線130可通過建立完善的處理技術(shù)連結(jié)至鋁層131，其中鍵合線130的末端可附接 (attach)至鋁層131的暴露表面，同時也供應(yīng)熱及/或超音波能量與壓力，從而于鋁層131 的一部分與鍵合線130間獲得金屬間連接。結(jié)果，于前述習(xí)知的方法中，有效的線鍵合技術(shù)可基于鋁層131而使用，然而因 此，需要復(fù)雜的處理程序以用于沉積以及圖案化阻障/黏著層132與鋁層131。所以，于復(fù) 雜的制造環(huán)境中，除了用于復(fù)雜的銅基金屬化系統(tǒng)之形成所需之裝備與材料之外，需提供 用于沉積與圖案化鋁層131以及阻障/黏著層132的個別資源，因而造成增加的周期時間 且因此造成增加之制造成本。本發(fā)明系針對可避免或至少能減少一個或多個上述指出之問題之影響的多種方
法與裝置。

發(fā)明內(nèi)容
接下來呈現(xiàn)本發(fā)明之簡化的摘要以提供本發(fā)明某些態(tài)樣之基本了解。該摘要并非 本發(fā)明的詳盡綜覽。此處并不試圖去識別本發(fā)明之重要或關(guān)鍵元件或去描述本發(fā)明的范
疇。其唯一的目的系以簡單的形式呈現(xiàn)某些概念以作為于后面所討論之更詳盡說明的引 、
曰ο一般而言，本發(fā)明在此揭露的標(biāo)的內(nèi)容系有關(guān)下述之技術(shù)與半導(dǎo)體裝置，亦即，于 銅基金屬化結(jié)構(gòu)中之線鍵合系通過于線鍵合程序后鈍化暴露的含銅表面而達(dá)成，而不需使 用鋁基技術(shù)。為了此目的，適當(dāng)?shù)慕殡姴牧峡芍辽傩纬捎诰哂墟I合線附接至其上之金屬區(qū) 域上，從而封裝且因而鈍化金屬區(qū)域的暴露表面，因而該暴露表面可針對特別是在提升溫 度期間(可能發(fā)生于裝置操作期間且特別是加速可靠度測試等之期間)之腐蝕等的形成而 受到保護。最后金屬化層之至少該暴露金屬區(qū)域的封裝可基于復(fù)數(shù)介電材料(如聚合物材 料等等)而完成，該介電材料可以低粘性狀態(tài)(low viscous state)涂敷且可基于輻射、熱 等等而硬化?；诖四康?，復(fù)數(shù)介電材料于印刷電路板技術(shù)的領(lǐng)域中系習(xí)知的，該介電材料 也可提供關(guān)于濕度、氧氣等等之高度完整性，因此提供含銅鍵合區(qū)域的高度完整性而無需 額外的對策，如芯片內(nèi)鈍化層等等。再者，敏感的含銅表面區(qū)域之封裝可沿著表面進行，其 可立即實施于習(xí)知封裝技術(shù)而不會過度地增加整體程序的復(fù)雜度，同時于本文揭露的某些 描述態(tài)樣中，封裝件的組構(gòu)與該封裝的程序可通過將封裝覆罩(cover)替換為填充材料而 簡化。于本文揭露的另一描述態(tài)樣中，填充材料可額外地經(jīng)調(diào)適以便加強該封裝半導(dǎo)體裝 置之整體熱特性，例如通過適當(dāng)?shù)卣{(diào)適熱膨脹系數(shù)及/或填充材料的熱傳性，以在半導(dǎo)體 芯片與封裝件間降低熱應(yīng)力及/或溫度梯度。因此，于形成半導(dǎo)體芯片的程序期間，復(fù)雜的 金屬化系統(tǒng)可基于高傳導(dǎo)性金屬(如銅、銀等)而提供，而不需用于專用最終連結(jié)材料(如 鋁)之特定材料與處理技術(shù)，因此有助于顯著減少關(guān)于精密集成電路之裝備與周期時間的 努力，同時仍提供基于線鍵合技術(shù)之有效率的封裝程序而無需危及線鍵合連接的整體完整 性。一種于本文揭露之例示方法包括設(shè)置形成在半導(dǎo)體裝置之基板上的最終金屬化 層，其中該最終金屬化層包括接觸區(qū)域，該接觸區(qū)域具有用于容置鍵合線的暴露的含銅表面。該方法進一步包括將該鍵合線鍵合至該暴露的含銅表面以及封裝該暴露的含銅表面與 連接至該暴露的含銅表面的鍵合線的至少一部分。一種于本文揭露之另一例示方法包括基于單一高傳導(dǎo)性金屬形成半導(dǎo)體裝置之 金屬化系統(tǒng)，其中該金屬化系統(tǒng)包括最終金屬化層，該最終金屬化層包括有用于連接至鍵 合線之多個金屬區(qū)域。該方法額外包括將該半導(dǎo)體裝置附接至載體基板，該基板包括多個 連接至引線端子的鍵合墊。再者，該方法包括將鍵合線鍵合至多個金屬區(qū)域的每一個金屬 區(qū)域與多個鍵合墊的每一個鍵合墊以及以介電材料鈍化至少多個金屬區(qū)域。一種于本文揭露之例示集成電路包括含有基板與金屬化系統(tǒng)之芯片，該金屬化系 統(tǒng)包括具有含銅金屬區(qū)域的最終金屬化層以及鍵合線，該鍵合線將一端附接于該含銅金屬 區(qū)域。該集成電路進一步包括含有多個鍵合墊之載體基板，其中該鍵合線將其另一端附接 至該鍵合墊。最后，該集成電路包括封裝該金屬區(qū)域以及連接至該金屬區(qū)域的鍵合線之至 少一部分之填充材料。


本發(fā)明可通過參考以下的說明并搭配附加圖式而明了，圖式中相同的數(shù)值代表相 同的元件，且其中圖Ia示意性描繪包含用于線鍵合連接的暴露銅表面以及所產(chǎn)生的表面污染物 (產(chǎn)生于操作及經(jīng)提升溫度之測試期間)之半導(dǎo)體裝置的剖面圖；圖lb、圖Ic示意性描繪依據(jù)習(xí)知對策之基于含銅金屬化系統(tǒng)與電極鋁層形成線 鍵合結(jié)構(gòu)的多種制造階段期間之習(xí)知半導(dǎo)體裝置之剖面圖；圖加示意性描繪依據(jù)說明實施例之被介電填充材料所封裝之線鍵合結(jié)構(gòu)中包括 具有基于高傳導(dǎo)性金屬(如銅、銀等等)的最終金屬化層的金屬化系統(tǒng)之集成電路的一部 分；以及圖2b、圖2c示意性描繪依據(jù)進一步說明實施例之芯片與相應(yīng)封裝件之集成電路 之剖面圖，其中鍵合線連接至連結(jié)焊墊之含銅表面區(qū)域，其完整性可通過介電填充材料的 方式維持。雖然在此揭露的本發(fā)明易受到各種的修飾和替代形式的影響，但是本發(fā)明之特定 實施例已通過圖式舉例之方式顯示，并且于本文中作了詳細(xì)說明。然而，應(yīng)了解到特定實施 例的此處描述并不欲局限本發(fā)明于所揭示之特定的形式，反之，本發(fā)明將涵蓋所有落于由 所附之權(quán)利要求所界定之精神和范圍內(nèi)之所有的修飾、等效、和改變。
具體實施例方式本發(fā)明之多種的說明實施例將描述于下。為了簡潔之目的，不是所有現(xiàn)實實施之 特征都會于本說明書中描述。當(dāng)然需明白在任何這類具體實施例的發(fā)展中，必須作出許多 特定實施決定以達(dá)成發(fā)明人的特定目標(biāo)，例如符合在實施例之間變化的系統(tǒng)相關(guān)及商業(yè)相 關(guān)之局限。此外，需明了這種開發(fā)的努力系復(fù)雜且耗時，但對于藉助于此揭露的該技術(shù)領(lǐng)域 具通常知識者仍然系例行之工作。本發(fā)明之標(biāo)的內(nèi)容將參考附加圖式而說明。多種的結(jié)構(gòu)、系統(tǒng)與裝置僅為了說明 之目的被描繪于圖式中以不致于因技術(shù)領(lǐng)域具通常知識者所熟知之細(xì)節(jié)而使本發(fā)明讓人難以理解。然而，包含附加圖式以說明與解釋本發(fā)明之例示范例。本文使用之文字及詞句 應(yīng)被了解及理解為具有與相關(guān)技術(shù)領(lǐng)域具通常知識者所了解的文字及詞句一致的意義。本 文前后一致使用的名詞以及詞句并無暗示特別的定義，名詞與詞句無特別定義，特別定義 系指與技術(shù)領(lǐng)域具通常知識者所了解的普通與習(xí)慣上意義不同之定義。如果名詞與詞句傾 向于具有特殊意義時，亦即，不同于技術(shù)領(lǐng)域具通常知識者所了解的意義，該特殊的定義將 以定義的方法明確地提出于說明書中，該方法直接地及明確地提供該名詞與詞句之特殊定 義。本文于此揭露之標(biāo)的內(nèi)容系相關(guān)于下述之技術(shù)與半導(dǎo)體裝置，亦即，于其中，線鍵 合結(jié)構(gòu)可基于實質(zhì)無鋁之金屬化系統(tǒng)形成，其中于鍵合線與含銅表面間之可靠的金屬間連 接可通過于線鍵合程序后適當(dāng)?shù)胤庋b該含銅表面而達(dá)成?；诖耍雽?dǎo)體芯片可以基于下 述之處理技術(shù)而形成，亦即，于該處理技術(shù)中，如于高階半導(dǎo)體裝置的形成期間典型所使用 之建立完善之材料亦可于線鍵合結(jié)構(gòu)之制造期間被使用，因此相較于使用鋁電極金屬層的 習(xí)知策略系降低了設(shè)備與處理時間的努力。于本文揭露之某些說明實施例中，用于形成最 終金屬化層之相應(yīng)制造程序可基于不需該最終金屬化層的鍵合墊的暴露銅表面的任何特 定鈍化作用之技術(shù)。然而，于切割該基板及通過線鍵合方式將半導(dǎo)體芯片電性連接至相應(yīng) 之引線框架(lead frame)、載體基板或封裝件后，至少該半導(dǎo)體芯片之鍵合墊的暴露銅表 面可通過基于適當(dāng)介電材料封裝該半導(dǎo)體裝置之個別部分而予以鈍化。為此目的，可使用 建立完善的鑄造(cast)材料，如聚合物、基于樹脂的材料等等，其中，額外地于某些實施例 中，可調(diào)適這些填充材料之熱特性以強化最終之集成電路的整體熱特性。例如，除了相關(guān)于 反應(yīng)性成分(如濕度、氧氣等等，其以往會導(dǎo)致經(jīng)暴露的含銅表面的早期接觸故障)之散布 阻擋能力外，該填充材料相較于習(xí)知封裝件也可提供強化的熱傳導(dǎo)性及/或可降低由封裝 件與實際半導(dǎo)體芯片之間的熱膨脹系數(shù)的顯著不匹配所引起之機械應(yīng)力。例如，相較于習(xí) 知無填充材料之封裝件，集成電路之熱消散可通過利用具有強化熱傳導(dǎo)性之填充材料封裝 該半導(dǎo)體芯片或至少該半導(dǎo)體芯片的金屬化系統(tǒng)而有效率地增加，如此可導(dǎo)致較有效率的 熱消散。于其他例子中，可能會發(fā)生于金屬化層上之線鍵合連接處的不需要之熱應(yīng)力可通 過適當(dāng)?shù)卣{(diào)適填充材料相對于半導(dǎo)體芯片的熱膨脹系數(shù)而降低，使得半導(dǎo)體芯片與封裝件 材料間的不匹配不會直接地影響線鍵合結(jié)構(gòu)，但可能發(fā)生于較不重要的區(qū)域，如填充材料 與封裝件材料間的界面。此外，于某些實施例中，將半導(dǎo)體芯片貼附至載體基板或封裝件可 于封裝該半導(dǎo)體芯片的暴露關(guān)鍵表面區(qū)域的程序期間完成，此例如可通過先形成用于貼附 該半導(dǎo)體芯片之填充材料層以及于線鍵合程序之后設(shè)置額外的填充材料而達(dá)成。以此方 法，用于封裝線鍵合結(jié)構(gòu)之個別工具可增加利用性，同時可額外增加針對調(diào)整相應(yīng)之封裝 集成電路之整體熱特性的彈性。參考圖加至圖2c，進一步的例示實施例將會以更詳盡的方式描述，其中，若適當(dāng) 的話也可參考圖Ia之裝置100與相應(yīng)的制作技術(shù)。圖加示意性繪描代表已將基于高傳導(dǎo)性金屬(如銅、銀等等)之復(fù)雜金屬化系 統(tǒng)合并于其中之進階裝置的半導(dǎo)體裝置200之剖面圖，其中線鍵合接觸結(jié)構(gòu)可提供與周 邊(如載體基板、封裝件、引線框架等等)之相應(yīng)鍵合墊的連接，同時避免如前述之鋁基電 極金屬層。舉例而言，半導(dǎo)體裝置200可代表包含以記憶體裝置(如靜態(tài)隨機存取記憶體 (static RAM)電路、如快閃記憶體裝置型態(tài)之不變性(non-volatile)裝置等等)型態(tài)之適當(dāng)電子電路之芯片的一部份。如先前的說明，很多記憶體裝置可代表需要有關(guān)信號傳播 延遲、封裝密度等等之高效能之半導(dǎo)體裝置，同時僅需要適度的輸入/輸出能力以與其他 電子裝置溝通。于另一例子中，半導(dǎo)體裝置200可代表包含用于復(fù)雜中央處理單元的測試 結(jié)構(gòu)之集成電路，其當(dāng)可與中央處理單元一同形成以便達(dá)成有效率的程序控制，其中線鍵 合結(jié)構(gòu)能適當(dāng)?shù)貪M足該相應(yīng)測試結(jié)構(gòu)的輸入/輸出能力。該集成電路或裝置200可包括一 個或多個裝置層以及一個或多個金屬化階層，為了方便，通稱為201。除了最終金屬化層之 外，應(yīng)明了一個或多個裝置階層以及一個或多個金屬化階層可具有如先前參照半導(dǎo)體裝置 100(該半導(dǎo)體裝置100系參照圖式Ia且也參照圖式Ib至Ic而描述者)所解釋的組構(gòu)。 因此于此處會省略相應(yīng)之裝置特征與制造技術(shù)之進一步的詳細(xì)說明。此外，最終或最后之 金屬化層210可包括復(fù)數(shù)金屬區(qū)域212，該金屬區(qū)域的一部分可作為用于線鍵合結(jié)構(gòu)235之 接觸區(qū)域。該金屬區(qū)域212可嵌入介電材料211中，該介電材料211上可形成鈍化層堆疊 220。應(yīng)明了，取決于整體需求，該鈍化層堆疊220可包括單一材料層或可包含多個別材料 層，其亦已參考半導(dǎo)體裝置100而描述。該接觸結(jié)構(gòu)235可包含具有末端部分230A之鍵合 線230，該末端部分230A直接接觸金屬區(qū)域212之表面部分212S，因此形成金屬間連接。此 外，接觸部分230A以及被介電層堆疊220所暴露之該表面212S的剩余部份可接觸填充材 料250，該填充材料可封裝且因此局限金屬區(qū)域212。于實施例中顯示，填充材料250可局 限金屬化層210、介電層疊220以及線鍵合結(jié)構(gòu)235，而依據(jù)該集成電路200之整體組構(gòu)而 定，該線鍵合結(jié)構(gòu)235可依次連接至用于引線框架、載體基板或封裝件之鍵合墊或針腳(未 顯示)之個別接觸引線。該填充材料250可代表能以低粘性狀態(tài)提供之任何適當(dāng)材料以便 適應(yīng)于該疊220之特定表面形貌(topography)以確實地覆蓋暴露表面部分(如表面部分 212S)。例如，可使用復(fù)數(shù)種聚合物材料，該等聚合物材料亦可提供該暴露表面部分212S的 所需完整性。例如，有復(fù)數(shù)樹脂材料可用，其可用于適當(dāng)?shù)匮刂撟罱K金屬化層210之至少 一部分與鈍化介電層疊220形成以局限敏感的金屬區(qū)域212。應(yīng)明了多個材料成分于印刷 電路板技術(shù)中系建立完善的，該材料成分可于短時間間隔內(nèi)硬化且可提供所需的機械與化 學(xué)穩(wěn)定度，而同時展現(xiàn)高達(dá)攝氏數(shù)百度(如攝氏350度及更高)之溫度穩(wěn)定度，從而對于集 成電路之加速可靠度測試期間所遭遇的一般熱狀態(tài)提供該金屬區(qū)域212的所需局限性。此 外，于某些實施例中，填充材料250可具有適度高的熱傳導(dǎo)性，其可例如通過并入個別物質(zhì) (如金屬顆粒等等)而調(diào)整，該物質(zhì)更可用于局部地調(diào)適整體熱傳導(dǎo)性。因此，填充材料250 亦可有效率地消散來自最終金屬化層210之熱，這是因為例如與鍵合線230之有效率的熱 耦合可通過將線230之至少顯著部份嵌入填充材料250而達(dá)成。此外，將更詳細(xì)的描述于 后者為，可將材料250設(shè)置成使得與載體基版或封裝件之接觸亦可達(dá)成，藉此增加可用于 將熱有效率的從裝置200轉(zhuǎn)移至相應(yīng)封裝件材料之表面。于另外其他例示實施例中，可針 對材料250的熱膨脹系數(shù)選擇材料250以便減少任何熱誘發(fā)機械應(yīng)力，特別是對于線鍵合 結(jié)構(gòu)235而言。例如，可將至少鄰近于該金屬化層210與該層堆疊220的材料250之熱膨 脹系數(shù)選擇成接近這些元件的系數(shù)，藉此實質(zhì)上避免直接在接觸部分230A處之顯著的機 械應(yīng)力，即使填充材料250連接至具有顯著不同之熱膨脹系數(shù)的封裝件材料(此為有機封 裝件材料之典型狀況)亦然。此例中，該相應(yīng)機械應(yīng)力必須作用穿過該填充材料250(故其 可代表緩沖層)，藉此顯著地減少鍵合線230上的相應(yīng)力量，此也有助于該線鍵合結(jié)構(gòu)235 之整體強化之可靠度。
半導(dǎo)體裝置200可依照先前參照裝置100而敘述之處理技術(shù)而形成，其中，特別 是該線鍵合接觸結(jié)構(gòu)235可基于實質(zhì)無鋁技術(shù)而形成。亦即，于切割基板201以分離個別 半導(dǎo)體管芯或芯片后，可使該鍵合線230接觸金屬區(qū)域212而無需于金屬區(qū)域212上提供 電極鋁層且無需提供任何額外的保護材料，因此獲得相當(dāng)有效率的整體制造流程。因此，以 銅、銀等等為基礎(chǔ)之復(fù)雜金屬化系統(tǒng)可用于裝置200而無需用于沉積及圖案化鋁基電極金 屬層之額外的資源且于實施線鍵合程序之前無需用于鈍化該暴露表面212S之額外的處理 步驟。圖2b示意性說明于封裝狀態(tài)中的集成電路270。如圖所示，集成電路270可包含 具有單一芯片組構(gòu)或任何其他芯片組構(gòu)之型態(tài)之半導(dǎo)體裝置200，其中，可提供至少一最終 金屬化層以達(dá)成線鍵合連接?；诒憷?，可假設(shè)半導(dǎo)體裝置200具有如參照圖加描述的半 導(dǎo)體裝置200之相似組構(gòu)或先前參照圖Ia所描述的裝置100之相似組構(gòu)。此外，集成電路 270可包括載體基板或任何其他用于提供連結(jié)焊墊以連接至芯片200之適當(dāng)系統(tǒng)，例如為 封裝件260之型態(tài)，如圖2b所顯示。封裝件260可包括基底沈1，且該基底261有復(fù)數(shù)鍵合 墊262設(shè)置于該基底261上或該基底中，該鍵合墊262可依序地電性連結(jié)于引線沈3， 該引線263例如具有針腳或任何其他接觸元件的型態(tài)以便連接至印刷電路板等等。再者， 覆罩264可密封該封裝件沈0。此外，于實施例中顯示，填充材料250可封裝至少暴露金屬 區(qū)域212與可連結(jié)至該相應(yīng)鍵合墊262之相應(yīng)鍵合線230之一部分。在所示之實施例中， 該填充材料250可實質(zhì)上封裝該全部的半導(dǎo)體芯片200，因此使芯片200具有關(guān)于敏感的 金屬區(qū)域(如設(shè)置于芯片200之金屬化系統(tǒng)中的銅區(qū)域)的濕氣或氧化之強化的整體完整 性，如前文之說明。于另一例示實施例中(圖未顯示)，該填充材料250被局部地局限于最 終金屬化層210，如圖加所示，而于其他例子，若有需要，材料250甚至可被局部地局限于個 別金屬區(qū)域212。顯示于圖2b之集成電路270可基于以下程序而形成。將芯片200貼附至封裝件 沈0(亦即基底(其可例如通過提供適當(dāng)黏著劑265或任何其他中間材料而完成)之 后，該鍵合線230可基于建立完善的自動化線鍵合技術(shù)連接至金屬區(qū)域212及鍵合墊沈2。 依據(jù)鍵合線230及相應(yīng)金屬區(qū)域212與262之整體特性，可供應(yīng)熱、超音波能量、壓力等等 以獲得所需的金屬間連接。于某些實施例中，于連結(jié)一個或多個鍵合線230后，可實施中間 的“鈍化步驟(passivation) ”以于一個或多個先前已容置鍵合線230的金屬區(qū)域212局部 地設(shè)置材料250。之后，可繼續(xù)線鍵合程序，并可接著進行該填充材料250之進一步中間局 部經(jīng)局限之施加。于其他實施例中，在建立所有所需之線鍵合連接之后，可例如通過任何適 當(dāng)之涂敷器來施加填充材料250以便封裝該裝置200之有關(guān)部份，或通過完整地封裝該裝 置200來施加填充材料250。之后，該材料250可基于經(jīng)提升之溫度、適當(dāng)輻射(如紫外線 輻射)等等而完成硬化。例如，技術(shù)領(lǐng)域中建立完善的復(fù)數(shù)材料可于數(shù)分鐘內(nèi)變硬，因此提 供敏感金屬區(qū)域212之立即可靠的局限性。于其他實施例中，可通過涂敷材料250之一部 分、機械地貼附芯片200以及固化(curing)材料250以及接著執(zhí)行如上述之線鍵合程序而 將半導(dǎo)體芯片200貼附至基底沈1。之后，如前所述，芯片200之剩余部份可通過進一步提 供材料250而予以封裝。因此，可適當(dāng)?shù)剡x擇芯片200結(jié)合封裝材料250的熱反應(yīng)(例如， 關(guān)于熱傳導(dǎo)性、熱膨脹系數(shù)等等)以獲得相較于習(xí)知封裝件(于其中不設(shè)置填充材料252) 為更強化的效能。涂敷材料250之后以及硬化材料250之前或之后，可將覆罩264貼附至基底261以便密封封裝件沈0。圖2c系示意性描繪依據(jù)進一步的例示實施例之集成電路270，其中，該填充材料 250實質(zhì)上完全填滿該封裝件260之內(nèi)部。因此，可完成集成電路270的整體強化的機械完 整性，例如關(guān)于鍵合線230、該鍵合線230與鍵合墊262之金屬間連接以及封裝件260至集 成電路芯片200的黏結(jié)性。再者，芯片200可透過該填充材料250而具有與封裝件沈0的 強化熱耦合，因此加強集成電路270的熱消散能力。因此，于某些例子，可省略個別散熱體， 因此有助于較少的材料消耗以及簡化封裝件沈0的整體結(jié)構(gòu)。此外，如前述，填充材料250 的熱特性(例如關(guān)于熱傳導(dǎo)性、熱膨脹系數(shù)等等)可經(jīng)適當(dāng)?shù)卣{(diào)適以提供所需之集成電路 270之整體熱反應(yīng)(thermal behavior)。即通過使用具有熱傳導(dǎo)性媲美芯片200之熱傳導(dǎo) 性之填充材料250，可高度效率地將熱轉(zhuǎn)移至封裝件260外部，而封裝件260上可設(shè)置外部 散熱體或其中增加的表面面積可提供足夠的冷卻效果。再者，于某些例示實施例中，該填充 材料250可替代覆罩264 (圖2b)，因此簡化封裝該芯片200之整體制造流程。因此，于硬 化材料250后，封裝件260可通過材料250而密封，如此亦可提供金屬區(qū)域212之強化完整 性，同時也提供封裝件沈0內(nèi)部的強化完整性。結(jié)果，本發(fā)明提供下述之半導(dǎo)體裝置與集成電路及相應(yīng)之制造技術(shù)，亦即，于線鍵 合結(jié)構(gòu)的形成期間，通過去除鋁基沉積與圖案化程序而達(dá)成程序復(fù)雜度的降低?；诖?， 反應(yīng)金屬表面(如含銅表面)于線鍵合程序后可被封裝，因此提供敏感金屬區(qū)域的強化整 體性而在線鍵合程序期間及之前不需要用于鈍化暴露敏感金屬表面的精密的處理流程。因 此，針對金屬化系統(tǒng)復(fù)雜的集成電路可以低成本及低周期時間形成，同時該填充材料于經(jīng) 提升之溫度期間提供強化穩(wěn)定性，其中，該經(jīng)提升之溫度發(fā)生于操作期間及/或加速可靠 度測試期間等等，例如，測試復(fù)雜集成電路、記憶體裝置(如快閃記憶體)等等之芯片。前述特定實施例僅為說明之用，而本發(fā)明可以對于由此處教示而獲得益處的該領(lǐng) 域之技術(shù)人士系明顯的不同但相等之方式被修正及實施。例如，前面提出的處理步驟可透 過不同順序而實施。此外，除了下述之權(quán)利要求之外，顯示于本文之構(gòu)造與設(shè)計之細(xì)節(jié)并非 用于局限。因而很明顯，上述揭示之特定實施例可改變或修正且所有這類變化均落入本發(fā) 明之精神與范疇中。因此，本文所尋求的保護將提出于下述之權(quán)利要求中。
權(quán)利要求
1.一種方法，包括下述步驟設(shè)置形成在半導(dǎo)體管芯(200)的基板上的最終金屬化層010)，該最終金屬化層(210) 包括接觸區(qū)域012)，該接觸區(qū)域具有用以容置鍵合線Q30)的暴露的含銅表面Q12S)；將該鍵合線(230)鍵合至該暴露的含銅表面012 ；以及封裝該暴露的含銅表面012 以及連接至該暴露的含銅表面012 的該鍵合線 (230)的至少一部分。
2.如權(quán)利要求1所述的方法，其中，封裝該暴露的含銅表面012 的步驟包括將該 半導(dǎo)體管芯(200)置放在封裝件O60)內(nèi)且以介電材料(250)至少部分地填充該封裝件 (260)。
3.如權(quán)利要求1所述的方法，其中，封裝該暴露的含銅表面012 的步驟包括以具有 低粘性狀態(tài)的介電材料(250)濕化至少該暴露的含銅表面012S)。
4.如權(quán)利要求1所述的方法，進一步包括調(diào)整使用在封裝的介電材料O50)的熱膨脹 系數(shù)以降低在該最終金屬化層(210)上的熱應(yīng)力。
5.如權(quán)利要求1所述的方法，其中，封裝該暴露的含銅表面012 以及連接該暴露的 含銅表面012 的該鍵合線Q30)的至少一部分的步驟包括施用聚合物材料050)。
6.如權(quán)利要求2所述的方法，其中，該介電材料(250)實質(zhì)上完全填充該封裝件(沈0) 的內(nèi)部。
7.如權(quán)利要求1所述的方法，進一步包括在封裝該含銅表面012 之后，將第二鍵合 線(230)鍵合至第二暴露的含銅表面(212S)，且封裝該第二暴露的含銅表面012 以及連 接至該第二暴露的含銅表面012 的該第二鍵合線O30)的至少一部分。
8.一種方法，包括下述步驟基于單一高傳導(dǎo)性金屬形成半導(dǎo)體裝置O00)的金屬化系統(tǒng)010)，該金屬化系統(tǒng)包 括最終金屬化層，該最終金屬化層包括用以連接至鍵合線O30)的多個金屬區(qū)域012)；將該半導(dǎo)體裝置O00)附接至包括有連接至引線端子063)的多個鍵合墊( 的載 體基板Q60)；將鍵合線(230)鍵合至該多個金屬區(qū)域012)的每一個金屬區(qū)域與該多個鍵合墊 (262)的每一個鍵合墊；以及以介電材料O50)鈍化至少該多個金屬區(qū)域012)。
9.如權(quán)利要求8所述的方法，其中，鈍化至少該多個金屬區(qū)域012)的步驟包括通過該介電材料(250)封裝該金屬區(qū)域012)以及該鍵合線Q30)的每一個鍵合線的 至少一部分；以及封裝該鍵合墊(262)。
10.如權(quán)利要求8所述的方法，其中，該載體基板被提供為封裝件060)，且其中，鈍化 該金屬區(qū)域012)的步驟包括以該介電材料(250)填充該封裝件O60)內(nèi)部的至少一部 分。
11.如權(quán)利要求10所述的方法，其中，該封裝件(沈0)的該內(nèi)部實質(zhì)上完全以該介電材 料(250)所填充。
12.—種集成電路(270)，包括芯片，包括有基板O01)以及金屬化系統(tǒng)，該金屬化系統(tǒng)包括具有含銅金屬區(qū)域(212)的最終金屬化層O10)以及鍵合線030)，該鍵合線將一端Q30A)附接至該含銅金屬區(qū)域 (212)；載體基板060)，包括有多個鍵合墊062)，該鍵合線Q30)的另一端附接至該鍵合墊 (262)；以及填充材料050)，封裝該金屬區(qū)域012)以及連接至該金屬區(qū)域012)的該鍵合線 (230)的至少一部分。
13.如權(quán)利要求12所述的集成電路070)，其中，該填充材料(250)封裝該鍵合墊 (262)。
14.如權(quán)利要求12所述的集成電路O70)，其中，該載體基板為封裝件(沈0)，以及該填 充材料Q50)實質(zhì)上完全填充該封裝件O60)的內(nèi)部。
15.如權(quán)利要求12所述的集成電路070)，其中，該填充材料(250)包括聚合物材料。
全文摘要
本發(fā)明提供一種例如基于銅的精密金屬化系統(tǒng)的導(dǎo)線鍵合結(jié)構(gòu)，通過在線鍵合程序之后提供填充材料(250)以至少封裝敏感的金屬表面(212S)及鍵合線(230)的一部分，而無需端子鋁層且無須任何用于暴露的銅表面(212S)的鈍化層。因此，顯著的成本降低、縮減的周期時間以及所需程序步驟的減少可以無關(guān)于所使用的線鍵合材料而實現(xiàn)。因此，需要精密的金屬化系統(tǒng)的集成電路可基于用于至少封裝敏感金屬表面(212S)的相應(yīng)的填充材料(250)，而以所需的可靠度等級通過線鍵合而連結(jié)至相應(yīng)的封裝件(260)或載體基板。
文檔編號H01L23/24GK102132400SQ200980133170
公開日2011年7月20日 申請日期2009年8月29日 優(yōu)先權(quán)日2008年8月29日
發(fā)明者A·邁爾斯, F·屈興邁斯特, M·萊爾 申請人:格羅方德半導(dǎo)體公司