專(zhuān)利名稱：具有隔離溝槽襯墊的半導(dǎo)體器件及相關(guān)制造方法
技術(shù)領(lǐng)域：
本文所述主題的實(shí)施方式大體涉及半導(dǎo)體器件。特別是，本主題的實(shí)施方式涉及 在金屬氧化物半導(dǎo)體晶體管之間使用隔離區(qū)。
背景技術(shù)：
大多數(shù)現(xiàn)代集成電路(IC)是使用多個(gè)互連的場(chǎng)效應(yīng)晶體管(FET)實(shí)現(xiàn)的，F(xiàn)ET可 實(shí)現(xiàn)為金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(M0SFET或MOS晶體管)。MOS晶體管可以實(shí)現(xiàn)為 P型器件(即，PMOS晶體管)或N型器件(S卩，N型晶體管)。而且，半導(dǎo)體器件可既包括 PMOS晶體管又包括NMOS晶體管，而這種裝置通常被稱為互補(bǔ)MOS或CMOS器件。MOS晶體管 包括在半導(dǎo)體襯底的上方形成的柵電極(gate electrode)作為控制電極，以及在半導(dǎo)體襯 底內(nèi)形成的源區(qū)(source region)和漏區(qū)(drain region)，電流可在兩區(qū)之間流動(dòng)。該源 區(qū)和漏區(qū)通常通過(guò)在該源區(qū)和漏區(qū)上形成的相應(yīng)的導(dǎo)電接點(diǎn)(conductive contact)訪問(wèn)。 施加到柵電極、源接點(diǎn)和漏接點(diǎn)的偏壓控制電流在該柵電極下方、源區(qū)和漏區(qū)之間、在該半 導(dǎo)體襯底中的溝道的流動(dòng)。隔離層(insulating layer)中形成的導(dǎo)電金屬互連(plug)通 常被用于將偏壓傳遞到門(mén)、源和漏接點(diǎn)。圖1是使用傳統(tǒng)方法制造的CMOS晶體管器件結(jié)構(gòu)100的簡(jiǎn)圖。圖1的上部(圖 1A)代表器件結(jié)構(gòu)100的俯視圖，而圖1的下部(圖1B)代表器件結(jié)構(gòu)100從圖1上部的線 1B-1B觀看的剖面圖。器件結(jié)構(gòu)100包括半導(dǎo)體材料的N型有源區(qū)102、半導(dǎo)體材料的P型有 源區(qū)104、圍繞并隔開(kāi)N型區(qū)102和P型區(qū)104的淺溝槽隔離(shallow trenchisolation， STI)以及覆蓋N型區(qū)102、P型區(qū)104和STI106的柵結(jié)構(gòu)108。器件結(jié)構(gòu)100形成在絕緣 體硅(silicon-on-insulator，S0I)襯底上方，該SOI襯底具有物理支撐襯底110和在支撐 襯底110上的絕緣材料112(通常是掩埋氧化物)。柵結(jié)構(gòu)108包括柵絕緣體層114，門(mén)絕 緣體層114由具有相對(duì)較高的介電常數(shù)的介電材料(即，高_(dá)k材料)形成。柵結(jié)構(gòu)108還 包括覆蓋柵絕緣體層114的柵金屬層116和覆蓋柵金屬層116的多晶硅層118。圖2是器件結(jié)構(gòu)100的區(qū)域120的詳細(xì)視圖(此區(qū)域120在圖1中被虛線圓圍 繞)。圖2顯示了斷面(divot) 122，它是作為帶來(lái)器件結(jié)構(gòu)100的形成的一個(gè)或更多工藝 步驟的結(jié)果而形成的。柵絕緣層114、柵金屬層116和多晶硅118在形成時(shí)通常沿著斷面 122的輪廓。圖2中的箭頭表示氧從STI 106釋放到柵絕緣體層114中。氧穿過(guò)高k柵絕 緣體層114中并在P型區(qū)域104上方的擴(kuò)散導(dǎo)致“寬度效應(yīng)(widtheffect) ”，這可能降低 器件性能。盡管圖2中未示，氧還擴(kuò)散到相鄰的N型區(qū)域上方(其位于圖2中所示的STI 106的部分的右側(cè))中，具有較短溝道區(qū)域長(zhǎng)度的器件對(duì)寬度效應(yīng)更敏感?？梢允褂迷S多已知技術(shù)減少寬度效應(yīng)。一種已知的減少寬度效應(yīng)的手段將硅添加 到該高k材料中。然而，這增加了電介質(zhì)沉積的控制問(wèn)題，并對(duì)尺度(scaling)有負(fù)面影 響。另一種已知的減少寬度效應(yīng)的手段使用高k材料的氮化(nitridation)。然而，過(guò)量 的氮化會(huì)降低器件性能并有可能對(duì)該器件的閾值電壓帶來(lái)負(fù)面影響。又一種手段利用去氧 金屬(oxygen scavenging metal)形成該金屬柵層。不幸的是，去氧金屬有內(nèi)在的控制問(wèn)題，會(huì)導(dǎo)致該工藝中過(guò)多的變異性。寬度效應(yīng)還可以通過(guò)努力減小下面的STI材料和高k 柵材料之間的重疊量而解決。這種技術(shù)需要更多的掩模層，而且這種技術(shù)可能違反特定制 造工藝節(jié)點(diǎn)所要求的現(xiàn)有控制和規(guī)則。一種附加的手段在沉積高k材料之前用氮擴(kuò)散阻擋 (nitride diffusion barrier)封閉該STI材料。這種手段未經(jīng)證實(shí)，并且它對(duì)隔離模塊帶 來(lái)很高的工藝復(fù)雜度并為后續(xù)工藝模塊帶來(lái)很大的變異性。

發(fā)明內(nèi)容
提供一種制造半導(dǎo)體器件結(jié)構(gòu)的方法。該方法開(kāi)始于提供具有半導(dǎo)體材料的襯 底。在該半導(dǎo)體材料中形成隔離溝槽，且用基本上抑制高k材料在上面形成的襯墊材料襯 墊該隔離溝槽。用絕緣材料填充該襯墊后的溝槽，并在該絕緣材料上方形成高k柵材料層。 該高k柵材料層是如此形成以使得其覆蓋該絕緣材料的至少一部分和該半導(dǎo)體材料的至 少一部分，并使的該高k柵材料層由該襯墊材料分開(kāi)。還提供一種半導(dǎo)體器件。該半導(dǎo)體器件包括具有限定于其中的有源晶體管區(qū)域的 半導(dǎo)體材料層、在毗鄰于該有源晶體管區(qū)域的半導(dǎo)體材料層中形成的隔離溝槽、在該襯墊 后的溝槽中的絕緣材料以及覆蓋該絕緣材料的至少一部分并覆蓋該有源晶體管區(qū)域的至 少一部分的高k柵材料層。該高k柵材料層由該溝槽襯墊分開(kāi)。還提供一種半導(dǎo)體器件結(jié)構(gòu)的淺溝槽隔離方法。此方法開(kāi)始于提供具有半導(dǎo)體材 料層、覆蓋該半導(dǎo)體材料層的墊片氧化物層以及覆蓋該墊片氧化物層的墊片氮化物層的半 導(dǎo)體襯底。然后該方法通過(guò)選擇性除去該墊片氮化物層的一部分、該墊片氧化物層的一部 分和該半導(dǎo)體材料層的一部分而形成隔離溝槽。襯墊材料被沉積在該隔離溝槽中和該墊片 氮化物層的暴露部分上。另外，絕緣材料被沉積在該襯墊材料上從而該絕緣材料填充該隔 離溝槽。提供本發(fā)明內(nèi)容是為了以簡(jiǎn)化的形式介紹概念的選擇，下面在具體實(shí)施方式
部分 會(huì)進(jìn)一步描述。本發(fā)明內(nèi)容不是為了確定所要求保護(hù)的主題的關(guān)鍵特征或必要特征，也不 是為了用于協(xié)助確定所要求保護(hù)的主題的范圍。


結(jié)合以下附圖，參考具體實(shí)施方式
和權(quán)利要求，可以得到對(duì)本主題的更完整的理 解，在各圖中類(lèi)似的參考標(biāo)號(hào)指示類(lèi)似的元素。圖1是使用傳統(tǒng)技術(shù)制造的CMOS晶體管器件結(jié)構(gòu)的簡(jiǎn)圖；圖2是圖1中顯示的CMOS晶體管器件結(jié)構(gòu)的一個(gè)區(qū)域的詳細(xì)視圖；圖3-12是描繪半導(dǎo)體器件結(jié)構(gòu)的制造的剖面視圖；以及圖13是根據(jù)圖3-12中描述的工藝制造的半導(dǎo)體器件結(jié)構(gòu)的剖面視圖。
具體實(shí)施例方式以下具體實(shí)施方式
在本質(zhì)上是示意性的，不是為了限制本主題的實(shí)施方式或這些 實(shí)施方式的應(yīng)用或使用。本文使用的詞語(yǔ)“示例性”意味著“充當(dāng)示例、實(shí)例或示意”。本文 描述為“示例性”的任何實(shí)現(xiàn)不必然被解釋為相對(duì)其它實(shí)現(xiàn)是優(yōu)選的或更好的。而且，不受 在前面的技術(shù)領(lǐng)域、背景技術(shù)、發(fā)明內(nèi)容或下面的具體實(shí)施方式
中介紹的任何明示或暗示的理論的限制。為了簡(jiǎn)明，本文不詳細(xì)描述有關(guān)半導(dǎo)體器件制造的傳統(tǒng)方法。而且，本文描述的各 種任務(wù)和工藝步驟可以合并到更全面的流程或工藝中，該流程或工藝具有本文沒(méi)有詳細(xì)描 述的更多的步驟或功能。尤其是，基于半導(dǎo)體的晶體管的制造中的各步驟是大家所熟知的， 因此，為了簡(jiǎn)明，本文只是簡(jiǎn)單地提到或者完全省略了許多傳統(tǒng)的步驟，而沒(méi)有提供眾所周 知的工藝細(xì)節(jié)。本文所述的科技和技術(shù)可被用于制造MOS晶體管器件，包括NMOS晶體管器件、 PMOS晶體管器件和CMOS晶體管器件。盡管術(shù)語(yǔ)“M0S器件”本身指的是具有金屬柵電極和 氧化物柵絕緣體的器件，然而此術(shù)語(yǔ)在本文全文中用于指示任何的半導(dǎo)體器件，其中該半 導(dǎo)體器件包括位于柵絕緣體(無(wú)論是氧化物還是其它絕緣體)上方的導(dǎo)電柵電極(無(wú)論是 金屬的還是其它導(dǎo)電材料的)，該柵絕緣體又位于半導(dǎo)體襯底上方。本文描述的制造工藝可用于制造具有高k柵絕緣體和覆蓋該高k柵絕緣體的金屬 柵的半導(dǎo)體器件。尤其是，根據(jù)本工藝制造的半導(dǎo)體器件包括STI襯墊(liner)，該STI襯 墊充當(dāng)STI氧化物材料和高k柵絕緣體之間的氧遷移阻擋。該STI襯墊消除(或顯著減 小)氧向覆蓋該有源晶體管區(qū)域的那部分高k柵絕緣體中的擴(kuò)散，從而最小化被稱為寬度 效應(yīng)的現(xiàn)象的影響。如同下面更詳細(xì)地描述的，該STI襯墊材料是如此選擇的，即該高k材 料不在該STI襯墊材料上成核(nucleate)，這使得該STI襯墊將該高k柵絕緣體隔成第一 部分(位于該STI材料上方)和第二部分(位于該有源晶體管區(qū)域上方)?，F(xiàn)在參考圖3，半導(dǎo)體器件結(jié)構(gòu)的制造開(kāi)始于提供具有半導(dǎo)體材料層202的適當(dāng) 的半導(dǎo)體襯底200。這種制造工藝代表適于與半導(dǎo)體器件(比如CMOS晶體管器件)一起 使用的溝槽隔離法的一種實(shí)現(xiàn)。對(duì)于此實(shí)施方式，半導(dǎo)體襯底200被實(shí)現(xiàn)為一種絕緣體硅 (SOI)襯底，其中半導(dǎo)體材料202被置于絕緣體材料層204上，絕緣體材料層204又由載 體層206支撐。更具體地說(shuō)，半導(dǎo)體材料202是硅材料，而絕緣體材料204是掩埋氧化物 層。本文使用的術(shù)語(yǔ)“硅材料”涵蓋通常用于半導(dǎo)體工業(yè)的大致單晶和相對(duì)純凈的硅材料。 半導(dǎo)體材料202開(kāi)始可以是N型或P型硅(但通常是P型)，而半導(dǎo)體材料202隨后以適 當(dāng)方式摻雜以形成有源區(qū)(active region)。對(duì)于這種實(shí)施方式，絕緣體材料204被實(shí)現(xiàn) 為氧化硅(SiO2)層。在替代實(shí)施方式中，半導(dǎo)體器件結(jié)構(gòu)可以在體硅襯底(bulk silicon substrate)而不是SOI襯底上形成。圖3描繪了在半導(dǎo)體材料202上形成墊片氧化物層(pad oxidelayer) 208,以及在 墊片氧化物層208上形成墊片氮化物層210之后的半導(dǎo)體襯底200。所產(chǎn)生的結(jié)構(gòu)包括覆 蓋半導(dǎo)體材料202的墊片氧化物層208，以及具有覆蓋墊片氧化物層208的墊片氮化物層 210。傳統(tǒng)工藝步驟可用于達(dá)到圖3中所示的結(jié)構(gòu)。例如，使用適當(dāng)?shù)幕瘜W(xué)氣相沉積(CVD) 將墊片氧化物層208生長(zhǎng)到期望的厚度，然后將墊片氮化物層210沉積在墊片氧化物層208 上方。然后以適當(dāng)方式處理半導(dǎo)體襯底200以在半導(dǎo)體材料202中形成適當(dāng)大小的隔離 溝槽212 (圖4)。如圖4所示，隔離溝槽212可以通過(guò)選擇性地除去墊片氮化物層210的一 部分、墊片氧化物層208的一部分、半導(dǎo)體材料202的一部分而形成。對(duì)于這種SOI實(shí)現(xiàn)， 隔離溝槽212的形成還涉及選擇性地除去在半導(dǎo)體材料202下方的絕緣體材料204的一部 分。圖4描繪了在完成許多已知工藝步驟(包括光刻、掩模和蝕刻步驟)之后，半導(dǎo)體襯底200的狀態(tài)。注意，隔離溝槽212延伸到絕緣體材料204中以提供在隔離溝槽212任一側(cè)上 的半導(dǎo)體材料202的各部分之間的充分隔離。盡管其它的制造步驟或子工藝可以在圖4中描繪的工藝中的步驟之后執(zhí)行，然而 本示例通過(guò)用適當(dāng)?shù)囊r墊材料214襯墊(line)隔離溝槽212而繼續(xù)。襯墊材料214可用任 何合適的技術(shù)(比如CVD、低壓CVD (LPCVD)或等離子增強(qiáng)CVD (PECVD))被沉積在隔離溝槽 212中和墊片氮化物層210的任何暴露部分上。盡管優(yōu)選實(shí)施方式利用CVD材料，然而在替 代實(shí)施方式中襯墊材料214可以是熱生長(zhǎng)材料(thermally grown material)。注意，襯墊 材料214是基本上禁止高k材料在其上形成的材料。換句話說(shuō)，襯墊材料214的成分使得 高k材料(高k材料的沉積是高度表面選擇性的)不在襯墊材料214的暴露表面上成核。 在實(shí)踐中，襯墊材料214是介電材料，比如氮化物，優(yōu)選為氮化硅，而形成的襯墊材料214的 典型厚度為約20-100埃(Angstrom)。如圖5中所示，襯墊材料214在半導(dǎo)體襯底200中形成襯墊溝槽(lined trench) 216。盡管在襯墊隔離溝槽212之后可以執(zhí)行其它制造步驟或子工藝，然而本示例 通過(guò)用合適的絕緣材料(在本文被稱為STI材料218)至少部分填充溝槽216而繼續(xù)(圖 6)。在實(shí)踐中，介電STI材料218充滿襯墊溝槽216并且還使用例如合適的沉積技術(shù)(比 如CVD)在襯墊材料214的其他部分(即，覆蓋墊片氮化物層210的部分)上方形成。在某 些實(shí)施方式中，STI材料218是氧化物材料，比如使用正硅酸乙酯(TEOS)作為硅源沉積的 二氧化硅(通常稱為T(mén)EOS氧化物)。作為另一示例，硅烷是非常常見(jiàn)的用作硅源的前體，且 產(chǎn)生的STI材料218通常被稱為高密度等離子體(HDP)氧化物。在圖6中描繪的工藝階段，STI材料218在半導(dǎo)體襯底200上產(chǎn)生被填充的隔離 溝槽220。然后，使用例如化學(xué)機(jī)械拋光(CMP)工具對(duì)STI材料218拋光。STI材料218被 優(yōu)選地拋光到大約對(duì)應(yīng)于覆蓋墊片氮化物層210的襯墊材料214的高度。在實(shí)踐中，氮化 物襯墊材料214可充當(dāng)CMP停止層，從而STI材料218的頂部基本上與襯墊材料214的暴 露表面連續(xù)。圖7描繪了在STI材料218已被拋光或平整化到所需高度后半導(dǎo)體襯底200 的狀況。盡管在拋光STI材料218之后可執(zhí)行其它制造步驟或子工藝，然而本示例通過(guò)除 去墊片氮化物層210和襯墊材料214的一部分，同時(shí)將STI材料218基本上保持原樣而繼 續(xù)(圖8)?？墒褂脤?duì)氮化物有選擇性的技術(shù)(例如，熱磷酸剝離)除去該氮化物和襯墊材 料。如圖8中所示，控制這個(gè)步驟以使得墊片氮化物層210被完全除去并使得襯墊材料214 的暴露的上邊框222保留。再次參考圖1中的俯視圖，上邊框222大致對(duì)應(yīng)于由區(qū)域102 或區(qū)域104的輪廓限定的邊界。這個(gè)剝離步驟的選擇性特質(zhì)確保了 STI材料218和墊片氧 化物層208不被除去。相應(yīng)地，STI材料218下方的那部分襯墊材料214被保護(hù)。在圖8所示的步驟完成之后可以執(zhí)行許多處理步驟或子步驟。例如，圖9描繪了 在形成柵層疊(gate stack)之前所需的進(jìn)一步處理之后半導(dǎo)體襯底200的狀態(tài)。這種進(jìn) 一步的工藝步驟可包括但不限于除去墊片氧化物層208 ；形成取代替換墊片氧化物層208 的犧牲氧化物(sacrificial oxide)層224 ；在適當(dāng)?shù)奈恢糜脿奚趸? 形成阱注入； 以及濕法蝕刻。這些工藝步驟凹陷STI材料218的高度，但是襯墊材料214基本上保持原 樣。而且，STI材料218可經(jīng)受各向同性氧化物蝕刻劑，帶來(lái)在STI材料218的側(cè)面上形成 的斷面226。重要的是，在半導(dǎo)體襯底200達(dá)到圖9中所示的狀態(tài)后，襯墊材料214的上邊框222保持不被覆蓋和暴露。犧牲氧化物224(其可在上述濕法蝕刻過(guò)程中被除去)被取代并形成界面絕緣體 層(interfacial insulator layer) 228 (圖10)。界面絕緣體層2 優(yōu)選是由氧化物材料 形成的。圖10是半導(dǎo)體襯底的區(qū)域230的詳細(xì)視圖(這一區(qū)域230由圖9中的虛線圓圍 繞)。為了便于示意，圖10中的比例被放大了。而且，盡管在圖示實(shí)施方式中上邊框222的 高度對(duì)應(yīng)于界面絕緣體層228的高度，然而襯墊材料214可伸出界面絕緣體層228的高度 以上，或可以與半導(dǎo)體材料202的高度齊平以及與STI材料218的高度齊平。盡管在形成界面絕緣體層2 之后可以執(zhí)行其它制造步驟或子工藝，然而本示例 通過(guò)形成覆蓋半導(dǎo)體材料202的至少一部分并覆蓋STI材料218的至少一部分的高k柵 材料層232而繼續(xù)。在實(shí)踐中，高k柵材料可以使用任何合適的技術(shù)沉積，比如原子層沉 積(ALD)或原子層化學(xué)氣相沉積(ALCVD)，這能夠帶來(lái)在界面絕緣體層2 上和STI材料 218上的高k材料的選擇性沉積，同時(shí)對(duì)襯墊材料214上帶來(lái)很少的或根本沒(méi)有沉積。ALD 和ALCVD是對(duì)表面非常敏感的工藝，因?yàn)楦遦材料將被沉積于其上的暴露表面必須具有某 些材料性質(zhì)(例如，化學(xué)鍵和分子結(jié)構(gòu))，否則，該高k材料不會(huì)成核。在實(shí)踐中，高k柵材 料232可以是相對(duì)于二氧化硅具有高介電常數(shù)的任何材料，且這種高k材料是半導(dǎo)體工業(yè) 中熟知的。根據(jù)該實(shí)施方式，高k柵材料232可以是而不限于Hf O2、Zr O2、Hf Zr Ox、Hf Si Ox、 HfSiON、HfTiOx,ZrTiOx,ZrSiOx、ZrSiON、HfLaOx, ZrLaOx, LaAlOx、La2O3,HfAlOx、ZrAlOx、 A1203> Y203>MgO, DyO, TiO2, Ta2O5或類(lèi)似材料。高k柵材料232優(yōu)選地被沉積到約14-22埃 的厚度。如同前面提到的，襯墊材料214被選擇基本上抑制高k材料在上面成核，且這種性 質(zhì)使得暴露的上邊框222保持沒(méi)有高k柵材料232 (為了所有實(shí)際目的)。注意，高k柵材 料232層由襯墊材料214分開(kāi)，而襯墊材料214在高k柵材料232層中產(chǎn)生中斷。在圖示 實(shí)施方式中，覆蓋界面絕緣體層228的那部分高k材料在覆蓋上邊框222之前終止，而覆蓋 STI材料218的那部分高k材料沿著斷面226的輪廓并在襯墊材料214的側(cè)壁處或側(cè)壁附 近終止。盡管在沉積高k柵材料232之后可以執(zhí)行其它制造步驟或子工藝，然而本示例通 過(guò)以傳統(tǒng)方式完成該柵層疊而繼續(xù)。有關(guān)于此，金屬柵層234在高k柵材料232上方并在 襯墊材料214的暴露部分的上方形成(圖11)，然后，多晶硅柵層236在金屬柵層234上方 形成(圖12)。與高k柵材料232不同，金屬柵層234能夠并且正是在襯墊材料214的暴露 表面上形成。相應(yīng)地，金屬柵層234通常沿著高k柵材料232和斷面226附近的襯墊材料 214的輪廓。而且，多晶硅柵層236被沉積到所需的厚度從而它充滿斷面226，如圖12中所示。圖12中的箭頭表示氧從STI材料218釋放到高k柵材料232中。與圖2中所示的 傳統(tǒng)器件結(jié)構(gòu)不同，氧不會(huì)遷移或擴(kuò)散到覆蓋半導(dǎo)體材料202的那部分高k柵材料232中。 換句話說(shuō)，襯墊材料214阻擋氧從覆蓋STI材料218的那部分高k柵材料232遷移。因而， 襯墊材料214可被用于減小寬度效應(yīng)，否則寬度效應(yīng)會(huì)降低器件性能(如同上面解釋的)。 應(yīng)當(dāng)理解，即使高k柵材料232的非常薄的層在襯墊材料214上形成，氧的遷移會(huì)基本上被 阻止，因此，會(huì)獲得相同的益處。在圖12中描繪的制造工藝中的階段后，可執(zhí)行許多已知的工藝步驟以完成該器件結(jié)構(gòu)的制造。而且，本文所述的工藝技術(shù)可與“先柵(gate first)”或與“后柵”工藝一 起使用(其用不同的金屬材料代替多晶硅柵層236)。圖13是根據(jù)圖3-12中描繪的工藝制造的半導(dǎo)體器件300的剖面視圖。半導(dǎo)體器 件300大多數(shù)特征和特性類(lèi)似于或等同于上面參考圖3-12描繪的那些，且這種共同的特征 和特性在此處不再贅述。半導(dǎo)體器件300的此實(shí)施方式形成在具有支撐層304和覆蓋支撐 層304的掩埋氧化物層306的SOI襯底302上。覆蓋掩埋氧化物層306的半導(dǎo)體材料層具 有限定于其中的有源晶體管區(qū)域；圖13描繪了 N型有源晶體管區(qū)域308和P型有源晶體管 區(qū)域310。有源晶體管區(qū)域308和310由相鄰的隔離溝槽312分開(kāi)，隔離溝槽312形成于半 導(dǎo)體材料層中和掩埋氧化物層306中。隔離溝槽312被襯墊有溝槽襯墊314(例如，氮化物 材料)，而絕緣材料(比如STI氧化物316)位于該襯墊的溝槽中。半導(dǎo)體器件300還包括 覆蓋STI氧化物316的至少一部分和覆蓋有源晶體管區(qū)域308和310的至少一部分的高k 柵材料層318。重要的是，注意，高k柵材料層318被溝槽襯墊314分開(kāi)，因?yàn)槿缤厦嫠?的，該高k柵材料318不能在溝槽襯墊314的上邊框上成核。為了簡(jiǎn)明和便于示意，圖13中 沒(méi)有顯示高k柵材料318和有源晶體管區(qū)域308和310之間的界面氧化物層(參見(jiàn)圖12) 和STI氧化物316任一邊上的斷面。半導(dǎo)體器件300還包括覆蓋高k柵材料318和覆蓋溝槽襯墊314的上邊框的金屬 柵層320。另外，半導(dǎo)體器件300包括覆蓋金屬柵層320的多晶硅柵層322。高k柵材料 318、金屬柵層320和多晶硅柵層322的結(jié)合可被稱為柵層疊或柵結(jié)構(gòu)。該柵層疊以傳統(tǒng)方 式與有源晶體管區(qū)域308和310協(xié)作以形成NMOS和PMOS晶體管器件。作為禁止高k材料成核的溝槽襯墊的替代，半導(dǎo)體器件可使用以仍然減少該寬度 效應(yīng)的替代方式形成的高k材料層。更具體地說(shuō)，該高k材料可以使用恰當(dāng)控制的等離子 體氣相淀積(PVD)技術(shù)。該P(yáng)VD工藝會(huì)在該界面氧化物的暴露表面上方和該STI氧化物的 暴露表面上方自然形成該高k材料。然而，由于PVD工藝的方向特性，在斷面的豎直側(cè)壁 (參看圖2)上形成的高k材料的量將明顯少于在其它地方形成的高k材料的量。因而，高 k材料在該斷面的這個(gè)側(cè)壁上的非常薄的層會(huì)阻止氧從該STI氧化物一側(cè)到覆蓋該有源晶 體管區(qū)域的一側(cè)的遷移。盡管上面的具體實(shí)施方式
介紹了至少一個(gè)示例性實(shí)施方式，然而應(yīng)當(dāng)理解，存在 許許多多的變形。還應(yīng)理解，本文所述的一個(gè)或多個(gè)示例性實(shí)施方式不是為了以任何方式 限制所要求保護(hù)的主題的范圍、適用性或結(jié)構(gòu)。相反地，上述的具體實(shí)施方式
將為本領(lǐng)域的 技術(shù)人員提供實(shí)現(xiàn)所述一個(gè)或多個(gè)訴訟法的方便的路線圖。應(yīng)當(dāng)理解，在各元素的功能和 排列上可以進(jìn)行任何改變而不違背該權(quán)利要求所限定的范圍，包括在提出本專(zhuān)利申請(qǐng)時(shí)已 知的等同和可預(yù)見(jiàn)的等同。
權(quán)利要求
1.一種制造半導(dǎo)體器件結(jié)構(gòu)(300)的方法，該方法包含 提供具有半導(dǎo)體材料O02)的襯底O00)；在所述半導(dǎo)體材料O02)中形成隔離溝槽012)；用基本上抑制高k材料在上面形成的襯墊材料(214)襯墊所述隔離溝槽012)，產(chǎn)生襯 墊后的溝槽016)；用絕緣材料(218)至少部分填充所述襯墊后的溝槽016)；以及 形成覆蓋所述絕緣材料(218)的至少一部分和覆蓋所述半導(dǎo)體材料(20 的至少一部 分的高k柵材料(23 層，從而所述高k柵材料(23 層被所述襯墊材料(214)分開(kāi)。
2.根據(jù)權(quán)利要求1所述的方法，其中至少部分填充所述襯墊的溝槽(216)帶來(lái)被填充的隔離溝槽(220)和所述襯墊材料 (214)的暴露的邊框(222)；以及形成所述高k柵材料(23 層包含在所述填充的隔離溝槽(220)上方沉積所述高k柵 材料(23 從而所述襯墊材料(214)的所述暴露的邊框(22 保持基本上沒(méi)有所述高k柵 材料(232)。
3.根據(jù)權(quán)利要求2所述的方法，進(jìn)一步包含形成在所述高k柵材料(23 上方和所述 襯墊材料(214)上方形成金屬柵層034)。
4.根據(jù)權(quán)利要求3所述的方法，進(jìn)一步包含在所述金屬柵層(234)上方形成多晶硅柵 層(236)。
5.根據(jù)權(quán)利要求1所述的方法，其中襯墊所述隔離溝槽(21 包含用氮化物材料襯墊 所述隔離溝槽012)。
6.根據(jù)權(quán)利要求1所述的方法，其中至少部分填充所述襯墊后的溝槽(216)包含使用 氧化物材料至少部分填充所述襯墊后的溝槽016)。
7.一種半導(dǎo)體器件(300)，包含具有限定于其中的有源晶體管區(qū)域(308，310)的半導(dǎo)體材料(202)層； 在毗鄰所述有源晶體管區(qū)域(308，310)的所述半導(dǎo)體材料(20 層中形成的隔離溝槽 (212)；襯墊所述隔離溝槽012)的溝槽襯墊014)，其中所述隔離溝槽(21 和所述溝槽襯墊 (214) 一起形成襯墊后的溝槽016)；在所述襯墊后的溝槽016)內(nèi)的絕緣材料018)；以及覆蓋所述絕緣材料(218)的至少一部分和覆蓋所述有源晶體管區(qū)域(308，310)的至少 一部分的高k柵材料(23 層，所述高k柵材料(23 層被所述溝槽襯墊(214)分開(kāi)。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件(300)，其中所述溝槽襯墊(214)包含基本上抑制高k材料在上面成核的材料；以及 所述高k柵材料(23 層是通過(guò)在所述絕緣材料(218)上方和所述有源晶體管區(qū)域 (308,310)上方的沉積形成的。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件(300)，其中所述溝槽襯墊(214)在覆蓋所述絕 緣材料018)的所述部分的所述高k柵材料(23 和覆蓋所述有源晶體管區(qū)域(308，310) 的所述部分的所述高k柵材料(23 之間形成氧阻擋。
10.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件(300)，其中所述溝槽襯墊(214)包括上邊框022)；以及所述上邊框(22 基本上沒(méi)有所述高k柵材料032)。
11.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件(300)，進(jìn)一步包含覆蓋所述高k柵材料032)和覆蓋所述溝槽襯墊014)的金屬柵層034)；以及覆蓋所述金屬柵層(234)的多晶硅柵層036)。
12.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件(300)，其中所述溝槽襯墊(214)是由氮化物材 料形成的。
13.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件(300)，其中所述絕緣材料(218)是氧化物材料。
14.一種用于半導(dǎo)體器件結(jié)構(gòu)(300)的淺溝槽隔離法，所述方法包含提供具有半導(dǎo)體材料(20 層、覆蓋所述半導(dǎo)體材料(20 層的墊片氧化物層(208) 以及覆蓋所述墊片氧化物層(208)的墊片氮化物層OlO)的半導(dǎo)體襯底O00)；通過(guò)選擇性地除去所述墊片氮化物層OlO)的一部分、所述墊片氧化物層O08)的 一部分和所述半導(dǎo)體材料(20 層的一部分，在所述半導(dǎo)體襯底O00)中形成隔離溝槽 (212)；在所述隔離溝槽012)中和所述墊片氮化物層OlO)的暴露部分上沉積襯墊材料 014)，其中所述襯墊材料(214)基本上抑制高k材料在上面成核；以及在所述襯墊材料(214)上方沉積絕緣材料(218)從而所述絕緣材料(218)填充所述隔 離溝槽012)。
15.根據(jù)權(quán)利要求14所述的方法，進(jìn)一步包含將所述絕緣材料(218)拋光到大致對(duì)應(yīng) 于覆蓋所述墊片氮化物層OlO)的所述襯墊材料014)的高度。
16.根據(jù)權(quán)利要求15所述的方法，進(jìn)一步包含除去所述墊片氮化物層(210)和所述襯 墊材料014)的一部分，而所述絕緣材料(218)基本上保持原樣。
17.根據(jù)權(quán)利要求16所述的方法，其中所述除去步驟形成所述襯墊材料014)的暴露 的上邊框(222)。
18.根據(jù)權(quán)利要求17所述的方法，進(jìn)一步包含在所述絕緣材料(218)上方沉積高k柵 材料(232)，其中所述襯墊材料(214)的所述暴露的上邊框(22 保持沒(méi)有所述高k柵材料 (232)。
19.根據(jù)權(quán)利要求18所述的方法，其中所述襯墊材料(214)阻擋氧從所述高k柵材料 (232)的遷移。
20.根據(jù)權(quán)利要求18所述的方法，進(jìn)一步包含在所述高k柵材料(23 上方和所述襯墊材料(214)上方形成金屬柵層(234)；以及在所述金屬柵層(234)上方形成多晶硅柵層036)。
全文摘要
提供一種制造半導(dǎo)體器件結(jié)構(gòu)(300)的方法，其中在產(chǎn)生的半導(dǎo)體器件結(jié)構(gòu)(300)中減小了寬度效應(yīng)。該方法涉及提供具有半導(dǎo)體材料(202)的襯底(200)，用基本上抑制高k材料在上面形成的襯墊材料(214)襯墊該隔離溝槽(212)。然后用絕緣材料填充(218)被襯墊的溝槽(216)。然后，在該絕緣材料(218)的至少一部分上方和該半導(dǎo)體材料(202)的至少一部分上方形成高k柵材料(232)層。該襯墊材料(214)分開(kāi)高k柵材料(232)層，這防止了氧在該半導(dǎo)體材料(202)的有源區(qū)域上方的遷移。
文檔編號(hào)H01L21/762GK102132397SQ200980134161
公開(kāi)日2011年7月20日 申請(qǐng)日期2009年8月10日 優(yōu)先權(quán)日2008年8月27日
發(fā)明者喬治·克盧特, 理查德·凱特, 邁克爾·哈格羅夫 申請(qǐng)人:超威半導(dǎo)體公司