專利名稱：具有高應(yīng)力溝道的mos器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制造半導(dǎo)體器件的方法，具體來說，涉及制造具有高應(yīng)力溝道(highly stressed channel)的金屬氧化物半導(dǎo)體器件的方法。
背景技術(shù)：
現(xiàn)在絕大多數(shù)的集成電路(IC)都是使用多個互聯(lián)的場效應(yīng)晶體管(FET)(也叫金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)，簡稱MOS晶體管)實現(xiàn)的。MOS晶體管包括柵極電極作為控制電極，該柵極電極覆蓋半導(dǎo)體襯底且將位于該襯底內(nèi)的源極和漏極區(qū)域分隔開，電流可在其間流動。施加在柵極電極上的電壓控制源極與漏極區(qū)域之間襯底內(nèi)部的溝道中的電流。眾所周知，晶體管器件的性能可以通過給溝道區(qū)域施加適當應(yīng)力(stress)以提高多數(shù)載流子的移動性來提高。例如，電子(N溝道MOS(NMOS)晶體管的多數(shù)載流子)的移動性可以通過向溝道施加拉張縱向應(yīng)力來提高。類似地，空穴(P溝道MOS(PMOS)晶體管的多數(shù)載流子)的移動性可以通過向溝道施加壓縮縱向應(yīng)力來提高。對于65nm，45nm， 32nm工藝，NMOS和PMOS器件都分別并入了拉張和壓縮應(yīng)力的襯墊膜，作為溝道應(yīng)力感生層 (stress-inducing layer)。但是，因為這些膜的厚度隨著器件節(jié)距(device pitch)而減小，所以所施加的應(yīng)力(以及由此獲得的性能提升)也隨著每一代的新技術(shù)而下降。因此，提供一種制造具有高壓溝道的MOS器件的方法是非常合乎需要的。進一步， 從后面對本發(fā)明的詳細描述和所附權(quán)利要求中，并結(jié)合附圖和本發(fā)明的這種背景技術(shù)，本發(fā)明的其他理想特征和特性將變得顯而易見。

發(fā)明內(nèi)容
依照本發(fā)明的示例性實施方式，提供一種形成半導(dǎo)體器件的方法，該半導(dǎo)體器件包含含硅襯底。一種示例性方法包括覆蓋含硅襯底的多晶硅層，非晶化(amorphize)該多晶硅層，蝕刻非晶化的多晶硅層以形成柵極電極，沉積覆蓋該柵極電極的應(yīng)力感生層，退火 (anneal)該含硅襯底以再結(jié)晶該柵極電極，去除該應(yīng)力感生層，使用該柵極電極作為蝕刻掩模在該襯底中蝕刻凹槽，以及在該凹槽中外延生長雜質(zhì)摻雜的、含硅區(qū)域。根據(jù)本發(fā)明的另一個示例性實施方式，提供一種在具有第一表面的含硅襯底上和該含硅襯底內(nèi)制造MOS晶體管的方法。該方法包括沉積覆蓋該含硅襯底的該第一表面的多晶硅層，非晶化該多硅晶層，形成柵極堆垛，該柵極堆垛包括從該多晶硅層制造的并具有側(cè)壁的柵極電極，該柵極堆垛覆蓋在該含硅襯底的該第一表面上，啦鄰該柵極電極的該側(cè)壁形成偏置墊片，沉積覆蓋該柵極堆垛、該偏置墊片和該第一表面的應(yīng)力感生氮化硅層，退火該含硅襯底，去除該應(yīng)力感生氮化硅層，使用該柵極堆垛和該偏置墊片作為蝕刻掩模來蝕刻該含硅襯底的該第一表面以在該含硅襯底中形成凹槽，該蝕刻步驟在該去除步驟之后執(zhí)行，以及在該凹槽中外延形成雜質(zhì)摻雜的含硅區(qū)域。根據(jù)本發(fā)明的另一個示例性實施方式，提供一種在具有第一表面的含硅襯底上和該含硅襯底內(nèi)制造MOS晶體管的方法。該方法包括沉積覆蓋該含硅襯底的該第一表面的多晶硅層，非晶化該多硅晶層，形成柵極堆垛，該柵極堆垛包括從該多晶硅層制造的并具有側(cè)壁的柵極電極，該柵極堆垛覆蓋在該含硅襯底的該第一表面上，啦鄰該柵極電極的該側(cè)壁形成偏置墊片，用該柵極堆棧和該偏置墊片作為蝕刻掩模來蝕刻該含硅襯底的該第一表面以在該含硅襯底中形成凹槽，該凹槽暴露該含硅襯底的第二表面，沉積覆蓋該柵極堆垛、該偏置墊片和該第二表面的應(yīng)力感生氮化硅層，退火該含硅襯底，去除該應(yīng)力感生氮化硅層； 以及在該凹槽中外延形成雜質(zhì)摻雜的含硅區(qū)域。


下面，結(jié)合隨后的附圖描述本發(fā)明，其中類似的參考標號代表類似的元件，而且其中圖1-12用剖面圖示意性地描繪了根據(jù)本發(fā)明的示例性實施方式制造MOS晶體管的方法；以及圖13-18用剖面圖示意性地描繪了根據(jù)本發(fā)明的另一種示例性實施方式制造MOS 晶體管的方法。
具體實施例方式下面對本發(fā)明的詳細描述僅僅是示意性的，并無意限制本發(fā)明或本發(fā)明的應(yīng)用和用途。而且，其不受在本發(fā)明的前述背景技術(shù)部分和本發(fā)明的后續(xù)具體描述部分所呈現(xiàn)的任何理論的約束。在此提供了制造具有高壓溝道的MOS器件的方法。該方法可以被利用在直到32 納米乃至更高的技術(shù)節(jié)點，以增加根據(jù)該方法形成的晶體管器件的性能。本發(fā)明的各種實施方式在NMOS器件的溝道中帶來縱向方位(longitudinal-oriented)的拉張應(yīng)力和豎直方位(vertically-oriented)的壓縮應(yīng)力，在PMOS器件的溝道中帶來縱向方位的壓縮應(yīng)力和豎直方位的拉張應(yīng)力。在NMOS器件中，外延生長的eSi C源/漏應(yīng)力器膜與沉積的犧牲應(yīng)力感生層集成以提供附加的應(yīng)力效果，與只適用一種技術(shù)時相比增強了所產(chǎn)生的縱向拉張/豎直壓縮應(yīng)力。在PMOS器件中，外延生長的eSi C源/漏應(yīng)力器膜與沉積的犧牲應(yīng)力感生層集成以提供更大的縱向壓縮/豎直拉張應(yīng)力。這些方法包括新穎的應(yīng)力感生工藝的結(jié)合，它們可被一起使用而不會損傷每個工藝的單獨的應(yīng)力效果。圖1-12用剖面圖示意性地描繪了按照本發(fā)明的示例性實施方式形成MOS晶體管 100的方法。雖然術(shù)語“M0S晶體管”一般是指具有金屬柵極電極和氧化物柵極絕緣體的器件，然而該術(shù)語在全文中將被用于指代任何這樣的半導(dǎo)體器件該半導(dǎo)體器件包括導(dǎo)電柵極電極(不論是金屬還是其它導(dǎo)電材料)，該柵極電極位于柵極絕緣體(不論氧化物還是其他絕緣體)上方，該柵極絕緣體又位于含硅襯底上方。本文所介紹的實施方式既指N溝道MOS(NMOS)晶體管，又指P溝道MOS(PMOS)晶體管。雖然只描繪了一個MOS晶體管的制造，要認識到該圖1-12所示的方法可以用來制造任何數(shù)量的這種晶體管。MOS元件的各制造步驟是公知的，所以為簡短起見，許多常規(guī)的步驟在本文中將只簡要提及或完全省略，而不提供大家熟知的工藝細節(jié)。參考圖1，該方法首先形成覆蓋在硅襯底110上的柵極絕緣體層104。本文中
5術(shù)語“硅襯底”涵蓋了半導(dǎo)體行業(yè)中通常使用的相對純凈的硅，以及與其它元素如鍺，碳等混合的硅。硅襯底可能是體硅晶片，也可以是絕緣層上的硅薄層(通常稱為絕緣體硅 (silicon-on-insulator)或SOI)，該絕緣層又由載體晶片支撐。硅襯底的至少表面區(qū)域 106是雜質(zhì)摻雜的，例如，通過形成N型阱區(qū)和P型阱區(qū)，以分別制造PMOS晶體管和NMOS晶體管。如果該硅襯底是SOI型的，則硅薄層的厚度優(yōu)選足以使得該外延的深源極和漏極區(qū)域(下面會更加詳細地描述)被該絕緣層間隔開至少約lOnm。通常情況下，柵極絕緣層104可包含熱生長二氧化硅，或者替代地(如圖所示)，沉積絕緣體，如氧化硅、氮化硅、HfO2, Al2O3，等等。沉積絕緣體可以是，例如，采用化學(xué)氣相沉積(CVD)、低壓化學(xué)氣相沉積(LPCVD)或等離子增強化學(xué)氣相沉積(PECVD)而沉積的。柵極絕緣體層104優(yōu)選具有約I-IOnm的厚度，盡管實際厚度可以根據(jù)該晶體管在所實現(xiàn)的電路中的應(yīng)用而確定。柵極電極層114是覆蓋在該柵極絕緣層104之上而形成的，并且根據(jù)本發(fā)明的一個實施方式，包括非摻雜多晶硅。柵極電極層114可以通過硅烷(SiH4)的氫還原用LPCVD 沉積，并具有從約50nm到約100納米的范圍內(nèi)的厚度，優(yōu)選是約70納米厚。然后，使用高能離子注入工藝將柵極層114的形態(tài)由多晶轉(zhuǎn)變?yōu)榉蔷?amorphous)。在一個示例性實施方式中，氙0(e)、鍺(Ge)，或硅(Si)的離子(由箭頭118代表)被注入到柵極電極層114。 在另一個示例性實施方式中，采用約3keV到約20keV的加速電壓，以及從約IX 1014cm_2到約5X IO15CnT2的劑量，將離子注入。用于非晶化柵極電極層114的特定的能量和劑量將相應(yīng)地取決于這層的厚度。參考圖2，包含氧化硅的氧化物蓋層(capping layer) 122被沉積而覆蓋在柵極電極層114上方。氧化物蓋層122是采用低溫沉積工藝沉積的，以避免非晶化的柵極電極層 114的再結(jié)晶。例如，氧化物蓋層122可使用SiH4或正硅酸乙酯Si (OC2H5)4(TEOS)通過低壓化學(xué)氣相沉積工藝沉積。替代地，可以使用用SiH4和氧氣(O2)或氧化氮(N2O)之一做反應(yīng)物的PECVD工藝。氧化物蓋層122的厚度范圍是從約5到約10納米，優(yōu)選為約8nm厚。 接下來，包含氮化硅(Si3N4)的氮化物蓋層1 被沉積而覆蓋在氧化物蓋層122上。氮化物蓋層126也是采用低溫沉積工藝沉積的以避免非晶化柵極電極層114的再結(jié)晶，并且可以例如通過使用存在氬(Ar)等離子情況下的SiH4和氨氣(NH3)或氮氣(N2)的PECVD工藝沉積。氮化物蓋層126的厚度范圍為從約10納米到約50納米，優(yōu)選為從約20納米至約40 納米厚。參考圖3，采用光刻和反應(yīng)離子蝕刻(RIE)序列圖案化氮化物蓋層126以形成氮化物蓋(cap) 138。氮化物蓋層1 可例如，由使用三氟化碳/氧(CHF3A)2)等離子體化學(xué)物質(zhì)蝕刻。在此蝕刻之后，使用氮化物蓋138和/或任何剩余的光阻(photoresist)作為蝕刻掩模而序貫地、各向異性地蝕刻氧化物蓋層122、柵極電極層114和柵極絕緣體層104。 對于每一層，使用選擇性蝕刻工藝以最小化氮化物蓋138的侵蝕，并可包括用于蝕刻氧化物蓋層122和柵極絕緣體層104的CHF3、CF4或SF6化學(xué)物質(zhì)，以及用于蝕刻柵極電極層114 的Cl_或HBrA)2化學(xué)物質(zhì)。當這些蝕刻完成后，形成柵極堆垛140，其包括柵極絕緣體108、 柵極電極130、氧化物蓋134和氮化物蓋138。接下來，任何剩余的光阻被去除且包含氧化硅的第一介電層142被保形毯式沉積(blanketd印osit)以覆蓋MOS晶體管100。接下來，使用上面描述的用于蝕刻氧化物和氮化物的方法各向異性地蝕刻第一介電層142以沿著柵極堆垛140的側(cè)壁形成偏置墊片(offset spacer) 146，如圖4所示。偏置墊片146是使用低溫沉積和蝕刻工藝形成的，以避免多晶硅柵極電極130的再結(jié)晶。出于這個原因，使用高溫工藝(比如通過沿著柵極電極130的側(cè)壁的熱氧化生長)形成的側(cè)壁墊片得以避免。偏置墊片146被蝕刻到其基底(base)處的最終厚度，范圍從約IOnm到約20nm。繼偏置墊片146之后，通過雜質(zhì)摻雜襯底110，例如，通過適于MOS晶體管100的極性的摻雜物離子的離子注入(如箭頭150所示)而形成源極和漏極延伸部158。柵極堆垛 140和偏置墊片146被用作注入掩模以延伸部158的自對準。延伸部158與柵極溝道144 的間隔可以通過改變墊片146的目標厚度(通過如前所述執(zhí)行更多或更少地蝕刻)而被調(diào)整。對于N溝道MOS晶體管，源極和漏極延伸部158優(yōu)選是通過注入砷(As)離子形成，雖然也可使用磷(P)離子。這種注入工藝中使用的加速電壓的范圍在約2至約^eV,且劑量范圍在約1 X IO15cnT2到約5 X IO15cnT2。對于P溝道MOS晶體管，源極和漏極延伸部158優(yōu)選通過注入硼(B)離子而形成。使用從約0. 5到約3keV的加速電壓和從約1 X 1015cm_2到約 5X IO1W2的劑量。MOS晶體管100然后可被清潔以消除任何已在硅襯底110的表面106 上形成的氧化物，例如，使用稀釋的氫氟酸。在源極和漏極延伸部158形成之后，包括氮化硅的可處理(disposable)墊片層被毯式沉積而覆蓋MOS晶體管100，并且被各向異性蝕刻， 如上所述，以毗鄰偏置墊片146而形成第二墊片154(通常稱為可處理墊片)，如圖5所示。 在一個示例性實施方式中，可處理墊片巧4被蝕刻到具有約10納米到30納米的最終厚度。
在圖6中所示的可選實施方式中，第一、深的源極和漏極區(qū)域166是通過注入雜質(zhì)摻雜離子注入到襯底110的表面(用箭頭170代表)而形成的，例如，對于NMOS晶體管該離子是磷或砷離子，而對PMOS晶體管是硼離子。通過使用可處理墊片154、偏置墊片146和柵極堆垛140作為注入掩模注入離子170，第一區(qū)域166被限定為自對準到柵極堆垛140。對于NMOS器件，這種注入工藝中使用的加速電壓的范圍是從約10到約30keV，而對于PM0S， 電壓范圍是從約0. 5到約3keV。NMOS和PMOS器件使用的劑量的范圍都是從約1 X IO15CnT2 到約 5 X IO15CnT2。 該方法繼續(xù)，如圖7所示，在MOS晶體管100上方毯式沉積包含氧化硅的氧化物襯墊162。在一個示例性實施方式中，使用低溫CVD或PECVD工藝沉積氧化物襯墊162。接下來，使用低溫沉積工藝(比如前面描述的)沉積包含氮化硅的應(yīng)力感生層174而覆蓋氧化物襯墊162。應(yīng)力感生層174的厚度范圍是從約30nm到約70nm，優(yōu)選地為約50nm厚。對于NMOS器件，應(yīng)力感生層174是使用CVD、LPCVD或PECVD工藝施加的，其帶來拉張應(yīng)力感生膜，該膜對柵極電極130施加拉張力(用箭頭164表示)，該拉張力大體平行于MOS晶體管100的縱軸163。對于PMOS器件，使用CVD、LPCVD或PECVD工藝施加應(yīng)力感生層174，其導(dǎo)致壓縮應(yīng)力感生膜，該膜對柵極電極130施加壓縮力(用箭頭168表示)，該壓縮力大體睥睨個性與縱軸163。正如本領(lǐng)域的技術(shù)人員所公知的，沉積的氮化硅膜中的應(yīng)力可以通過調(diào)整氣相沉積工藝的工作條件(包括溫度、壓強和氣體比)而改變以實現(xiàn)具有期望的拉張或壓縮應(yīng)力性質(zhì)的膜。 然后使用例如快速熱退火(RTA)或激光退火使MOS晶體管100經(jīng)受高溫退火。退火溫度的范圍是從約1000攝氏度到約1300攝氏度，持續(xù)時間從約2納秒到約3秒，并激活 (activate)分別注入到延伸部和第一、深源極和漏極區(qū)域158和166的摻雜物。隨著摻雜物向下擴散到襯底110中并朝溝道144擴散，退火工藝還在某種程度上擴張源極和漏極區(qū)
7域158和166。進一步，在這種退火過程中，柵極電極130的形態(tài)(被覆蓋的應(yīng)力感生層174 以拉張(對于NMOQ或壓縮(對于PMOQ方式加壓(stress))被從非晶態(tài)轉(zhuǎn)化到多晶態(tài)，使得體積分別增大或減小。當柵極電極130在退火后冷卻時，體積的變化產(chǎn)生類似的拉張應(yīng)力169或壓縮應(yīng)力171，該應(yīng)力被通過柵極絕緣體108轉(zhuǎn)移到溝道區(qū)域144。因此，在退火 /重結(jié)晶工藝過程中該拉張或壓縮應(yīng)力(由應(yīng)力感生層174初始產(chǎn)生)被轉(zhuǎn)移到柵極電極 130和溝道144并在去除應(yīng)力感生層174后在溝道144中保持不變(被記住)。然后使用例如熱磷酸/水混合物去除應(yīng)力感生層174，如圖8中所示，其中該熱磷酸/水混合物的體積比為約1 3到約1 10，溫度為從約120攝氏度到約160攝氏度。氧化物襯墊162充當蝕刻阻擋(etch stop)，遮蔽氮化物蓋138、可處理墊片巧4和MOS晶體管100的因為侵蝕而產(chǎn)生的任何其它暴露表面區(qū)域。然后氧化物襯墊162被使用稀釋的或緩沖的(buffered) 氫氟酸溶液去除。參考圖9，使用柵極堆垛140和可處理墊片巧4作為蝕刻掩模將凹槽178各向異性蝕刻到貼近柵極堆垛140的硅襯底110中。在此蝕刻過程中，氮化物蓋138的厚度被減小而可處理墊片巧4也被一定程度上侵蝕。例如，可以通過使用HBr/仏化學(xué)物質(zhì)的活性離子蝕刻(RIE)蝕刻該凹槽。根據(jù)一個示例性實施方式，凹槽178被蝕刻到從約50nm到約IOOnm 的深度，優(yōu)選地蝕刻到約60nm。在另一示例性實施方式中，將凹槽178蝕刻到一定程度從而第一、深源極和漏極區(qū)域166的一部分保持圍繞凹槽178?？梢酝ㄟ^在凹槽178的形成過程中去除毗鄰溝道144的支撐材料而進一步增強由溝道144內(nèi)記住的拉張或壓縮應(yīng)力169 和171產(chǎn)生的應(yīng)變(strain)。這是與不形成凹槽178的傳統(tǒng)應(yīng)力記憶技術(shù)(SMT)(而且，因此，啦鄰溝道144的支撐材料保留)所進行的對比。在本發(fā)明的各實施方式中，凹槽178的形成去除了這種支撐材料，并相應(yīng)地有助于在溝道144內(nèi)實現(xiàn)更多的應(yīng)變。參考圖10，含硅膜182在凹槽178中外延生長已形成外延生長的源極和漏極區(qū)域 180。該外延工藝是對硅表面選擇性地執(zhí)行的，以便非硅表面(比如可處理墊片巧4或氮化物蓋138)上的生長被阻止。外延含硅膜182可以通過在存在氫氯酸(HCl)的情況下還原硅烷(SiH4)或二氯甲硅烷(SiH2Cl2)生長以控制生長選擇性。在一個示例性實施方式中，除了外延生長反應(yīng)物外，還提供雜質(zhì)摻雜元素以在生長含硅膜182的時候恰當?shù)卦負诫s外延生長的源極和漏極區(qū)域180。例如，對于PMOS應(yīng)用在深源極/漏極區(qū)域的外延生長過程中可以向反應(yīng)物中添加硼，而對于NMOS應(yīng)用在外延生長過程中可以向反應(yīng)物中添加砷或磷。在替代實施方式中，含硅膜182可以在存在附加應(yīng)力感生元素(比如，例如碳或鍺)的情況下外延生長從而將它們并入晶格。在一個示例性實施方式中，嵌入的硅鍺 (eSi:Ge)優(yōu)選被用于向PMOS晶體管的溝道144施加壓縮應(yīng)力(用箭頭181表示)。在另一個實施方式中，eSi Ge包括最多約40 %鍺，優(yōu)選包含從約25 %到約35 %的鍺。在另一示例性實施方式中，NMOS晶體管的外延生長的源極和漏極區(qū)域180可以通過外延生長單晶嵌入硅碳(eSi:C)以類似方式制造，該單晶嵌入硅碳向溝道144施加拉張應(yīng)力(用箭頭179 表示)。在又一個進一步實施方式中，外延的eSi:C膜182包括最多約3%的碳并優(yōu)選包括約2%的碳。拉張和壓縮應(yīng)力179和181可以分別是對圖7-9的應(yīng)力169和171的補充以增加施加到溝道144的總應(yīng)力。在外延生長后，使用上面描述的熱磷酸蝕刻去除氮化物蓋 138和可處理墊片154。參考圖11，通過在施加覆蓋晶體管100的氮化硅毯式膜然后進行如前所述的各向異性氮化物蝕刻，在偏置墊片146的周圍形成包含氮化硅的最終墊片186。最終墊片186在其基底處的厚度范圍是從約30nm到約50nm或優(yōu)選地為約40nm厚。隨后使用包含稀釋或緩沖的氫氟酸的濕法蝕刻劑去除氧化物蓋134并通過去除可能形成的任何表面氧化物而清潔含硅膜182的表面187。然后可以使用公知的金屬沉積、退火和金屬蝕刻工藝形成金屬硅化物接觸區(qū)190以提供到柵極電極130和MOS晶體管100的外延生長的源極和漏極區(qū)域 180的電連接，如圖12中所示。圖13-18用剖面視圖描繪了根據(jù)本發(fā)明的另一示例性實施方式形成MOS晶體管 100的方法。圖13-18中所示的方法利用了在圖1-5中所示的步驟，因此為了簡明，在此處不再重復(fù)那些步驟。相應(yīng)地，在形成圖5的氮化硅可處理墊片巧4之后，形成氧化物墊片 194而覆蓋可處理墊片154，如圖13中所示。使用低溫CVD、LPCVD或PECVD氧化硅毯式沉積工藝，繼之以對氧化物有選擇性的各向異性蝕刻而形成氧化物墊片194以最小化對氮化物蓋138的侵蝕。在形成氧化物墊片194之后，使用柵極堆垛140、偏置和可處理墊片146 和巧4和氧化物墊片194作為蝕刻掩模將凹槽196蝕刻到貼近柵極堆垛140的硅襯底110 中。例如，通過使用以某種方式對硅有選擇性的HBr/02化學(xué)物質(zhì)的活性離子蝕刻(RIE)執(zhí)行蝕刻以避免氧化物墊片194或氮化物蓋138的過度侵蝕。凹槽196被蝕刻到從約50nm 到約IOOnm的深度，優(yōu)選地到約60nm的深度。接下來，如圖14所示，包含氮化硅的應(yīng)力感生層198被毯式沉積而覆蓋MOS晶體管100，分別包括凹槽196的底部和側(cè)面表面200和204。以導(dǎo)致拉張應(yīng)力感生膜(對于 NMOS器件)或壓縮應(yīng)力感生膜(對于PMOS器件)的方式、使用低溫CVD或PECVD工藝沉積應(yīng)力感生層198。應(yīng)力感生層198是在足夠低的溫度下形成的以避免非晶化柵極電極130 的再結(jié)晶，并具有約30nm到約70nm的厚度，并且優(yōu)選為約50nm厚。在沉積應(yīng)力感生層198 后，將襯底110退火以激活延伸部注入的摻雜物并再結(jié)晶柵極電極130。退火的溫度范圍是從約1000攝氏度到約1300攝氏度，持續(xù)時間是從約5毫秒到約3秒，并使得注入到延伸部158中的摻雜物進一步擴散到襯底110中并向內(nèi)朝溝道144擴散。柵極電極130的再結(jié)晶在應(yīng)力感生層198施加的拉張應(yīng)力(用箭頭195表示)或壓縮應(yīng)力(用箭頭197表示) 的影響下發(fā)生，并由此增加(在拉張時)或減小(在壓縮時)柵極電極130的體積。相應(yīng)地，這種體積的變化在冷卻時固定了溝道內(nèi)類似的拉張應(yīng)力(用箭頭205表示)或壓縮應(yīng)力(用箭頭207表示)。在此實施方式中，在沉積應(yīng)力感生層198之前形成凹槽196，并且因此應(yīng)力感生層形成比圖7的應(yīng)力感生層174更深的、覆蓋MOS晶體管100的遮蔽，并且相應(yīng)地可進一步分別提高縱向拉張和壓縮應(yīng)力205和207。進一步，當應(yīng)力感生層在凹槽196 中型城市，產(chǎn)生大體垂直于襯底110的縱軸163和表面106的壓縮應(yīng)力209(對于CMOS器件)或拉張應(yīng)力211(對于PMOS器件)。這些應(yīng)力增強了每種相應(yīng)器件類型中多數(shù)載流子的移動性并因此具有與拉張縱向應(yīng)力205和壓縮縱向應(yīng)力207類似的有益效果。在再結(jié)晶退火之后，使用前面描述的熱磷酸蝕刻去除應(yīng)力感生層198和氮化物蓋138，如圖15中所
7J\ ο參考圖16，使用稀釋的氫氟酸蝕刻清潔MOS晶體管100的暴露表面，其還可以去除氧化物墊片194并可部分去除氧化物蓋134。然后在凹槽196(圖15)內(nèi)生長用磷或砷(對于NM0S)或硼(對于PM0S)原地摻雜的含硅外延膜202以形成深的源極和漏極區(qū)域230。 在一個實施方式中，對于NMOS器件，外延膜202是包含eSi C的拉張應(yīng)力感生材料，其可包括最多約3%的碳，優(yōu)選包括約2%的碳。在另一個實施方式中，對于PMOS器件，外延膜 202是包含eSi:Ge的壓縮應(yīng)力感生材料，其可包括最多約40%的鍺，優(yōu)選包括從約25%到約35%的鍺。這些嵌入外延膜分別產(chǎn)生的拉張或壓縮應(yīng)力213和215潛在地分別補充由應(yīng)力感生層198帶來的應(yīng)力205和207。在外延生長后，使用前面描述的熱磷酸蝕刻去除可處理墊片154。使用如前所述的毯式沉積和各向異性蝕刻形成氮化硅墊片206以覆蓋偏置墊片146、源極/漏極延伸部158以及深源極/漏極區(qū)域230的一部分，如圖17中所示。 然后使用稀釋或緩沖的氫氟酸去除氧化物蓋134并清潔柵極電極130的暴露表面和深源極和漏極區(qū)域230，從而去除已經(jīng)形成的任何表面氧化物。然后可使用公知的金屬沉積、退火和金屬蝕刻工藝形成金屬硅化物接觸區(qū)210以覆蓋柵極電極130和深源極和漏極區(qū)域230， 如圖18所示。相應(yīng)地，本文描述的實施方式提供了向NMOS或PMOS晶體管的溝道施加應(yīng)力的新穎方法。這些方法允許犧牲應(yīng)力感生層產(chǎn)生的應(yīng)力被兼容地與通過嵌入外延的應(yīng)力感生膜所產(chǎn)生的應(yīng)力相疊加以提供更大的溝道應(yīng)力和更好的器件性能。這種兼容性是通過在形成嵌入外延應(yīng)力感生膜之前執(zhí)行柵極再結(jié)晶退火，以避免它們的應(yīng)力效果的緩和而實現(xiàn)的。 通過在沉積應(yīng)力感生層(其除去毗鄰溝道的支撐材料以增強沉積的應(yīng)力感生層的應(yīng)變效應(yīng))之前或之后在源極和漏極區(qū)域中形成凹槽而進一步增強溝道應(yīng)力。而且，當這些凹槽是在應(yīng)力感生層沉積之前沉積的時，該應(yīng)力感生層形成覆蓋MOS晶體管的更深的遮蔽，從而向溝道轉(zhuǎn)移更大的縱向方位的和豎直方位的應(yīng)力。相應(yīng)地，這些方法導(dǎo)致在PMOS和NMOS 器件的溝道中的更強的縱向和豎直應(yīng)力，并可被集成到傳統(tǒng)制造程序中以提供更好的器件性能。盡管在上面的詳細描述中已經(jīng)介紹了至少一個示例性實施方式，然而應(yīng)當認識到，存在許許多多的變形。還應(yīng)當認識到，該一個或更多示例性實施方式僅僅是示例，不是為了以任何方式限制本發(fā)明的范圍、適用性或配置。相反，上面的詳細描述將為本領(lǐng)域的技術(shù)人員提供實現(xiàn)該一個或更多示例性實施方式的方面的路線圖。應(yīng)該理解，可以對各元件的功能和排列進行各種改變而不違背如所附權(quán)利要求及其合法等同所闡明的本發(fā)明的范圍。
權(quán)利要求
1.一種用于形成包含含硅襯底的半導(dǎo)體器件的方法，其中所述方法包含以下步驟 沉積覆蓋所述含硅襯底的多晶硅層；非晶化所述多晶硅層；蝕刻非晶化的所述多晶硅層以形成柵極電極； 沉積覆蓋所述柵極電極的應(yīng)力感生層； 退火所述含硅襯底以再結(jié)晶所述柵極電極； 去除所述應(yīng)力感生層；使用所述柵極電極作為蝕刻掩模將凹槽蝕刻到所述襯底中；以及在所述凹槽中外延生長雜質(zhì)摻雜的含硅區(qū)域。
2.根據(jù)權(quán)利要求1所述的方法，其中蝕刻凹槽的所述步驟是在沉積應(yīng)力感生層的所述步驟之前執(zhí)行的。
3.根據(jù)權(quán)利要求1所述的方法，其中沉積應(yīng)力感生層的所述步驟包含沉積拉張應(yīng)力感生氮化硅層。
4.根據(jù)權(quán)利要求1所述的方法，其中沉積應(yīng)力感生層的所述步驟包含沉積壓縮應(yīng)力感生氮化硅層。
5.根據(jù)權(quán)利要求1所述的方法，其中外延生長雜質(zhì)摻雜的含硅區(qū)域的所述步驟包含外延生長進一步包含碳或鍺的雜質(zhì)摻雜的含硅區(qū)域。
6.一種在具有第一表面的含硅襯底上和所述含硅襯底內(nèi)制造MOS晶體管的方法，所述方法包含以下步驟沉積覆蓋所述含硅襯底的所述第一表面的多晶硅層； 非晶化所述多晶硅層；形成包含柵極電極的柵極堆垛，所述柵極電極是從所述多晶硅層制造的并具有側(cè)壁， 所述柵極堆垛覆蓋于所述含硅襯底的所述第一表面上； 形成毗鄰所述柵極電極的所述側(cè)壁的偏置墊片；沉積覆蓋所述柵極堆垛、所述偏置墊片和所述第一表面的應(yīng)力感生氮化硅層；退火所述含硅襯底；去除所述應(yīng)力感生氮化硅層；使用所述柵極堆垛和所述偏置墊片作為蝕刻掩模蝕刻所述含硅襯底的所述第一表面以在所述含硅襯底中形成凹槽，所述蝕刻步驟在所述去除步驟之后執(zhí)行；以及在所述凹槽中外延形成雜質(zhì)摻雜的含硅區(qū)域。
7.根據(jù)權(quán)利要求6所述的方法，其中沉積應(yīng)力感生層的所述步驟包含沉積拉張應(yīng)力感生氮化硅層。
8.根據(jù)權(quán)利要求6所述的方法，其中沉積應(yīng)力感生層的所述步驟包含沉積壓縮應(yīng)力感生氮化硅層。
9.一種在具有第一表面的含硅襯底上和所述含硅襯底內(nèi)制造MOS晶體管的方法，所述方法包含以下步驟沉積覆蓋所述含硅襯底的所述第一表面的多晶硅層； 非晶化所述多晶硅層；形成包含柵極電極的柵極堆垛，所述柵極電極是從所述多晶硅層制造的并具有側(cè)壁，所述柵極堆垛覆蓋于所述含硅襯底的所述第一表面上； 形成毗鄰所述柵極電極的所述側(cè)壁的偏置墊片；使用所述柵極堆垛和所述偏置墊片作為蝕刻掩模蝕刻所述含硅襯底的所述第一表面以在所述含硅襯底中形成凹槽，所述凹槽暴露所述含硅襯底的第二表面；沉積覆蓋所述柵極堆垛、所述偏置墊片和所述第二表面的應(yīng)力感生氮化硅層；退火所述含硅襯底；去除所述應(yīng)力感生氮化硅層；以及在所述凹槽中外延形成雜質(zhì)摻雜的含硅區(qū)域。
10.根據(jù)權(quán)利要求9所述的方法，其中沉積應(yīng)力感生氮化硅層的所述步驟包含沉積拉張應(yīng)力感生氮化硅層或壓縮應(yīng)力感生氮化硅。
全文摘要
提供用于形成包含含硅襯底的器件的方法。一種示例性的方法包含沉積覆蓋該含硅襯底的多晶硅層，非晶化該多晶硅層，蝕刻該非晶化的多晶硅層以形成柵極電極，沉積覆蓋該柵極電極的應(yīng)力感生層，退火該含硅襯底以再結(jié)晶該柵極電極，去除該應(yīng)力感生層，使用該柵極電極作為蝕刻掩模將凹槽蝕刻到該襯底中以及在該凹槽中外延生長雜質(zhì)摻雜的含硅區(qū)域。
文檔編號H01L21/336GK102165571SQ200980139354
公開日2011年8月24日 申請日期2009年9月28日 優(yōu)先權(quán)日2008年9月29日
發(fā)明者弗朗克·賓·楊, 羅希特·帕爾, 邁克爾·杰·哈格羅夫 申請人:超威半導(dǎo)體公司