專利名稱：具有一體式導(dǎo)通孔及導(dǎo)通孔端子的半導(dǎo)體襯底以及相關(guān)聯(lián)系統(tǒng)及方法
技術(shù)領(lǐng)域：
一般來說，本發(fā)明針對具有單一導(dǎo)通孔及導(dǎo)通孔端子的半導(dǎo)體襯底以及相關(guān)聯(lián)系統(tǒng)及方法。
背景技術(shù)：
包含存儲器芯片、微處理器芯片及成像器芯片的經(jīng)封裝半導(dǎo)體裸片通常包含安裝到襯底且裝納于塑料保護(hù)覆蓋物中的半導(dǎo)體裸片。所述裸片包含若干功能性特征，例如，存儲器單元、處理器電路、成像器裝置及互連電路。所述裸片還通常包含電耦合到所述功能性特征的接合墊。所述接合墊電連接到在所述保護(hù)覆蓋物外部延伸的引腳或其它類型的端子以用于將所述裸片連接到總線、電路及/或其它微電子組合件。
市場壓力不斷地驅(qū)動制造商減小半導(dǎo)體裸片封裝的大小且增加此類封裝的功能性能力。用于實現(xiàn)這些結(jié)果的一種方法是在單一封裝中堆疊多個半導(dǎo)體裸片。此種封裝中的裸片通常通過電耦合所述封裝中的一個裸片的接合墊而與所述封裝中的其它裸片的接合墊互連。
已使用各種方法來使多裸片封裝內(nèi)的裸片電互連。一種現(xiàn)有方法是使用直接連接于相鄰裸片的接合墊之間的焊料球。另一方法是熔融相鄰裸片的接合墊上的“凸塊”。然而，前述過程可具有數(shù)個缺點。舉例來說，前述結(jié)構(gòu)通常需要許多步驟來形成導(dǎo)通孔、導(dǎo)通孔中的導(dǎo)電材料及在經(jīng)堆疊裸片之間形成連接的接合墊或其它連接結(jié)構(gòu)。所述步驟中的每一者均花費時間且相應(yīng)地增加制造經(jīng)封裝裝置的成本。另外，在至少一些情況下，所述過程中的每一者可使裸片的溫度升高，此可消耗分配給所述封裝以用于處理的總熱預(yù)算的顯著部分。因此，仍需要用于使半導(dǎo)體封裝內(nèi)的裸片互連的經(jīng)改進(jìn)技術(shù)。


圖1是根據(jù)本發(fā)明的實施例配置的封裝的部分示意性側(cè)面橫截面圖。
圖2A到21是經(jīng)歷根據(jù)本發(fā)明的實施例的處理的半導(dǎo)體襯底的部分示意性側(cè)面橫截面圖。
圖2J是根據(jù)本發(fā)明的特定實施例堆疊的兩個半導(dǎo)體襯底的部分示意性側(cè)面橫截面圖。
圖2K是根據(jù)本發(fā)明的另一實施例堆疊的兩個半導(dǎo)體襯底的部分示意性側(cè)面橫截面圖。
圖3A到3F是根據(jù)本發(fā)明的進(jìn)一步實施例用于形成具有若干形狀的半導(dǎo)體襯底端子的代表性方法的部分示意性側(cè)面橫截面圖。
圖4是根據(jù)本發(fā)明的特定實施例用于將保護(hù)層安置于半導(dǎo)體襯底上的過程的部分示意性側(cè)面橫截面圖。
圖5是可包含根據(jù)本發(fā)明的數(shù)個實施例配置的一個或一個以上封裝的系統(tǒng)的示意性圖解說明。
具體實施例方式下文參照經(jīng)封裝半導(dǎo)體裝置及組合件以及用于形成經(jīng)封裝半導(dǎo)體裝置及組合件的方法描述本發(fā)明的數(shù)個實施例。下文描述關(guān)于半導(dǎo)體裸片的某些實施例的許多細(xì)節(jié)。全文使用術(shù)語“半導(dǎo)體裸片”來包含各種制品，包含(例如)個別集成電路裸片、成像器裸片、 傳感器裸片及/或具有其它半導(dǎo)體特征的裸片?？墒褂孟挛乃鲞^程中的數(shù)個過程來將個別裸片連接到另一個別裸片，或?qū)€別裸片連接到晶片或晶片的一部分，或?qū)⒕蚓囊徊糠纸雍系搅硪痪蚓囊徊糠帧＞蚓糠?例如，晶片形式)可包含未經(jīng)單個化的晶片或晶片部分或經(jīng)重新組裝的載體晶片。所述經(jīng)重新組裝的載體晶片可包含粘合劑材料(例如，柔性粘合劑)，其由具有與未經(jīng)單個化的晶片的形狀相當(dāng)?shù)耐鈬螤畹拇篌w剛性框架環(huán)繞，其中經(jīng)單個化的元件(例如，裸片)由所述粘合劑承載。全文使用術(shù)語 “半導(dǎo)體襯底”來包含前述配置中的任一者中的前述制品。
在圖1到5中及以下文字中陳述某些實施例的許多具體細(xì)節(jié)以提供對這些實施例的透徹理解。數(shù)個其它實施例可具有不同于本發(fā)明中所述的那些配置、組件及/或過程的配置、組件及/或過程。因此，所屬領(lǐng)域的技術(shù)人員將了解，可在不借助圖1到5中所示的實施例的數(shù)個細(xì)節(jié)及/或特征及/或借助額外細(xì)節(jié)及/或特征的情況下實踐額外實施例。
圖1是包含根據(jù)本發(fā)明的實施例配置的半導(dǎo)體封裝106的半導(dǎo)體組合件100的部分示意性側(cè)面橫截面圖。封裝106可包含支撐部件102，所述支撐部件承載彼此電互連且機(jī)械互連的多個半導(dǎo)體襯底(例如，半導(dǎo)體裸片101)。相應(yīng)地，半導(dǎo)體裸片101中的每一者可包含連接到相鄰裸片101的對應(yīng)裸片端子110的裸片端子110。支撐部件102可包含連接到半導(dǎo)體裸片101中的一者或一者以上的裸片端子110的支撐部件端子107。支撐部件端子107經(jīng)由在支撐部件102內(nèi)部的線連接到封裝端子104。整個封裝106(或封裝106 的若干部分)可由囊封劑103環(huán)繞以保護(hù)半導(dǎo)體裸片101及裸片101之間的相關(guān)聯(lián)連接， 而封裝端子104保持暴露以將封裝106連接到外部裝置，例如印刷電路板及/或其它電路元件。以下論述描述用于使相鄰裸片101彼此連接的端子110的額外特征，及用于形成此類端子的相關(guān)聯(lián)方法。
圖2A是半導(dǎo)體襯底120(例如，晶片、晶片部分、裸片或其它襯底)的部分示意性側(cè)面橫截面圖，其包含具有第一主表面123及面向相反方向的第二主表面124的襯底材料 121。如在圖2A中所示，已形成多個導(dǎo)通孔140以便沿對應(yīng)導(dǎo)通孔軸線V延伸到第一表面 123中。接合墊可在導(dǎo)通孔140形成之后添加到半導(dǎo)體襯底120 (如稍后參照圖2J所述)， 或?qū)?40可在第一表面123處穿透預(yù)形成的接合墊。個別導(dǎo)通孔140可關(guān)于對應(yīng)導(dǎo)通孔軸線V軸線對稱(例如，每一導(dǎo)通孔140可具有圓形橫截面形狀)，或?qū)?40可具有緊密環(huán)繞所述導(dǎo)通孔軸線V的其它橫截面形狀(例如，低縱橫比橢圓形形狀)。導(dǎo)通孔140 可使用例如各向異性蝕刻技術(shù)等技術(shù)形成。每一導(dǎo)通孔140可包含一個或一個以上側(cè)壁表面141及一端表面142。在一些實施例中，側(cè)壁表面141(例如)可(例如)通過使用逐步博希(Bosch)蝕刻過程而呈扇形。在此類情況下，導(dǎo)通孔140可經(jīng)后處理(例如，使用SF6 或另一各向同性蝕刻劑)以平滑所述扇形。然而，在特定實施例中，用于形成導(dǎo)通孔140的蝕刻過程可為產(chǎn)生大體平滑非扇形側(cè)壁表面141的大體連續(xù)過程。側(cè)壁表面141可相應(yīng)地具有大體平滑圓柱形形狀。用于形成導(dǎo)通孔140的合適過程包含濕式蝕刻過程、穩(wěn)態(tài)干式蝕刻過程、激光鉆孔、微放電機(jī)加工、微珠噴砂及其它過程。
導(dǎo)通孔140用于容納連接到半導(dǎo)體材料121內(nèi)的半導(dǎo)體特征(未在圖2A中顯示) 的導(dǎo)電結(jié)構(gòu)，及用于將半導(dǎo)體襯底120電連接到其它半導(dǎo)體襯底及/或支撐部件的端子。以下圖描述這些端子的形成的進(jìn)一步細(xì)節(jié)。
如在圖2B中所示，保護(hù)層122已安置于半導(dǎo)體襯底120上以便覆蓋導(dǎo)通孔140的側(cè)壁表面141及端表面142。保護(hù)層122可包含C4F8鈍化層、CVD沉積氧化物或氮化物或其它合適材料。在圖2C中，已移除保護(hù)層122覆蓋個別導(dǎo)通孔140的端表面142的部分以便重新暴露端表面142。可選擇性地移除保護(hù)層122在端表面142上方的部分，例如，不移除保護(hù)層122鄰近于側(cè)壁表面141的部分。舉例來說，可使用各向異性移除過程來選擇性地移除此材料。代表性移除過程包含間隔物蝕刻，或選擇性地移除水平定向的材料的其它蝕刻過程。
在圖2D中，已在個別導(dǎo)通孔140的端處形成端子開口 111。一般來說，由于覆蓋側(cè)壁表面141的保護(hù)層122所發(fā)揮的保護(hù)功能，在不影響上方導(dǎo)通孔140的形狀的情況下形成端子開口 111。端子開口 111可具有不同于導(dǎo)通孔140的那些形狀的形狀。舉例來說，雖然導(dǎo)通孔140可具有大體圓柱形形狀，但端子開口 111可具有大體球形形狀。舉例來說，通過使用與各向異性移除過程相反的各向同性移除過程，端子開口 111也可橫向延伸超過導(dǎo)通孔140的寬度。用于形成此類結(jié)構(gòu)的進(jìn)一步代表性技術(shù)包含于題為“硅中的掩埋式微溝道的微機(jī)加工(Micromachining of Buried Micro Channels in Silicon) ”(德波爾(de Boer)等人，微電機(jī)系統(tǒng)期刊，2000年3月，第9卷，第1期)的文章中，其以引用方式并入本文中。在形成端子開口 111之后，在用于將導(dǎo)電材料施加于導(dǎo)通孔140及端子開口 111兩者中的隨后步驟之前移除保護(hù)層122的延伸到導(dǎo)通孔140中且在導(dǎo)通孔140之間的部分， 如下文所述。
圖2E圖解說明在額外材料已安置于其上之后的半導(dǎo)體襯底120。舉例來說，如在圖2E中所示，電介質(zhì)層125已安置于襯底材料121的第一表面123上，以及導(dǎo)通孔140及端子開口 111中。障壁層126已安置于電介質(zhì)層125上，且任選種晶層127已安置于障壁層1 上。合適的電介質(zhì)材料包含TE0S、聚對二甲苯基、氮化物、氧化物及/或其它合適材料。合適的障壁材料包含鎢、氮化鈦、鉭、前述材料的化合物及/或其它合適材料。在一些實施例中，種晶層127用于促進(jìn)填充導(dǎo)通孔140及端子開口 111的過程。在其它實施例中， 可使用直接在障壁上鍍覆過程來實現(xiàn)相同結(jié)果。
圖2F圖解說明在導(dǎo)電材料112已安置于導(dǎo)通孔140及端子開口 111中之后的半導(dǎo)體襯底120。導(dǎo)電材料112可使用從底部向上的沉積過程或其它合適過程安置于導(dǎo)通孔 140及端子開口 111兩者中以形成填充導(dǎo)通孔140及端子開口 111兩者的一體式導(dǎo)電結(jié)構(gòu) 119。可在不在于導(dǎo)通孔140中形成導(dǎo)電材料112的操作與于端子開口 111中形成導(dǎo)電材料112的操作之間重新對準(zhǔn)半導(dǎo)體襯底120的情況下執(zhí)行此單步驟過程。也可在不需要在導(dǎo)通孔140的端處形成通風(fēng)孔的情況下執(zhí)行此操作，此進(jìn)一步減少處理時間。
用于將導(dǎo)電材料112引入到導(dǎo)通孔140及端子開口 111中的合適技術(shù)包含(但不限于)脈沖化學(xué)氣相沉積(pCVD)、離子物理氣相沉積(iPVD)、原子層沉積(ALD)、電接枝、 從底部向上的ECD鍍覆及無電鍍覆。合適的導(dǎo)電材料包含銅、鋁、鎢、金及/或前述成分的合金。在特定實施例中，將導(dǎo)電材料112選擇為電解銅，其在與無電沉積材料相比較且與焊料相比較時具有增強(qiáng)的純度。舉例來說，所述導(dǎo)電材料可為至少90%的銅，且在一些情況下 99% 銅。
在另外其它特定實施例中，導(dǎo)電材料112不具有焊料，例如其不包含焊料或包含不多于微量的焊料。預(yù)期此種材料選擇可產(chǎn)生具有增強(qiáng)的導(dǎo)電性及/或結(jié)構(gòu)特性的導(dǎo)電結(jié)構(gòu)。
在另外其它實施例中，導(dǎo)電材料112可在安置于導(dǎo)通孔140及端子開口 111中之前執(zhí)行(至少部分地)。舉例來說，導(dǎo)電材料112可包含使用線接合過程插入到導(dǎo)通孔140 中的預(yù)形成的線。在此情況下，下文所述用于從襯底120的第二表面IM移除材料的過程可在將導(dǎo)電材料112沉積于導(dǎo)通孔140中之前而非之后執(zhí)行。
當(dāng)導(dǎo)電材料112已使用內(nèi)建技術(shù)(例如鍍覆)引入到導(dǎo)通孔140及端子開口 111 中時，所述過程可接下來包含從第二表面IM移除材料以暴露端子開口 111中的導(dǎo)電材料 112。舉例來說，在特定實施例中，可移除襯底材料121(例如，在背向研磨或其它移除過程中)直到圖2F中所示的虛線。
圖2G圖解說明當(dāng)襯底材料121已從第二表面IM移除之后的圖2F中所示的襯底 120的一部分，其包含單一導(dǎo)通孔140。如在圖2G中所示，移除襯底材料121可暴露導(dǎo)電材料112以形成第一端子110a。所得第一端子IlOa可具有大于導(dǎo)通孔140的對應(yīng)寬度Wl的寬度W2。相應(yīng)地，第一端子IlOa可包含用于連接到鄰近結(jié)構(gòu)的額外暴露表面積。鈍化層 128可接著安置于第二表面IM上以在前述背向研磨操作之后保護(hù)第二表面124。
可依據(jù)襯底120的特性選擇導(dǎo)通孔140及第一端子IlOa的尺寸以形成高度導(dǎo)電緊湊電路徑。舉例來說，對于初始800μ厚襯底120來說，導(dǎo)通孔140可經(jīng)選擇以具有小于 100 μ (例如，50 μ或25 μ)的深度D1。可背向研磨剩余襯底材料121，如上所述。寬度Wl 可為20 μ或更小(例如，10 μ或5 μ )。
在圖2G中所示的實施例的特定方面中，第一端子IlOa可具有與襯底材料121的第二表面1 大體齊平的暴露導(dǎo)電表面118。相應(yīng)地，導(dǎo)通孔140及端子開口 111中的所得導(dǎo)電結(jié)構(gòu)119從第一表面123延伸穿過襯底材料121到達(dá)第二表面124。在其它實施例中， 可移除額外襯底材料121以便進(jìn)一步暴露第一端子IlOa的表面(例如)以形成“凸塊”。 舉例來說，圖2Η圖解說明第二端子110b，其通過從環(huán)繞第二端子IlOb的區(qū)域中的襯底120 的第二表面1 移除額外材料來形成?？墒褂脻袷轿g刻過程或等離子干式蝕刻過程(例如， 借助SF6O2化學(xué)品)移除襯底材料121。也可移除此區(qū)域中的電介質(zhì)材料125。此過程可產(chǎn)生導(dǎo)電、面向外的表面113，所述導(dǎo)電、面向外的表面從導(dǎo)通孔軸線V在橫向上面向外，且以漸縮方式遠(yuǎn)離第二表面1 軸向突出。相應(yīng)地，面向外的表面113可增加可用于建立與鄰近裝置的連接的第二端子IlOb的暴露表面積(相對于第二端子IlOb的橫截面積)。在其它實施例中，面向外的表面113可突出或以其它方式軸向延伸到鄰近裝置的結(jié)構(gòu)中或鄰近裝置的結(jié)構(gòu)上以建立電連接及物理連接。
第二端子IlOb可包含除填充導(dǎo)通孔140的導(dǎo)電材料112以外的導(dǎo)電材料。舉例來說，第二端子IlOb可包含施加到暴露表面118的薄鍍涂層114。薄鍍涂層114可促進(jìn)與鄰近裝置的電連接。在特定實施例中，所述薄鍍涂層可包含錫、金、銦或其它合適導(dǎo)電材料。 一般來說，薄鍍涂層114可使用不需要使用掩模的無電處理施加。
圖21圖解說明還包含除導(dǎo)電填充材料112以外的導(dǎo)電材料的代表性第三端子 110c。在此特定實施例中，額外材料可包含焊料球115。焊料球115可接觸導(dǎo)電材料112的面向下的暴露表面118以及面向外的表面113。此布置可給予端子IlOc用于連接到鄰近結(jié)構(gòu)的增加的表面積。由于焊料球115圍繞面向外的表面113延伸，因此其可提供與導(dǎo)電材料112的增加的物理連續(xù)性及電連續(xù)性兩者。
圖2J示意性圖解說明包含電連接到堆疊式布置中的第二裸片IOlb的第一裸片 IOla的半導(dǎo)體組合件100的一部分。裸片101a、IOlb可包含借助線131連接到接合墊132 的掩埋式微電子元件130 (例如，電容器或晶體管)。接合墊132又電連接到導(dǎo)通孔140中的導(dǎo)電結(jié)構(gòu)119。第一裸片IOla可包含在配置上大體類似于上文參照圖2G所述的那些端子的第一端子110a。第二裸片IOlb可包含在配置上大體類似于上文中參照圖2H所述的那些端子的第二端子110b。兩個裸片IOlaUOlb可借助第一端子IlOa接觸第二端子IlOb 而裝配在一起。在一個實施例中，個別第一端子IlOa的暴露表面118可接觸對應(yīng)個別第二端子IlOb的暴露表面118。在另一實施例中，第一端子及第二端子IlOaUlOb中的一者或兩者可包含接觸另一端子的薄鍍涂層114(圖2H)。端子IlOaUlOb可使用熱、壓力及/或其它形式的能量(例如，超聲波能量)連接以使對應(yīng)第一端子及第二端子IlOaUlOb彼此熔合。舉例來說，可在不使端子成分回流(例如，通過施加壓力或壓力與超聲波能量組合) 的情況下附接端子110a、110b。合適的代表性過程包含超聲波、熱聲波及/或熱壓縮過程。 在一個實施例中，第二端子IlOb可軸向突出超過第二裸片IOlb的對應(yīng)第二表面124以與第一裸片IOla的對應(yīng)第一端子IlOa嚙合。在一些情況下，間隙105可在所述附接過程完成之后保留于端子IlOaUlOb當(dāng)中的裂隙中的裸片IOlaUOlb之間。間隙105可(例如) 在囊封堆疊式結(jié)構(gòu)之前以底填充材料或其它合適材料填充。在特定實施例中，完成的組合件可具有大體類似于圖1中所示的配置的配置。
在圖2J中，第一及第二裸片IOlaUOlb經(jīng)堆疊以使得第一端子IlOa的暴露表面 118接觸第二端子IlOb的暴露端子118。在其它實施例中，一個或兩個裸片IOlaUOlb的相對定向可反轉(zhuǎn)。舉例來說，在一個實施例中，裸片IOlaUOlb兩者均可反轉(zhuǎn)(與圖3J中所示的定向相比較)以使得第一裸片IOla的接合墊132接觸第二裸片IOlb的對應(yīng)接合墊 132，且每一裸片IOlaUOlb的暴露表面118面向外(例如，在圖2J中向上并向下)。
在圖觀中所示的另一實例中，第二裸片IOlb的定向相對于圖2J中所示的定向反轉(zhuǎn)，而第一裸片IOla保持其定向。相應(yīng)地，第一裸片IOla的暴露表面118接觸第二裸片 IOlb的接合墊132。在特定實施例中，此定向可用于堆疊多于兩個裸片。在其它實施例中， (例如)當(dāng)所述組合件包含多于兩個經(jīng)堆疊裸片時，可組合上文參照圖2J到I所述的前述定向。舉例來說，第三裸片可堆疊于圖2J中所示的第二裸片IOlb的頂部上，其中第三裸片端子的暴露表面與第二裸片IOlb的接合墊132接觸。
上文參照圖1到I所述的前述實施例中的至少一些實施例的一個特征是，穿過導(dǎo)通孔140的導(dǎo)電路徑可與在導(dǎo)通孔140的端處形成端子110同時形成。因此，在導(dǎo)通孔140 內(nèi)且在端子110處的總體導(dǎo)電結(jié)構(gòu)119可大體為一體式且同質(zhì)。特定來說，相同導(dǎo)電材料可在不在總體結(jié)構(gòu)119內(nèi)形成材料邊界的情況下填充導(dǎo)通孔140及端子開口 111。相應(yīng)地， 當(dāng)與在導(dǎo)通孔與對應(yīng)接合墊之間具有邊界的現(xiàn)有結(jié)構(gòu)相比較時，此過程可產(chǎn)生具有增加的連續(xù)性的總體導(dǎo)電結(jié)構(gòu)119。因此，當(dāng)與現(xiàn)有結(jié)構(gòu)相比較時，這些結(jié)構(gòu)可具有增加的可靠性。
另外，導(dǎo)通孔140及端子110可在不需要在第二表面124處使用遮掩/光刻過程的情況下形成，所述遮掩/光刻過程通常用于在導(dǎo)通孔的端處形成接合墊或凸塊。替代地， 可使用耗時較少且較不昂貴的沉積及選擇性蝕刻過程來形成所述結(jié)構(gòu)。此又可減少形成導(dǎo)電結(jié)構(gòu)119所需的時間量且因此可減少在其中形成導(dǎo)通孔的裸片或其它產(chǎn)品的成本。
前述過程的至少一些實施例的另一特征是，不需要在填充導(dǎo)通孔140的操作與形成端子Iio的操作之間重新對準(zhǔn)半導(dǎo)體襯底120。替代地，如上所論述，兩個結(jié)構(gòu)均可作為相同操作的一部分而形成。更進(jìn)一步，如上所論述，導(dǎo)通孔140可使用產(chǎn)生非扇形、大體均勻、平坦的圓柱形壁的過程而形成。舉例來說，可使用連續(xù)各向異性蝕刻過程來產(chǎn)生導(dǎo)通孔 140。因此，形成導(dǎo)通孔140可比使用交替蝕刻過程的導(dǎo)通孔消耗更少的時間，且可比產(chǎn)生有輪廓的及/或非均勻壁的過程更有效地使用在襯底120中可用的有限體積。
圖3A到3F根據(jù)本發(fā)明的進(jìn)一步實施例圖解說明用于形成具有若干形狀的導(dǎo)電端子的代表性過程。首先參照圖3A，使用大體類似于上述那些過程的過程在襯底120中形成導(dǎo)通孔140。可接著使用可形成除上述大體球形形狀以外的形狀的過程在導(dǎo)通孔140的底部處形成端子開口 311。舉例來說，可使用各向異性蝕刻過程以與襯底材料121的晶面對準(zhǔn)的方式來移除襯底材料121，從而產(chǎn)生具有大體平坦側(cè)壁的端子開口 311。用于形成此類開口的代表性過程論述于先前以引用方式并入的德波爾等人(2000年3月)的文章中。
在圖;3B中，已將電介質(zhì)層125、障壁層126及任選種晶層127安置于導(dǎo)通孔140及端子開口 311中。接著使用上文參照圖2F所述的前述過程中的任一者以導(dǎo)電材料112填充導(dǎo)通孔140及端子開口 311。接著移除來自襯底120的第二表面124的材料以形成具有暴露表面318的第一端子310a。
圖3C圖解說明通過以大體類似于上文參照圖2H所述方式的方式移除額外襯底材料121形成的第二端子310b。相應(yīng)地，第二端子310b可包含突出超過第二表面IM的面向外的表面313。第二端子310b可包含額外導(dǎo)電材料，例如，薄鍍涂層(如上文參照圖2H所述)或焊料球(如上文參照圖21所述)。
圖3D圖解說明根據(jù)本發(fā)明的另一實施例配置的第三端子310c。在此實施例中， 已在移除端子開口 311內(nèi)的導(dǎo)電材料112中的任一者之前停止了背向研磨過程。已從在端子開口 311中的導(dǎo)電材料112周圍選擇性地移除了襯底材料121從而形成所圖解說明的結(jié)構(gòu)。舉例來說，可將襯底120暴露到優(yōu)先移除襯底材料121 (且可能是電介質(zhì)材料125及障壁層126)而不移除導(dǎo)電材料112且任選地種晶層127的蝕刻劑。此布置可產(chǎn)生突出超過第二表面IM —額外量的第三端子310c，且在第三端子310c處提供額外體積的導(dǎo)電材料 112以用于將襯底120連接到鄰近結(jié)構(gòu)。
圖3E及3F根據(jù)本發(fā)明的另一實施例圖解說明用于形成端子的另一過程。如在圖3E中所示，在一些情況下，施加到端子開口 311及導(dǎo)通孔140的表面的導(dǎo)電材料112可在(例如)端子開口 311中留下空隙316。雖然在大多數(shù)半導(dǎo)體處理操作中通常不期望空隙，但可容易地適應(yīng)及/或計及圖3E中所示的空隙316。舉例來說，如在圖3F中所示，當(dāng)從第二表面1 移除襯底材料121以露出暴露表面318時，也暴露空隙316。任選地，可接著以第二導(dǎo)電材料317填充空隙316。舉例來說，空隙316可以薄鍍涂層填充或部分地填充， 且空隙316的形狀及額外表面積可促進(jìn)與所述涂層的強(qiáng)物理連接及電連接。在另一實施例中，空隙316可保持完整且可用于從相鄰(例如，經(jīng)堆疊)襯底的對應(yīng)端子結(jié)構(gòu)接收導(dǎo)電材料。舉例來說，空隙316可接收來自相鄰襯底的焊料球或其它端子(例如，分別在圖2H、2I 中所示的第二端子IlOb或第三端子110c)并與其連接。
圖4圖解說明用于在襯底120中形成導(dǎo)通孔140的另一實施例。在此實施例中， 將保護(hù)層422施加到襯底120的第一表面123，且施加到導(dǎo)通孔140的側(cè)壁表面141。在一些情況下，導(dǎo)通孔140可具有高縱橫比(例如，相對長的長度及/或相對小的寬度)，此可致使保護(hù)層422與附接到端表面142相比較更容易地附接到側(cè)壁表面141。因此，端表面142 可幾乎不接收保護(hù)材料422。此布置可消除從端表面142移除保護(hù)層422的需要，且替代地，可在施加保護(hù)層422之后立即形成端子開口。因此，預(yù)期此過程的實施例減少形成導(dǎo)電端子所需的時間量，且因此可減少從襯底120形成裸片或其它最終產(chǎn)品的成本。
由根據(jù)上文參照圖1到4所述的方法結(jié)合襯底所產(chǎn)生的半導(dǎo)體封裝中的任一者可并入到眾多較大及/或較復(fù)雜的系統(tǒng)中，其代表性實例是圖5中示意性地顯示的系統(tǒng)500。 系統(tǒng)500可包含處理器552、存儲器554(例如，SRAM、DRAM、快閃存儲器及/或其它存儲器裝置)、輸入/輸出裝置陽6(例如，傳感器及/或傳輸器)及/或其它子系統(tǒng)或組件558。 具有上文參照圖1到4所述的特征中的任一者或組合的半導(dǎo)體封裝可包含于圖5中所示的裝置中的任一者中。所得系統(tǒng)500可執(zhí)行各種各樣的計算、處理、存儲、感測、成像及/或其它功能中的任一者。因此，代表性系統(tǒng)500可包含(但不限于)計算機(jī)及/或其它數(shù)據(jù)處理器，例如，桌上型計算機(jī)、膝上型計算機(jī)、因特網(wǎng)器具、手持式裝置(例如，掌上型計算機(jī)、 可穿戴式計算機(jī)、蜂窩式電話或移動電話、個人數(shù)字系統(tǒng)、音樂播放器、相機(jī)等等)、多處理器系統(tǒng)、基于處理器的或可編程的消費電子產(chǎn)品、網(wǎng)絡(luò)計算機(jī)及微型計算機(jī)。其它代表性系統(tǒng)500可容納于單一單元中或分布于多個互連式單元上方(例如，經(jīng)由通信網(wǎng)絡(luò))。系統(tǒng) 500的組件可相應(yīng)地包含本地及/或遠(yuǎn)程存儲裝置及各種各樣的計算機(jī)可讀媒體中的任一者ο 根據(jù)前述內(nèi)容將了解，已出于圖解說明目的描述了本發(fā)明的特定實施例，但前述系統(tǒng)及方法也可具有其它實施例。舉例來說，雖然在具有兩個或三個經(jīng)堆疊裸片的半導(dǎo)體封裝的上下文中描述了上述實施例中的某些實施例，但在其它實施例中，所述封裝可包含其它數(shù)目的經(jīng)堆疊裸片。在一些情況下，(例如)如果襯底形成圖1中所示的最頂部裸片， 那么導(dǎo)通孔140可不完全延伸穿過所述襯底。在此類情況下，導(dǎo)通孔140仍可出于熱目的用于(例如)充當(dāng)熱導(dǎo)管或散熱片?？墒褂蒙衔乃龅南嗤^程來形成導(dǎo)通孔及端子，但不在所述襯底的第二表面處暴露所述端子。此類襯底也可用于平面(未經(jīng)堆疊)裸片。在其它實施例中，所述端子可經(jīng)暴露以將平面(未經(jīng)堆疊)裸片連接到PCB或其它支撐部件或襯底。用于形成前述經(jīng)連接結(jié)構(gòu)且連接不同半導(dǎo)體襯底的配合結(jié)構(gòu)的過程中的許多過程可在裸片級(例如，在單個化裸片之后)、晶片級(例如，在單個化裸片之前)及/或在其它處理階段實施。
在其它實施例中，可組合或消除在特定實施例的上下文中所描述的某些特征。舉例來說，上文參照圖4所述的涂覆側(cè)壁表面的過程可應(yīng)用于與其它圖式中的任一者中所示的導(dǎo)電結(jié)構(gòu)相關(guān)聯(lián)地形成的導(dǎo)通孔。如在圖3C及3D中所示，從整個端子開口周圍移除襯底材料的過程可應(yīng)用于在圖2E或2H中所示的端子開口。此外，雖然已在那些實施例的上下文中描述了與某些實施例相關(guān)聯(lián)的特征及結(jié)果，但其它實施例也可展現(xiàn)此類特征及結(jié)果， 且并非所有實施例均必須要展現(xiàn)此類特征及結(jié)果。相應(yīng)地，本發(fā)明可包含上文未明確顯示或描述的其它實施例。
權(quán)利要求
1.一種用于形成半導(dǎo)體組合件的方法，其包括在半導(dǎo)體襯底中形成盲導(dǎo)通孔，所述導(dǎo)通孔包含側(cè)壁表面及端表面； 將保護(hù)層施加到所述導(dǎo)通孔的所述側(cè)壁表面；通過在所述端表面處從所述導(dǎo)通孔選擇性地移除襯底材料同時防止移除施加所述保護(hù)層所倚靠的襯底材料來形成端子開口；將導(dǎo)電材料安置于所述導(dǎo)通孔及所述端子開口兩者中以形成與所述導(dǎo)通孔中的導(dǎo)電材料為一體的導(dǎo)電端子；移除鄰近于所述端子的襯底材料以暴露所述端子；及將所述端子電連接到在所述襯底外部的導(dǎo)電結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的方法其中安置導(dǎo)電材料包含在不在導(dǎo)通孔安置過程與端子安置過程之間相對于無焊料導(dǎo)電材料的源重新對準(zhǔn)所述半導(dǎo)體襯底的情況下，通過在所述導(dǎo)通孔安置過程期間將所述導(dǎo)電材料安置于所述導(dǎo)通孔中且在所述端子安置過程期間將所述導(dǎo)電材料安置于所述端子開口中來形成同質(zhì)導(dǎo)電結(jié)構(gòu)；其中在不從所述側(cè)壁層移除襯底材料的情況下執(zhí)行所述在所述端表面處從所述導(dǎo)通孔移除襯底材料的過程；其中所述半導(dǎo)體襯底包含第一半導(dǎo)體裸片，且其中將所述端子電連接到導(dǎo)電結(jié)構(gòu)包含將所述端子連接到其中一個裸片面向另一裸片的堆疊式布置中的第二半導(dǎo)體裸片； 其中所述導(dǎo)通孔沿導(dǎo)通孔軸線伸長；其中移除鄰近于所述端子的襯底材料包含暴露所述端子的在橫向上面向外的表面；且其中所述方法進(jìn)一步包括在不在第二表面處使用掩模的情況下將額外導(dǎo)電材料施加到所述端子。
3.根據(jù)權(quán)利要求1所述的方法，其中所述半導(dǎo)體襯底具有第一表面及與所述第一表面面向相反方向的第二表面，且其中所述導(dǎo)通孔從所述第一表面延伸到所述半導(dǎo)體襯底中， 另外其中形成導(dǎo)電端子包含在不在所述第二表面處使用掩模的情況下形成所述導(dǎo)電端子。
4.根據(jù)權(quán)利要求1所述的方法，其中安置導(dǎo)電材料包含在不在導(dǎo)通孔安置過程與端子安置過程之間相對于所述導(dǎo)電材料的源重新對準(zhǔn)所述半導(dǎo)體襯底的情況下，在所述導(dǎo)通孔安置過程期間將所述導(dǎo)電材料安置于所述導(dǎo)通孔中且在所述端子安置過程期間將所述導(dǎo)電材料安置于所述端子開口中。
5.根據(jù)權(quán)利要求1所述的方法，其中所述半導(dǎo)體襯底包含半導(dǎo)體裸片，且其中將所述端子電連接到導(dǎo)電結(jié)構(gòu)包含將所述端子連接到支撐部件。
6.根據(jù)權(quán)利要求1所述的方法，其中所述半導(dǎo)體襯底包含第一半導(dǎo)體裸片，且其中將所述端子電連接到導(dǎo)電結(jié)構(gòu)包含將所述端子連接到第二半導(dǎo)體裸片。
7.根據(jù)權(quán)利要求1所述的方法，其中施加所述保護(hù)層包含將所述保護(hù)層施加到側(cè)表面及所述端表面兩者，且其中所述方法進(jìn)一步包括在形成所述端子開口之前從所述端表面移除所述保護(hù)層。
8.根據(jù)權(quán)利要求1所述的方法，其中施加所述保護(hù)層包含在不將所述保護(hù)層施加到所述導(dǎo)通孔的所述端表面的情況下完成所述保護(hù)層到所述側(cè)壁表面的施加。
9.根據(jù)權(quán)利要求1所述的方法，其中所述導(dǎo)電材料為第一導(dǎo)電材料，且其中所述方法進(jìn)一步包括在將所述端子電連接到所述導(dǎo)電結(jié)構(gòu)之前將第二導(dǎo)電材料施加到所述第一導(dǎo)電材料。
10.根據(jù)權(quán)利要求9所述的方法，其中施加所述第二導(dǎo)電材料包含施加薄鍍涂層。
11.根據(jù)權(quán)利要求9所述的方法，其中施加所述第二導(dǎo)電材料包含施加焊料球。
12.根據(jù)權(quán)利要求11所述的方法，其中所述導(dǎo)通孔沿導(dǎo)通孔軸線伸長，且其中移除襯底材料包含暴露所述端子的在橫向上面向外的表面，且其中施加所述焊料球包含施加所述焊料球以使得其接觸所述端子的所述暴露的在橫向上面向外的表面。
13.根據(jù)權(quán)利要求1所述的方法，其中形成端子開口包含形成具有沿所述襯底材料的晶面定位的大體平坦側(cè)的端子開口。
14.根據(jù)權(quán)利要求1所述的方法，其中形成端子開口包含形成凹面杯形開口。
15.根據(jù)權(quán)利要求1所述的方法，其中形成導(dǎo)通孔包含形成具有大體平滑的非扇形側(cè)壁的導(dǎo)通孔。
16.根據(jù)權(quán)利要求1所述的方法，其中安置導(dǎo)電材料包含安置具有至少90%的純度的銅中的至少一者。
17.根據(jù)權(quán)利要求1所述的方法，其中電連接所述端子包含在不使所述導(dǎo)電材料回流的情況下電連接所述端子。
18.一種用于形成半導(dǎo)體組合件的方法，其包括在半導(dǎo)體襯底的第一主表面中形成開口，所述半導(dǎo)體襯底具有背對所述第一主表面的第二主表面，所述開口具有在所述第一表面處具有第一寬度的導(dǎo)通孔部分，所述開口進(jìn)一步具有在所述第二表面處具有大于所述第一寬度的第二寬度的端子部分；及在不在所述第二表面處使用遮掩過程的情況下，且在不在所述第二表面處打通所述開口的情況下，在所述導(dǎo)通孔部分及所述端子部分處將導(dǎo)電材料安置于所述開口中，所述導(dǎo)電材料為同質(zhì)無焊料材料。
19.根據(jù)權(quán)利要求18所述的方法，其中所述半導(dǎo)體襯底為第一半導(dǎo)體襯底，且其中所述方法進(jìn)一步包括相對于所述第一半導(dǎo)體襯底堆疊第二半導(dǎo)體襯底且將所述第一半導(dǎo)體襯底的所述端子部分處的所述導(dǎo)電材料電連接到所述第二半導(dǎo)體襯底的端子。
20.根據(jù)權(quán)利要求18所述的方法，其中形成開口包含形成具有側(cè)壁表面及端表面的導(dǎo)通孔部分，將保護(hù)層施加到所述側(cè)壁表面，及從所述端表面移除材料以形成所述端子部分。
21.一種半導(dǎo)體組合件，其包括半導(dǎo)體襯底材料，其具有第一主表面、第二主表面及從所述第一主表面延伸到所述第二主表面的開口，所述開口包含大體垂直于所述第一主表面延伸的大體圓柱形部分，所述圓柱形部分具有大體平滑的均勻表面，所述開口進(jìn)一步包含橫切于所述圓柱形部分延伸且與所述第二主表面相交的端子部分，所述端子部分具有大體平行于所述第一主表面的平面的寬度，所述寬度大于所述圓柱形部分的對應(yīng)寬度；單一均勻同質(zhì)體積的導(dǎo)電材料，其安置于所述開口的所述圓柱形部分及所述端子部分兩者中，所述導(dǎo)電材料在所述圓柱形部分中形成導(dǎo)電路徑且在所述端子部分中形成導(dǎo)電端子；及微電子元件，其形成于所述襯底材料中且電耦合到所述導(dǎo)電材料。
22.根據(jù)權(quán)利要求21所述的組合件其中所述導(dǎo)電材料為無焊料材料且在所述端子部分處具有外表面，所述外表面具有大于所述開口在所述端子部分處的橫截面積的表面積；其中所述端子部分處的所述導(dǎo)電材料的外邊界沿遠(yuǎn)離所述第二主表面的方向橫向向外漸縮；且其中所述組合件進(jìn)一步包括附接到所述端子部分處的所述導(dǎo)電材料的焊料球，所述焊料球與所述導(dǎo)電材料的所述漸縮外邊界接觸。
23.根據(jù)權(quán)利要求21所述的組合件，其中所述導(dǎo)電材料在所述端子部分處具有外表面，所述外表面具有大于所述開口在所述端子部分處的橫截面積的表面積。
24.根據(jù)權(quán)利要求21所述的組合件，其中所述導(dǎo)電材料為無焊料材料。
25.根據(jù)權(quán)利要求21所述的組合件，其中所述圓柱形部分不具有扇形內(nèi)表面。
26.根據(jù)權(quán)利要求21所述的組合件，其中所述導(dǎo)電材料為至少90%的銅。
27.根據(jù)權(quán)利要求21所述的組合件，其中所述導(dǎo)電材料沿遠(yuǎn)離所述第一主表面的方向遠(yuǎn)離所述第二主表面突出。
28.根據(jù)權(quán)利要求27所述的組合件，其中所述端子部分處的所述導(dǎo)電材料的外邊界沿遠(yuǎn)離所述第二主表面的方向橫向向外漸縮。
29.根據(jù)權(quán)利要求21所述的組合件，其中所述導(dǎo)電材料具有凹面杯形空隙。
30.根據(jù)權(quán)利要求21所述的組合件，其中所述襯底材料形成第一半導(dǎo)體裸片的一部分，且其中所述導(dǎo)電銅材料為至少90%，且其中所述半導(dǎo)體組合件進(jìn)一步包括第二半導(dǎo)體裸片，所述第二半導(dǎo)體裸片具有電連接到所述第一半導(dǎo)體裸片的所述端子部分處的所述導(dǎo)電材料的導(dǎo)電端子。
31.根據(jù)權(quán)利要求21所述的組合件，其中所述端子部分具有大體球形形狀。
32.根據(jù)權(quán)利要求21所述的組合件，其中所述端子部分具有與所述半導(dǎo)體襯底材料的晶面對準(zhǔn)的大體平坦壁。
全文摘要
本發(fā)明揭示具有一體式導(dǎo)通孔及導(dǎo)通孔端子的半導(dǎo)體襯底以及相關(guān)聯(lián)系統(tǒng)及方法。根據(jù)特定實施例的代表性方法包含在半導(dǎo)體襯底中形成盲導(dǎo)通孔(140)；將保護(hù)層(122)施加到所述導(dǎo)通孔的側(cè)壁表面；及通過從所述導(dǎo)通孔的端表面選擇性地移除襯底材料同時防止移除施加保護(hù)涂層所倚靠的襯底材料來形成端子開口(111)。所述方法可進(jìn)一步包含將導(dǎo)電材料安置于所述導(dǎo)通孔及所述端子開口兩者中以形成與所述導(dǎo)通孔中的導(dǎo)電材料為一體的導(dǎo)電端子。可接著移除鄰近于所述端子的襯底材料以暴露所述端子，所述端子可接著連接到在所述襯底外部的導(dǎo)電結(jié)構(gòu)。
文檔編號H01L21/768GK102187452SQ200980140926
公開日2011年9月14日 申請日期2009年10月13日 優(yōu)先權(quán)日2008年10月16日
發(fā)明者凱爾·K·柯比, 庫納爾·R·帕雷克 申請人:美光科技公司