專利名稱：利用半導(dǎo)體器件的金屬化系統(tǒng)中的覆蓋層作為化學(xué)機械拋光和蝕刻停止層的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體器件的制造領(lǐng)域，尤其涉及包含低k介電材料的金屬化系統(tǒng)。
背景技術(shù)：
當(dāng)前全球化的市場迫使大眾產(chǎn)品制造商以低價格提供高質(zhì)量的產(chǎn)品。因此通過提高產(chǎn)量和工藝效率來降低生產(chǎn)成本變得極為重要。在半導(dǎo)體制造領(lǐng)域尤其如此，因為在該領(lǐng)域中，切邊技術(shù)與量產(chǎn)技術(shù)的結(jié)合是必不可少的。實現(xiàn)上述策略的一個重要方面在于針對性能和可靠性不斷提升器件質(zhì)量，同時還增強半導(dǎo)體器件的功能的多樣性。這些改進通常與縮小例如晶體管等個別電路元件的尺寸相關(guān)聯(lián)。由于關(guān)鍵特征尺寸的不斷縮小，因此至少在總體制造工藝的某些步驟中經(jīng)常需要引入新材料，可使器件特性適應(yīng)縮小后的特征尺寸。在這方面的一個突出例子是半導(dǎo)體器件的復(fù)雜金屬化系統(tǒng)的制造，其中，例如銅、 銅合金等改進金屬材料與低k介電材料結(jié)合使用，該低k介電材料為介電常數(shù)約為3. 0的介電材料，以及大大低于3. 0的介電材料，在此情況下，還可將這些材料稱為超低k電介質(zhì) (ultra low-k dielectrics ；ULK)。與過去幾十年中甚至在復(fù)雜集成器件中作為選擇金屬的鋁相比，使用高導(dǎo)電金屬，例如銅，可通過銅增加的導(dǎo)電性而至少部分補償金屬導(dǎo)線和通孔的縮小的橫截面積。另一方面，在半導(dǎo)體制造技術(shù)中引入銅可與多個問題有關(guān)，例如暴露銅表面對于例如氧、氟等活性成分的敏感性，銅在半導(dǎo)體器件中通常使用的(例如硅、二氧化硅、多種低k介電材料等)多種材料中的擴散活動的增加，銅基于通常的等離子增強型蝕刻工藝生成實質(zhì)上無揮發(fā)性的副產(chǎn)品的特性等?；谠撔┰?，已經(jīng)開發(fā)出復(fù)雜嵌入(inlaid)或鑲嵌(damascene)工藝技術(shù)，其中，通常需要首先可圖案化介電材料，以形成溝道和通孔開口，接著可涂以適當(dāng)?shù)淖钃醪牧?，隨后沉積銅材料。因此，形成復(fù)雜的金屬化系統(tǒng)需要多個高度復(fù)雜的工藝，例如沉積復(fù)雜材料堆棧以形成包含低k電介質(zhì)的層間介電材料、圖案化該介電材料、提供適當(dāng)?shù)淖钃鹾途ХN材料、填充銅材料、去除任意多余材料等，其中，該些工藝之間的相互作用可能難以評估，尤其是考慮半導(dǎo)體器件不斷增強的總體性能而可頻繁變化材料組成及工藝技術(shù)時。例如，關(guān)鍵尺寸的不斷縮小還可要求縮小形成在復(fù)雜半導(dǎo)體器件的金屬化系統(tǒng)中的金屬導(dǎo)線和通孔的尺寸，其可導(dǎo)致金屬導(dǎo)線密集，進而可導(dǎo)致RC(電阻電容)時間常數(shù)增加。盡管在該器件級中可使用高度規(guī)?；木w管元件，但該些寄生RC時間常數(shù)可造成顯著的信號傳輸延遲，從而限制該半導(dǎo)體器件的總體性能。為此，可將高導(dǎo)電金屬(例如銅) 與具有極低介電常數(shù)的介電材料，亦即如前所述的ULK材料，結(jié)合使用，從而降低寄生RC時間常數(shù)。另一方面，在蝕刻工藝、抗蝕劑去除、通過CMP(chemical mechanical polishing ； 化學(xué)機械拋光)去除多余金屬等工藝期間，當(dāng)該些材料暴露在各種反應(yīng)蝕刻環(huán)境和機械應(yīng)力時，其機械和化學(xué)穩(wěn)定性顯著降低。
由于低k介電材料尤其是超低k介電材料的機械穩(wěn)定性低，通?？稍谠摰蚹介電材料上形成介電覆蓋層，以增強在該低k介電材料的圖案化期間尤其是在填充例如銅的導(dǎo)電金屬后去除多余材料的工藝期間該介電層堆棧的總體特性。不過，設(shè)置特定的介電覆蓋層可使總體工藝的復(fù)雜度增加，下面將參照圖Ia和圖Ib進行詳細描述。圖Ia顯示處于制造階段中的半導(dǎo)體器件100的剖視圖，其中，可在襯底101上方形成金屬化系統(tǒng)120。襯底101可為任意適當(dāng)?shù)妮d體材料，以在其中及其上方形成各器件級，例如襯底101可為半導(dǎo)體材料，以在其中形成晶體管、電容、電阻等電路元件。另外，襯底101還可包括適當(dāng)?shù)慕佑|結(jié)構(gòu)，用以連接電路元件，亦即相應(yīng)的接觸區(qū)，例如漏與源區(qū)、 柵極電極、電容電極等與金屬化系統(tǒng)120。出于方便，圖Ia未圖示任意此類接觸結(jié)構(gòu)。在圖 Ia的示例中，金屬化系統(tǒng)120可包括第一金屬化層110。該第一金屬化層110包含適當(dāng)?shù)牡蚹介電材料111，其中，可嵌埋(embed)多個金屬導(dǎo)線112。該些金屬導(dǎo)線可通常包括導(dǎo)電阻擋材料112a，例如鉭層，氮化鉭層或其任意組合。另外，如上所述，采用銅、銅合金等形式的高導(dǎo)電金屬112b可確保提升電性性能。另外，可在介電材料111和金屬導(dǎo)線112上形成蝕刻停止層113，且蝕刻停止層113可由任意適當(dāng)?shù)牟牧辖M成，以提供期望的蝕刻停止功能以及結(jié)合其它特性，例如約束金屬區(qū)112b、與高導(dǎo)電金屬112b形成適當(dāng)?shù)慕涌谝詫崿F(xiàn)特定的電遷移行為等。例如，氮化硅、碳化硅、含氮碳化硅等多種介電材料經(jīng)常被用于形成蝕刻停止層113的適當(dāng)材料。由于層113的蝕刻停止功能，其中所含材料的介電常數(shù)可通常高于低k電介質(zhì)111的介電常數(shù)，通常可將該低k電介質(zhì)理解為介電常數(shù)約為3. 0及以下的材料。為此目的，可使用多種成熟的低k介電材料，例如包含硅、碳、氧、氫或多個聚合物的材料。金屬化系統(tǒng)120可進一步包括第二金屬化層130，在圖Ia所示的制造階段中，取決于金屬化系統(tǒng)120的總體機械和電性性能，該第二金屬化層130可包括低k介電材料131， 其可類似于材料111，也可具有不同的材料組成。另外，在介電材料131上形成介電覆蓋層 135，以在后續(xù)工藝期間，亦即在圖案化材料131以及隨后形成含金屬的區(qū)域的期間增強材料131的總體特性。例如，覆蓋層135可由二氧化硅材料構(gòu)成，厚度為20納米至100納米。圖Ia所示的半導(dǎo)體器件100可基于下述傳統(tǒng)工藝技術(shù)形成。首充，利用與半導(dǎo)體器件100的設(shè)計要求相應(yīng)的成熟工藝技術(shù)在襯底101中及襯底101上方形成任意電路元件及其他器件特征。接著，沉積并圖案化例如二氧化硅等適當(dāng)?shù)慕殡姴牧弦匀葜瞄_孔，使用例如鎢等含金屬材料填充該些開孔，從而形成適當(dāng)?shù)慕佑|結(jié)構(gòu)(未圖示)。隨后，沉積金屬化層Iio的介電材料111，以形成金屬化系統(tǒng)120。為此目的，可使用任意適當(dāng)?shù)某练e技術(shù)，例如旋涂(spin-on)技術(shù)、熱活化式CVD (chemical vapour d印osition ；化學(xué)氣相沉積)、等離子增強型CVD等。接著，當(dāng)介電材料111代表如上所述的有關(guān)機械穩(wěn)定性的關(guān)鍵材料時， 可設(shè)置適當(dāng)?shù)母采w材料。例如，可通過任何適當(dāng)?shù)某练e技術(shù)，例如等離子輔助CVD形成與層 135類似的材料層，以增強介電材料111的總體機械和化學(xué)特性。隨后，如需要，可使用覆蓋材料作為硬掩模并執(zhí)行成熟的各向異性蝕刻工藝以圖案化介電材料111，從而形成金屬導(dǎo)線112的相應(yīng)開孔。隨后，可通過濺鍍沉積等技術(shù)沉積導(dǎo)電阻擋材料112a，接著在區(qū)域 112b中電化學(xué)沉積銅材料。如前所述，可能須提供大量的多余材料以保證可靠填充金屬導(dǎo)線112的各開孔。接著，通過CMP (chemical mechanical polishing ；化學(xué)機械拋光)去除多余材料，其中，該相應(yīng)的覆蓋層可增強機械穩(wěn)定性。在該CMP工藝期間，可去除多余的金屬及阻擋材料112a，同時還可消耗該相應(yīng)的覆蓋層，以最終獲得電性隔離的金屬區(qū)112和實質(zhì)上外露的介電材料111。隨后，可通過等離子增強型CVD形成蝕刻停止層113，其中，可沉積器件100的后續(xù)工藝所需的任意適當(dāng)?shù)牟牧匣虿牧辖M成。例如，蝕刻停止層113還可充當(dāng)約束層以鈍化銅材料112b的暴露頂面11^。例如，氮化硅、碳化硅和含氮碳化硅為合適的材料，其可有效阻止銅原子向介電材料111的遷移，還可有效阻止例如氟、氧等活性成分納入銅區(qū)112b從而可導(dǎo)致金屬導(dǎo)線112的機械和電性性能降低。接著，可通過旋涂技術(shù)、CVD等沉積金屬化層130的低k介電材料131，如參照介電材料111所述。隨后，可形成覆蓋層135，從而為低k介電材料131的后續(xù)圖案化提供期望的特性，如前面參照介電材料 111所述。圖Ib顯示處于進一步制造階段中的半導(dǎo)體器件100，其中，在介電材料131中形成由金屬導(dǎo)線1321及通孔132v構(gòu)成的金屬區(qū)132。為此目的，可使用類似的工藝技術(shù)，如前面參照金屬化層110所述。亦即，可使用成熟的工藝技術(shù)圖案化覆蓋層135和介電材料 131，并隨后在相應(yīng)的開孔中填充導(dǎo)電阻擋材料13 以及高導(dǎo)電銅材料，接著通過CMP工藝 102去除任意多余材料，從而形成金屬導(dǎo)線1321和通孔132v。在CMP工藝102期間，最初可用以增強機械穩(wěn)定性的覆蓋層135逐漸被消耗并最終實質(zhì)上被徹底去除，如圖Ib所示。 隨后，可提供另一蝕刻停止層以約束暴露的金屬區(qū)132并提供相應(yīng)的蝕刻停止功能以圖案化形成在金屬化層130上方的另一介電材料。如上所述，形成金屬化層110和130可包含多個沉積工藝，例如形成蝕刻停止層 113和覆蓋層135，以在圖案化復(fù)雜金屬化系統(tǒng)的低k介電材料時提供期望的蝕刻停止功能以及機械和化學(xué)特性。由于通常需要多個金屬化層，因此各金屬化層所需的工藝步驟數(shù)目顯著影響復(fù)雜半導(dǎo)體器件的總體周期和生產(chǎn)成本。鑒于上述情況，本發(fā)明涉及工藝技術(shù)及半導(dǎo)體器件，其中，本發(fā)明可以低工藝復(fù)雜度提供金屬化層在工藝及電性性能方面的期望特性，從而避免或至少減少上述一個或多個問題。

發(fā)明內(nèi)容
一般而言，本發(fā)明涉及技術(shù)及半導(dǎo)體器件，其中，可提供介電覆蓋層以增強圖案化介電材料期間的機械和化學(xué)特性，從而可基于敏感介電材料形成金屬化層，同時可減少工藝步驟數(shù)目和/或增強為考慮中的金屬化層選擇合適材料的靈活性。為此目的，可至少在用以去除任意多余材料的平坦化工藝期間使用該相應(yīng)覆蓋層，其中，可保留至少其部分以充當(dāng)后續(xù)工藝期間鈍化該敏感介電材料的材料。例如，該介電覆蓋材料的該保留部分可用作蝕刻停止層，以在形成后續(xù)金屬化層的金屬導(dǎo)線及通孔的后續(xù)圖案化序列工藝中保護下方介電材料。因此，可避免傳統(tǒng)方法所使用的專用蝕刻停止材料的沉積，從而降低總體工藝的復(fù)雜度。在這里所揭露的一些實施方式中，該介電覆蓋層提高了鈍化形成在該敏感介電材料中的金屬區(qū)的表面區(qū)域的靈活性，原因在于該敏感介電材料可可靠地由該介電覆蓋層覆蓋，而另一方面，該金屬區(qū)的該表面區(qū)域可因前述CMP工藝而暴露。因此，在這里所揭露的一些實施例中，在可靠地保護該敏感介電材料而無須如傳統(tǒng)方法須另外的沉積步驟形成蝕刻停止層的同時，可在該暴露金屬區(qū)上形成導(dǎo)電覆蓋層。這里所揭露的一種方法包括在半導(dǎo)體器件的金屬化層的第一低k介電材料上形成覆蓋材料。該方法進一步包括在該覆蓋材料及該第一低k介電材料中形成開孔，以及在該開孔中填充金屬。另外，通過執(zhí)行平坦化工藝以去除該覆蓋材料的其中一部分以及該金屬的多余材料，從而形成金屬區(qū)。該方法進一步包括在由該覆蓋材料的殘余組成的殘余層上形成第二低k介電材料，以及通過利用該殘余層作為蝕刻停止材料以圖案化該第二低k 介電材料。這里所揭露的另一種方法包括在半導(dǎo)體器件的金屬化層的介電層堆棧中形成開孔，其中，該介電層堆棧包括第一介電材料以及形成在該第一介電材料上的介電覆蓋層。該方法進一步包括使用導(dǎo)電材料填充該開孔，以及通過執(zhí)行平坦化工藝以自該第一介電材料上方去除多余材料，從而形成金屬區(qū)，同時保留該介電覆蓋材料的其中至少一部分。最后， 該方法包括在該金屬區(qū)的頂面上形成導(dǎo)電覆蓋層。這里所揭露的一種半導(dǎo)體器件包括形成在襯底上方的金屬化系統(tǒng)。該金屬化系統(tǒng)包括第一金屬化層。該第一金屬化層包括第一低k介電材料，形成在該第一低k介電材料上的第一介電覆蓋材料以及形成在該第一低k介電材料及該第一介電覆蓋材料中的金屬導(dǎo)線，其中，該第一介電覆蓋材料側(cè)向連接該金屬導(dǎo)線以構(gòu)成該金屬導(dǎo)線的側(cè)壁的一部分。 該金屬化系統(tǒng)進一步包括第二金屬化層，包括形成在該第一介電覆蓋材料及該金屬導(dǎo)線上方的第二低k介電材料，其中，該第二金屬化層包括連接該金屬導(dǎo)線的通孔。


本發(fā)明的其他實施例由所附的權(quán)利要求書定義，并通過下面參照附圖所作的詳細說明而變得更加清楚，其中圖Ia和圖Ib示意顯示在不同制造階段期間傳統(tǒng)半導(dǎo)體器件的剖視圖，其中，基于包含低k介電材料的金屬化層的獨立蝕刻停止材料及介電覆蓋材料形成金屬化系統(tǒng)；圖加至圖2g示意顯示依據(jù)本發(fā)明實施例在不同制造階段期間半導(dǎo)體器件的剖視圖，其中，為形成金屬化系統(tǒng)，介電覆蓋材料與介電材料(例如低k介電材料)結(jié)合使用，并保留該介電覆蓋材料的其中一部分以在其上形成后續(xù)金屬化層的另一介電材料；圖池示意顯示依據(jù)本發(fā)明另一些實施例的半導(dǎo)體器件的剖視圖，其中，可基于介電覆蓋材料的保留部分選擇性形成導(dǎo)電覆蓋材料，以增強暴露金屬區(qū)的鈍化；圖2i示意顯示依據(jù)本發(fā)明另一些實施例在去除多余材料并保留部分介電覆蓋材料的CMP工藝期間半導(dǎo)體器件的剖視圖，其中，該介電覆蓋材料可呈現(xiàn)特定的內(nèi)部壓縮應(yīng)力水平，以增強下方敏感介電材料的總體機械完整性；圖2j示意顯示依據(jù)本發(fā)明另一些實施例的半導(dǎo)體器件的剖視圖，其中，介電覆蓋層可由一個或多個子層構(gòu)成，以適當(dāng)調(diào)整后續(xù)工藝期間的總體特性；以及圖業(yè)示意顯示基于介電覆蓋層的保留部分鈍化金屬區(qū)的暴露表面部分的制造階段中半導(dǎo)體器件的剖視圖。
具體實施例方式盡管本發(fā)明通過參照下面的詳細說明所描述的實施例來說明，但該詳細說明并非意圖將本發(fā)明限制在這里所揭露的特定實施例。相反，所述實施例僅示例本發(fā)明的各種實施方式，本發(fā)明的范圍由所附權(quán)利要求書定義。
一般而言，本發(fā)明涉及半導(dǎo)體器件及其制造技術(shù)，其中，復(fù)雜金屬化系統(tǒng)的制造采用介電覆蓋材料來增強敏感介電材料的機械特性及其他特性，尤其是在CMP工藝期間，從而提高靈活性和/或降低總體工藝的復(fù)雜度，其中，在該CMP工藝期間，可不要去除該介電覆蓋材料的其中一部分，并可在后續(xù)工藝中使用該部分作為蝕刻停止層等。由于在去除先前沉積的含金屬材料的任意多余材料的相應(yīng)平坦化工藝期間及之后可不暴露該敏感介電材料，因此該敏感介電材料的總體完整性得以增強，其中，該敏感介電材料可為低k介電材料，甚至為介電常數(shù)為2. 7或更低的ULK(ultra low_k ；超低k)介電材料。此外，本發(fā)明可避免如傳統(tǒng)方法中通常提供的另一蝕刻停止材料的沉積，從而有助于提升總體工藝的效率。在一些實施例中，在對形成在該敏感介電材料及該覆蓋層的該保留部分中的金屬區(qū)的暴露表面區(qū)域進行適當(dāng)鈍化期間，可使用該介電覆蓋材料的該保留部分作為保護材料。例如，由于該介電覆蓋材料的存在，可執(zhí)行選擇性電化學(xué)沉積工藝而實質(zhì)上不影響該敏感介電材料。在其他情況下，可將非選擇性電化學(xué)沉積工藝或任意其他工藝與相應(yīng)的光刻圖案化步驟結(jié)合使用，以在該暴露金屬區(qū)上形成相應(yīng)的鈍化層，而該覆蓋材料之該保留部分可充當(dāng)有效的蝕刻停止或保護材料。因此，本發(fā)明增加了對該金屬區(qū)的頂面的電遷移特性進行適當(dāng)“設(shè)計”的靈活度，而不會降低該敏感介電材料的特性。在另一些實施例中，該介電覆蓋材料可作為壓縮應(yīng)力材料提供，以進一步增強下方介電材料的總體機械完整性，尤其是在相應(yīng)的CMP工藝期間。在另一些實施例中，該介電覆蓋層可以兩個或更多子層的形式提供，以針對CMP工藝、蝕刻工藝、光刻圖案化等工藝中的行為適當(dāng)調(diào)整總體特性。下面將參照圖加至圖業(yè)詳細描述實施例，其中，還可適當(dāng)參照圖Ia和圖lb。圖加示意顯示處于制造階段中的半導(dǎo)體器件200的剖視圖，其中，將在襯底201 上方形成金屬化系統(tǒng)220。應(yīng)當(dāng)了解，襯底201代表任意適當(dāng)?shù)妮d體材料，以在其中及其上方形成使半導(dǎo)體器件200獲得期望配置和性能所需的電路元件、接觸元件等。出于方便，圖 2a未圖示任意此類器件級。襯底201可包括與一個或多個半導(dǎo)體層結(jié)合的適當(dāng)載體材料， 在該半導(dǎo)體層中及該半導(dǎo)體層上方可形成例如晶體管、電容、電阻等電路元件，如參照半導(dǎo)體器件100所述。在復(fù)雜應(yīng)用中，相應(yīng)電路元件的關(guān)鍵尺寸，例如場效應(yīng)管的柵長約為50 納米及以下，因而金屬化系統(tǒng)220中通常需要改進金屬化層，其通?？赏ㄟ^將敏感介電材料例如低k電介質(zhì)與例如銅、銅合金、銀等高導(dǎo)電金屬結(jié)合使用而實現(xiàn)，如前所述。如前面參照半導(dǎo)體器件100所述，襯底201還可包含適當(dāng)?shù)慕佑|結(jié)構(gòu)以連接相應(yīng)的電路元件和金屬化系統(tǒng)220。在其他情況下，相應(yīng)的接觸結(jié)構(gòu)可代表金屬化系統(tǒng)220的其中一部分。在該所示的制造階段中，金屬化系統(tǒng)220可包括早期制造階段中的第一金屬化層210。亦即， 金屬化層210可包括介電材料，該介電材料可代表具有低機械完整性的低k介電材料，如前所述。例如，材料211的介電常數(shù)可約為3.0及以下，如考慮ULK材料的話，介電常數(shù)可例如為2.0及以下。為此目的，可使用成熟的多種低k材料，該些材料可能具有或多或少明顯的多孔狀態(tài)，從而導(dǎo)致機械穩(wěn)定性進一步降低。另外，介電覆蓋材料235可形成在介電材料211上并具有適當(dāng)?shù)牟牧辖M成，以增強后續(xù)工藝期間材料211的總體完整性，并且還可在用以在層210上方形成另一金屬化層的圖案化工藝期間提供期望的行為，后面將作詳細描述。因此，介電覆蓋層235可具有任意適當(dāng)?shù)牟牧辖M成和層厚，以在后續(xù)制造階段期間去除任意多余金屬的CMP工藝中保留該介電覆蓋層之至少其中一部分。例如，取決于總體工藝要求，介電覆蓋層235可由二氧化硅、氮化硅、碳化硅、含氮碳化硅、氮氧化硅或任意組合組成，厚度約為10納米至100納米。如圖加所示的半導(dǎo)體器件200可基于下列工藝形成。如參照半導(dǎo)體器件100所述，在襯底201中及其上方形成各電路元件及其他特征，例如接觸元件后，可沉積金屬化層210的介電材料211。為此目的，可使用任意適當(dāng)?shù)某练e技術(shù)，如前所述。接著，可沉積具有期望配置和厚度的一種或多種材料以形成介電覆蓋層235。例如，在一些實施例中， 介電覆蓋層215還可作為后續(xù)圖案化介電材料211的硬掩膜。在此情況下，可形成層，使得該層215的至少其中一表面部分可在隨后圖案化介電材料211的各向異性蝕刻工藝中提供期望的蝕刻停止功能。在其他情況下，層215或至少其上部可在光刻工藝中充當(dāng) ARC(antireflective coating ；抗反射涂層)材料，以便通過使用任意適當(dāng)?shù)牟牧辖M成而適當(dāng)選擇相應(yīng)的光學(xué)特性例如折射率、消光系數(shù)等。例如，二氧化硅的光學(xué)特性可通過改變其含氮程度而進行適當(dāng)調(diào)整，從而針對光刻形成抗蝕劑掩膜所使用的相應(yīng)曝光波長形成具有期望光學(xué)響應(yīng)的氮氧化硅材料。在其他情況下，可通過提供不同的材料組成而在介電覆蓋層215中定義各光學(xué)相關(guān)接口，從而調(diào)整層235的反射和吸收特性。為此目的，可使用成熟的等離子輔助沉積技術(shù)。圖2b示意顯示處于進一步制造階段中的半導(dǎo)體器件200，其中，可圖案化介電覆蓋層215，以為后續(xù)蝕刻介電材料211提供蝕刻掩膜。為此目的，可依據(jù)成熟的工藝技術(shù)通過光刻來圖案化抗蝕劑材料。隨后，可基于該相應(yīng)的抗蝕劑掩膜圖案化層215，其可在實際抵達介電材料211之前去除。在其他實施例中，可基于相應(yīng)的蝕刻掩膜(未圖示)在共同的蝕刻工藝中蝕刻層215和介電材料211。隨后，可基于成熟的各向異性蝕刻技術(shù)蝕刻介電材料211，以形成金屬化層210中的相應(yīng)金屬區(qū)所需的相應(yīng)開孔，例如溝道等。應(yīng)當(dāng)了解，可在襯底201上方提供適當(dāng)?shù)牟牧弦赃m當(dāng)控制該相應(yīng)的蝕刻工藝。圖2c示意顯示處于進一步制造階段中的半導(dǎo)體器件200。亦即，可在介電材料 211和介電覆蓋材料215中形成例如金屬導(dǎo)線形式的金屬區(qū)212，其中，取決于對導(dǎo)電性和電遷移性能的總體要求，金屬區(qū)212可包括導(dǎo)電阻擋層21 及高導(dǎo)電金屬212b，例如銅、 銅合金、銀、鋁等。在該所示制造階段中，高導(dǎo)電金屬212b可具有一定的超量厚度，以可靠地填充介電材料211中的相應(yīng)開孔211ο。如前所述，開孔211ο可基于適當(dāng)?shù)奈g刻掩膜形成，例如經(jīng)圖案化的介電覆蓋層215(參照圖2b)或任意其他適當(dāng)?shù)奈g刻掩膜。隨后，取決于半導(dǎo)體器件200的總體配置，可通過例如濺鍍沉積、電化學(xué)沉積、CVD (chemical vapour d印osition;化學(xué)氣相沉積)技術(shù)、自限CVD技術(shù)等形成導(dǎo)電阻擋材料21加。例如，鉭和氮化鉭經(jīng)常被用作銅基金屬的阻擋材料。隨后，可使用例如電鍍、無電電鍍(electroless plating)等電化學(xué)沉積技術(shù)填充高導(dǎo)電金屬212b。隨后，可通過平坦化工藝去除高導(dǎo)電金屬212b和阻擋材料21 的多余材料，該平坦化工藝通常包括CMP工藝。圖2d示意顯示處于相應(yīng)CMP工藝202的最后階段的半導(dǎo)體器件200。如圖所示， 可去除高導(dǎo)電金屬212b的任意多余材料，并可自水平器件部分去除阻擋層212a，從而形成電性隔離的金屬區(qū)212。另外，在CMP工藝202期間還可去除層215的材料，不過由于初始選擇的層厚和/或材料組成，因此可保留層215的其中一部分，從而形成具有適當(dāng)厚度215p 的殘余層215r，其適合用于器件200的后續(xù)工藝，例如在形成另一金屬化層期間充當(dāng)材料 211的蝕刻停止層或保護層。例如，取決于初始層215的材料組成及初始層厚，層厚215t 可在約10納米至50納米范圍內(nèi)。因此，敏感介電材料211不會在CMP工藝202期間去除，并且還可在器件200的后續(xù)工藝中保留可靠的覆蓋。應(yīng)當(dāng)了解，暴露在例如濕化學(xué)清洗工藝等任意活性環(huán)境可導(dǎo)致敏感介電材料例如ULK材料嚴重損壞。在復(fù)雜應(yīng)用中甚至需要去除該些材料的受損表面區(qū)域。因此，保留殘余層215r可增強敏感介電材料211的總體完整性。應(yīng)當(dāng)了解，在一些實施例中，可在執(zhí)行后續(xù)制造步驟之前鈍化金屬區(qū)212的暴露表面部分212s，后面會作詳細解釋。圖加示意顯示處于進一步制造階段中的半導(dǎo)體器件200，其中，可提供另一金屬化層230的介電材料231及相應(yīng)的覆蓋材料235。為此可在殘余層215r和金屬區(qū)212上沉積低k介電材料形式的介電材料231，如認為介電材料231的直接接觸不合適，則可在該金屬區(qū)212上形成適當(dāng)?shù)拟g化層或覆蓋層(未圖示)。應(yīng)當(dāng)了解，取決于材料231的總體特性，介電材料231可包含兩種或更多種不同的材料組成。例如，可在層231內(nèi)設(shè)置一個或多個過渡層，以增強ULK材料與殘余層215R以及金屬區(qū)212的總體粘附性。在其他情況下， 可在層215r上直接沉積低k介電材料。接著，基于參照覆蓋層215(參照圖加和2b)所述的類似材料組成及技術(shù)形成介電覆蓋層235。應(yīng)當(dāng)了解，介電覆蓋層235可具有適當(dāng)?shù)某跏紝雍窦安牧辖M成，以增強材料231的總體完整性，同時還能夠保留材料235的其中部分以用于后續(xù)工藝，亦即，用于形成另一金屬化層。圖2f示意顯示處于進一步制造階段中的半導(dǎo)體器件200，其中，在介電材料231和介電覆蓋層235中形成多個開孔231ο。開孔235ο可為任意形式，其中，開孔235ο的至少其中一部分可延伸至一個或多個金屬區(qū)212。例如，開孔235ο可代表金屬化層230的溝道和通孔開孔。開孔235ο可基于例如雙鑲嵌技術(shù)等任意適當(dāng)?shù)膱D案化技術(shù)形成，其中，如前所述，覆蓋層235可經(jīng)圖案化而充當(dāng)熱掩膜層，而在其他情況下，可在共同的蝕刻工藝中對材料235及材料231進行圖案化。在基于成熟的蝕刻化學(xué)執(zhí)行相應(yīng)的各向異性蝕刻工藝期間，殘余層215ι 可充當(dāng)器件區(qū)中的蝕刻停止材料，其中，開孔235ο或其部分不會延伸至下方的金屬區(qū)212。例如，在光刻定義開孔235ο時，可通過一定的不完全對準程序(alignment procedure)形成關(guān)鍵區(qū)215c。而且，在各向異性蝕刻工藝期間，一定程度地降低蝕刻保真可使開孔235ο相對金屬區(qū)212 “錯位(misalignment) ”。在此情況下，殘余層215r可可靠地停止該相應(yīng)的蝕刻工藝，從而保留下方材料211的完整性。另一方面，該蝕刻工藝可停止在金屬區(qū)212上或金屬區(qū)212中，如必要，該金屬區(qū)212可包括各鈍化材料或?qū)щ姼采w層， 后面將作詳細描述。因此，可基于殘余層215r可靠地圖案化介電材料231和覆蓋層235。 隨后，可沉積導(dǎo)電阻擋材料并填充例如銅等導(dǎo)電材料從而繼續(xù)后續(xù)工藝。接著，可去除任意多余材料，如前面提及CMP工藝202時參照圖2d所述。圖2g示意顯示經(jīng)上述工藝序列之后的半導(dǎo)體器件200。亦即，該金屬化層230可包括金屬區(qū)232，其包含導(dǎo)電阻擋層23 和高導(dǎo)電金屬232b。另外，可形成介電覆蓋層235 的保留部分235r以覆蓋介電材料231。與殘余層215r相似，殘余層235ι 可側(cè)向連接相應(yīng)的金屬區(qū)232，從而構(gòu)成該金屬區(qū)232的側(cè)壁232w的其中一部分。由層235r定義的該部分側(cè)壁232w的相應(yīng)高度由殘余層235r的厚度235t確定。如前所述，可選擇層235r的厚度235t及相應(yīng)的材料組成以增強后續(xù)工藝期間的完整性，例如通過在殘余層235r和金屬區(qū)232上形成另一介電材料，如參照層215r所述。因此，沉積層235后可避免敏感介電材料231的不當(dāng)暴露，同時無須如傳統(tǒng)方法中實質(zhì)上完全消耗相應(yīng)的覆蓋材料后沉積另一蝕刻停止材料。
圖池示意顯示依據(jù)另一些實施例的半導(dǎo)體器件200，其中，可在導(dǎo)電材料212b的暴露表面部分21 上形成導(dǎo)電覆蓋層212c。為此，在一實施例中，可執(zhí)行選擇性電化學(xué)沉積工藝203以沉積適當(dāng)?shù)母采w材料，例如包含鈷、鎢、磷的合金，包含鈷、鎢、硼的合金，包含鎳、鉬、硼的合金等。在電化學(xué)沉積工藝203期間，暴露表面部分21 可充當(dāng)催化材料以啟動相應(yīng)金屬種類的沉積，同時實質(zhì)上避免在殘余層2151 上發(fā)生顯著沉積。因此，在工藝203 期間，介電材料211與沉積環(huán)境的不當(dāng)接觸得以避免。另外，在沉積工藝203之前，可執(zhí)行任意適當(dāng)?shù)那逑垂に嚕缁跉浞?、APM(ammonium hydrogen peroxide mixture ；過氧化氫銨混合物)的濕化學(xué)清洗技術(shù)，而實質(zhì)上不會對介電材料211有負面影響。因此，通過導(dǎo)電覆蓋層212c可在頂面21 處調(diào)節(jié)金屬212b的電遷移行為以及約束，同時增強后續(xù)工藝期間例如在沉積介電材料(例如材料231)(參照圖2e)期間導(dǎo)電金屬212b的完整性。而且，導(dǎo)電覆蓋層212c可在圖案化相應(yīng)的介電材料以形成開孔(例如開孔235ο)(參照圖2f) 期間充當(dāng)蝕刻停止層。圖2i示意顯示處于去除金屬化層210的多余材料的CMP工藝202的最后階段中的半導(dǎo)體器件200，如前參照圖2d所述。在CMP工藝202期間通常會形成相應(yīng)的微裂紋 (micro crack) 215c，其可蔓延至介電材料211中，從而不當(dāng)?shù)亟档推淇傮w的機械穩(wěn)定性。在一些實施例中，介電覆蓋層215可具有適度高的內(nèi)部壓縮應(yīng)力水平(internal compressive stress level) 215s，其產(chǎn)生適當(dāng)?shù)摹胺醋饔昧Α币宰柚共粩嘧儗挷粩嘣黾拥奈⒘鸭y215c，從而阻止或至少降低其向敏感介電材料211的蔓延。例如，取決于總體工藝和器件要求，介電覆蓋層215可形成有大約200MPa至幾百MPa甚至更高的內(nèi)部應(yīng)力水平。例如，通過適當(dāng)選擇工藝參數(shù)，例如沉積期間的離子轟擊、氣流速率、溫度、壓力等，可以高內(nèi)部應(yīng)力水平基于等離子增強型CVD技術(shù)有效沉積二氧化硅、氮化硅、含氮碳化硅等。相應(yīng)的工藝配方是用以形成壓縮應(yīng)力介電材料的成熟技術(shù)，并可用于形成層215。如前所述，在CMP工藝202后，層 215可保留期望厚度。圖2j示意顯示依據(jù)本發(fā)明另一些實施例的半導(dǎo)體器件200，其中，介電覆蓋層215 以兩個或更多個子層215a、2Mb及215d的形式提供，以適當(dāng)調(diào)整在CMP行為、蝕刻停止能力、ARC特性等方面的總體特性。在該所示實施例中，可在敏感介電材料211上沉積第一子層21 以提供材料211期望的完整性，此時第一子層21 可實質(zhì)上代表層215的保留部分。隨后，可形成一個或多個另外的子層，例如層2Mb、215d。例如，通過適當(dāng)調(diào)整例如前體材料的氣體流動速率等工藝參數(shù)，可在原位沉積工藝期間沉積層2Kb。隨后，可依據(jù)期望的總體材料特性通過沉積、表面處理等形成層215d。例如，層215a、2Mb可具有不同的材料組成，從而能夠加強相應(yīng)CMP工藝的控制，進而增強在保留初始材料215的期望殘余層中的工藝一致性。例如，子層21 可以二氧化硅材料的形式提供，而層21 可為氮氧化硅材料、氮化硅材料、碳化硅材料等。如必須阻止層21 與后續(xù)沉積的抗蝕劑材料的直接接觸， 則可提供例如二氧化硅材料形式或任意其他形式的層215d，其能夠與敏感抗蝕劑材料直接接觸。例如，若要避免氮與抗蝕劑材料或隨后的電性材料接觸，可將相應(yīng)的含氮材料用作層 21 ，其可由層215a、215d包圍，從而阻止敏感材料不當(dāng)暴露在氮類。不過，應(yīng)當(dāng)了解，取決于總體工藝和器件要求，可依據(jù)任意其他適當(dāng)標準選擇層215的材料組成。形成層215后， 可執(zhí)行適當(dāng)?shù)膱D案化工藝，以在層215和211中定義各開孔，如前所述。在光刻工藝期間，如必要，可阻止抗蝕劑材料與氮的直接接觸，即使層215的其中一個子層可包含氮類。隨后，可如前所述繼續(xù)后續(xù)工藝并最終執(zhí)行CMP工藝，例如工藝202 (參見圖2d和2i)，從而去除層215d、215b，其中，層21 和21 在材料組成中的不同可有助于增強總體工藝控制，從而能夠在特定值范圍內(nèi)可靠地調(diào)整剩余厚度。隨后，可如上所述執(zhí)行后續(xù)工藝，其中，可實現(xiàn)總體工藝一致性的增強。例如可沉積低k介電材料，其中，若層215的保留部分實質(zhì)上不含氮類，則可避免與氮類的直接接觸。圖業(yè)示意顯示依據(jù)本發(fā)明另一些實施例的半導(dǎo)體器件200，其中，可有效使用殘余層215r作為蝕刻停止層或保護層，以至少在暴露表面部分21 上形成鈍化層或覆蓋層 212c。例如，可執(zhí)行非選擇性工藝204以通過沉積適當(dāng)?shù)牟牧?，從而提供覆蓋層212c，其中， 在某些情況下，還可在殘余層2151 上沉積材料212d。為此目的，可使用任意適當(dāng)?shù)奈锢砘蚧瘜W(xué)氣相沉積技術(shù)、電鍍工藝等。隨后，可提供適當(dāng)?shù)难谀?未圖示)至少覆蓋該金屬區(qū) 212，同時暴露不需要的部分212d，以至少部分去除該部分212d。為此目的，可使用與在介電材料211中定義金屬區(qū)212同樣的光刻掩膜，但基于負性抗蝕劑，其中，相應(yīng)的對準精度不太重要，只要隨后去除材料212d的暴露部分的蝕刻工藝可斷開相鄰金屬區(qū)212之間的導(dǎo)電路徑即可。在該相應(yīng)蝕刻工藝期間，殘余層215r可充當(dāng)可靠的蝕刻停止材料，以保持介電材料211的完整性。在其他實施例中，工藝204可包含表面處理以形成例如鈍化層等形式的覆蓋層 212c，而材料211的完整性可由殘余層215r保持。例如，可通過適當(dāng)?shù)臐窕瘜W(xué)蝕刻化學(xué)在暴露銅表面區(qū)域上形成薄鈍化層，其可包含緩蝕劑等，從而導(dǎo)致實質(zhì)上自限的薄鈍化層，進而在后續(xù)工藝期間(例如沉積另一介電材料期間)保護金屬區(qū)212。因此，本發(fā)明提供技術(shù)及半導(dǎo)體器件，其中，可在去除多余的金屬及阻擋材料的材料的平坦化工藝期間部分保留介電覆蓋層，從而使其構(gòu)成相應(yīng)金屬區(qū)的上側(cè)壁區(qū)的其中一部分。該保留介電覆蓋層還可保證在后續(xù)工藝期間(例如沉積后續(xù)金屬化層的另一低k介電材料期間)該敏感介電材料的完整性。由于本發(fā)明不需要傳統(tǒng)方法所需的專用蝕刻停止材料，因而降低了總體工藝的復(fù)雜度。另外，當(dāng)選擇性形成導(dǎo)電覆蓋層時，該殘余介電覆蓋層可提供下方介電材料的完整性，以增加總體工藝的靈活性。在閱讀說明書后，對于本領(lǐng)域的技術(shù)人員而言，本發(fā)明作進一步的修改和變更將是明顯的。因此，說明書僅為說明性質(zhì)，且目的在于教導(dǎo)本領(lǐng)域的技術(shù)人員實現(xiàn)本發(fā)明所揭露的原理的一般方式。應(yīng)當(dāng)理解，所示方式與描述內(nèi)容應(yīng)當(dāng)被視作當(dāng)前的優(yōu)選實施例。
權(quán)利要求
1.一種方法，包括在半導(dǎo)體器件的金屬化層的第一低k介電材料上形成覆蓋材料；在該覆蓋材料及該第一低k介電材料中形成開孔；在該開孔中填充金屬；通過執(zhí)行平坦化工藝以去除該覆蓋材料的其中一部分以及該金屬的多余材料，從而形成金屬區(qū)；在由該覆蓋材料的殘余組成的殘余層上形成第二低k介電材料；以及通過利用該覆蓋材料的該殘余層作為蝕刻停止層以圖案化該第二低k介電材料。
2.如權(quán)利要求1所述的方法，進一步包括在形成該第二低k介電材料之前，在該金屬區(qū)的頂面上選擇性形成導(dǎo)電覆蓋層。
3.如權(quán)利要求2所述的方法，其中，在該金屬區(qū)的頂面上選擇性形成該導(dǎo)電覆蓋層包括執(zhí)行電化學(xué)沉積工藝。
4.如權(quán)利要求1所述的方法，其中，該覆蓋材料形成有內(nèi)部壓縮應(yīng)力水平。
5.如權(quán)利要求4所述的方法，其中，該覆蓋材料形成有約200兆帕或更高的內(nèi)部壓縮應(yīng)力水平。
6.如權(quán)利要求1所述的方法，其中，形成該覆蓋層包括沉積二氧化硅材料。
7.如權(quán)利要求1所述的方法，其中，形成該覆蓋層包括沉積含硅和氮的材料。
8.如權(quán)利要求7所述的方法，其中，該含硅和氮的材料還包括碳。
9.如權(quán)利要求1所述的方法，其中，形成該覆蓋層包括沉積第一子層和第二子層，并且其中，該第一子層和第二子層的材料組成不同。
10.如權(quán)利要求1所述的方法，其中，在該第一低k介電材料中形成該開孔包括圖案化該覆蓋材料，以及在該第一低k介電材料中形成該開孔時使用該覆蓋材料作為硬掩膜。
11.如權(quán)利要求1所述的方法，進一步包括在該第二低k介電材料上形成另一覆蓋材料，圖案化該另一覆蓋材料以在該另一覆蓋材料及該第二低k介電材料中形成第二開孔， 在該第二開孔中填充含金屬材料，以及去除該另一覆蓋材料及該含金屬材料的材料以形成另一殘余層及第二金屬區(qū)。
12.一種方法，包括在半導(dǎo)體器件的金屬化層的介電層堆棧中形成開孔，該介電層堆棧包括第一介電材料以及形成在該第一介電材料上的介電覆蓋層；在該開孔中填充導(dǎo)電材料；通過執(zhí)行平坦化工藝以自該第一介電材料上方去除多余材料，從而形成電性導(dǎo)電區(qū)， 同時保留該介電覆蓋材料的至少其中一部分；以及在該電性導(dǎo)電區(qū)的頂面上形成導(dǎo)電覆蓋層。
13.如權(quán)利要求12所述的方法，其中，該導(dǎo)電覆蓋層通過執(zhí)行選擇性電化學(xué)沉積工藝形成。
14.如權(quán)利要求12所述的方法，進一步包括在該介電覆蓋材料的該保留部分上方形成第二介電材料。
15.如權(quán)利要求14所述的方法，進一步包括通過使用該導(dǎo)電覆蓋層及該介電覆蓋材料的該保留部分作為蝕刻停止材料以圖案化該第二介電材料。
16.如權(quán)利要求15所述的方法，進一步包括在圖案化該第二介電覆蓋材料之前，在該第二介電材料上形成第二介電覆蓋材料。
17.如權(quán)利要求16所述的方法，其中，圖案化該第二介電材料包括自該第二介電覆蓋材料形成掩膜并使用該掩膜作為蝕刻掩膜以蝕刻該第二介電材料。
18.如權(quán)利要求12所述的方法，其中，該介電覆蓋材料形成有內(nèi)部壓縮應(yīng)力水平。
19.一種半導(dǎo)體器件，包括金屬化系統(tǒng)，形成在襯底上方，該金屬化系統(tǒng)包括第一金屬化層，包括第一低k介電材料、形成在該第一低k介電材料上的第一介電覆蓋材料以及形成在該第一低k介電材料和該第一介電覆蓋材料中的金屬導(dǎo)線，該第一介電覆蓋材料側(cè)向連接該金屬導(dǎo)線以形成該金屬導(dǎo)線的側(cè)壁的一部分；以及第二金屬化層，包括形成在該第一介電覆蓋材料及該金屬導(dǎo)線上方的第二低k介電材料，該第二金屬化層包括連接該金屬導(dǎo)線的通孔。
20.如權(quán)利要求19所述的半導(dǎo)體器件，進一步包括形成在該金屬導(dǎo)線的頂面上的導(dǎo)電覆蓋層。
21.如權(quán)利要求20所述的半導(dǎo)體器件，其中，該第一介電覆蓋材料具有內(nèi)部壓縮應(yīng)力水平。
22.如權(quán)利要求19所述的半導(dǎo)體器件，進一步包括形成在該第二低k介電材料上的第二介電覆蓋材料，其中，該第二介電覆蓋材料構(gòu)成形成在該第二低k介電材料及該第二介電覆蓋材料中的第二金屬導(dǎo)線的側(cè)壁的一部分。
23.如權(quán)利要求19所述的半導(dǎo)體器件，其中，該第一低k介電材料的介電常數(shù)小于該第一介電覆蓋材料的介電常數(shù)。
全文摘要
在先進金屬化系統(tǒng)的制造期間，可在去除多余金屬的CMP(化學(xué)機械拋光)工藝中部分保留形成在敏感介電材料上的介電覆蓋層，從而避免如傳統(tǒng)方法須在該CMP工藝期間實質(zhì)上完全消耗該介電覆蓋材料后沉積專用的蝕刻停止材料。因而，可實現(xiàn)降低的工藝復(fù)雜度和/或提高的靈活性，并結(jié)合增加的低k介電材料的完整性。
文檔編號H01L21/768GK102197465SQ200980142932
公開日2011年9月21日 申請日期2009年8月28日 優(yōu)先權(quán)日2008年8月29日
發(fā)明者F·福伊斯特爾, K·弗羅貝格, T·沃納 申請人:先進微裝置公司