專利名稱：形成柵極疊層及其結(jié)構(gòu)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件制造的領(lǐng)域。具體而言，本發(fā)明涉及高k金屬柵極場(chǎng)效晶體管的柵極疊層及其結(jié)構(gòu)的形成。
背景技術(shù)：
在半導(dǎo)體器件制造領(lǐng)域中，有源半導(dǎo)體器件通常由前段工藝(FEOL)技術(shù)制造。此等有源半導(dǎo)體器件可包括，例如，如場(chǎng)效晶體管(FET)的晶體管且具體而言的互補(bǔ)金氧半導(dǎo)體場(chǎng)效晶體管(CMOS-FET)。在不同類型的CMOS-FET中，可存在ρ型摻雜CMOS-FET (PFET) 及η型摻雜CMOS-FET(NFET)。不同類型的CMOS-FET可形成或制造于半導(dǎo)體芯片或晶片的共同襯底或結(jié)構(gòu)上。為了追求CMOS-FET晶體管及其裝置的性能的進(jìn)一步改善，高介電常數(shù)(通常稱作介電材料的k值)的介電材料最近已用于形成CMOS-FET晶體管的柵極疊層的部分。另夕卜，用于性能改善的其它技術(shù)可包括使用金屬柵極材料，而不是使用傳統(tǒng)柵極材料，諸如， 用于更好定制閾值電壓及溝道遷移率的多晶硅。更具體而言，通過(guò)在高k介電柵極材料上應(yīng)用金屬柵極，可在電介質(zhì)中達(dá)成聲子散射的更好屏蔽，該電介質(zhì)由于相對(duì)于傳統(tǒng)多晶硅/ 高k介電界面較低的金屬缺陷而產(chǎn)生了改善的電子遷移率和減少的費(fèi)米能級(jí)釘扎(Fermi level pinning)效應(yīng)，其均有助于達(dá)成CMOS-FET晶體管和由晶體管制成的器件的希望的閾值電壓。在形成柵極疊層的常規(guī)工藝期間，硬掩模通常用以保護(hù)柵極疊層材料，該等柵極疊層材料已被形成襯底上的計(jì)劃或設(shè)計(jì)為最終要形成柵極疊層的的區(qū)域中。可以以通過(guò)構(gòu)圖工藝(諸如濕式蝕刻工藝)去除或蝕刻掉除形成柵極疊層的區(qū)域之外的區(qū)域中的柵極疊層材料的方式來(lái)使用硬掩模。最常使用的硬掩模中的一者(例如)為非晶硅與其上的二氧化硅(SiO2)的組合。如在本領(lǐng)域所公知，氨溶液已通常用于濕式蝕刻工藝中以蝕刻硅。然而，常規(guī)氨溶液典型地對(duì)氧化硅具有選擇性，其意謂常規(guī)氨溶液不會(huì)蝕刻，或至少無(wú)法提供氧化硅或二氧化硅的有效蝕刻。因此，為了能夠在工藝中使用由非晶硅與覆蓋其頂部的二氧化硅制成的硬掩模，可能需要使用高濃度氨溶液以在下方非晶硅可得到蝕刻且因此而被構(gòu)圖之前， 穿透非晶硅的上的屏蔽氧化硅。然而，當(dāng)高濃度氨溶液為達(dá)成構(gòu)圖下方非晶硅的目的而能夠穿透屏蔽氧化硅時(shí)，其被認(rèn)為是引起該硅中缺陷的來(lái)源，諸如造成從硅蝕刻出雜質(zhì)、導(dǎo)致由該工藝制成的器件的劣化。因此，在本領(lǐng)域中需要在制造高k金屬柵極(HK-MG)晶體管中形成柵極疊層的較好和/或備選工藝和/或方法。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供一種形成用于場(chǎng)效晶體管的柵極疊層的方法。該方法包括以下步驟在第一氮化鈦(TiN)層上直接形成含金屬層，該第一TiN層覆蓋指定用于第一類型的場(chǎng)效晶體管以及第二類型的場(chǎng)效晶體管的半導(dǎo)體襯底的區(qū)域；在該含金屬層的頂上形成第二 TiN層的覆蓋層；構(gòu)圖該第二 TiN層以及該含金屬層以僅覆蓋該第一 TiN層的第一部分，該第一 TiN層的該第一部分覆蓋指定用于該第一類型的場(chǎng)效晶體管的區(qū)域；蝕刻掉通過(guò)該構(gòu)圖暴露的該第一 TiN層的第二部分，同時(shí)通過(guò)以該經(jīng)構(gòu)圖的含金屬層的厚度的至少一部分來(lái)覆蓋，而保護(hù)該第一 TiN層的該第一部分不受該蝕刻；以及形成覆蓋指定用于該第二類型的場(chǎng)效晶體管的該半導(dǎo)體襯底的區(qū)域的第三TiN層。根據(jù)一個(gè)實(shí)施例，形成該含金屬層包括形成含有至少一種金屬元素的金屬硅化物層，該金屬元素選自鈦(Ti)、鈷(Co)以及鎳(Ni)。根據(jù)另一實(shí)施例，形成該金屬硅化物層包括形成薄交替金屬/非晶硅層的一疊層，每一層具有約3nm至4nm的厚度，該疊層具有約12nm至16nm的總厚度；以及在適于形成該金屬硅化物層的一溫度下退火該疊層，例如，在約350°C至500°C的溫度范圍下，且歷時(shí)約5秒至約5分鐘的時(shí)長(zhǎng)。根據(jù)又一實(shí)施例，蝕刻該第一 TiN層的該第二部分包括將SCl溶液施加到該第一 TiN層的該第二部分，該SCl溶液為水(H2O) ,NH4OH以及H2A的混合物，且對(duì)該金屬硅化物層具有選擇性。舉例而言，水(Η20)、ΝΗ40Η以及H2O2的該混合物可具有按體積計(jì)在約5 :1:1 至約50 1 1的范圍的混合比，且可在約25°C至65°C，且較佳在45°C至55°C的溫度范圍下加以施加。本發(fā)明的實(shí)施例還包括在該含金屬層的頂上形成該第三TiN層以及形成含有該含金屬層的柵極疊層，其中該含金屬層為金屬硅化物層。此外，形成該含金屬層包括通過(guò)濺射形成鎢(W)金屬層，該鎢金屬層具有約4nm至約20nm的厚度；以及在從指定用于該第二類型的場(chǎng)效晶體管的半導(dǎo)體襯底的該區(qū)域蝕刻掉該第一 TiN層的該第二部分之后，去除該鎢金屬層以暴露氧化鉿層。根據(jù)一個(gè)實(shí)施例，去除該鎢金屬層包括將化學(xué)蝕刻溶液施加到該鎢，該化學(xué)蝕刻溶液對(duì)TiN與HfO2均具有選擇性，其中選擇性大于20 1。本發(fā)明的實(shí)施例進(jìn)一步包括在該第一 TiN層上形成該含金屬層之前，在氧化鉿 (HfO2)層上形成該第一TiN層，該氧化鉿層形成在化學(xué)氧化物層上，該化學(xué)氧化物層可為氧化硅層，該氧化硅層并入有氮且覆蓋指定用于該第一類型的場(chǎng)效晶體管和該第二類型的場(chǎng)效晶體管的該半導(dǎo)體襯底的區(qū)域。


結(jié)合附圖并通過(guò)下列本發(fā)明的詳細(xì)描述，本發(fā)明可被更全面地理解和了解，各圖中圖1-6為根據(jù)本發(fā)明的一個(gè)實(shí)施例的形成高K金屬柵極CMOS-FET晶體管的柵極疊層的步驟的說(shuō)明性圖示；圖7-8為根據(jù)本發(fā)明的一個(gè)實(shí)施例的在圖6中所示的步驟之后形成柵極疊層的步驟的說(shuō)明性圖示；以及圖9為根據(jù)本發(fā)明的另一實(shí)施例的在第6圖中所示的步驟之后形成柵極疊層的步驟的說(shuō)明性圖示。應(yīng)理解，為 圖示的簡(jiǎn)單及清楚起見，圖式中的元件未按比例繪制。舉例而言，為清楚起見，某些元件的尺寸可相對(duì)于其它組件被加以夸大。
具體實(shí)施例方式在以下詳細(xì)描述中，陳述許多特定細(xì)節(jié)以提供對(duì)本發(fā)明的實(shí)施例的透徹理解。然而，本領(lǐng)域的普通技術(shù)人員將理解，可在無(wú)此等特定細(xì)節(jié)的情況下實(shí)踐本發(fā)明的實(shí)施例。為了在以下實(shí)施方式中不使本發(fā)明的主旨和/或?qū)嵤├年愂鲎兊媚：逎?，在本領(lǐng)域中公知的處理步驟和/或操作可已被組合在一起以達(dá)成陳述和/或說(shuō)明的目的，且在某些情況下可能未詳細(xì)地加以描述。在其它情況下，在本領(lǐng)域中公知的處理步驟和/或操作可能根本不加以描述。本領(lǐng)域的技術(shù)人員應(yīng)了解以下描述更加集中于本發(fā)明的實(shí)施例的區(qū)別性特征結(jié)構(gòu)和/或元件。在半導(dǎo)體器件制造工業(yè)中，各種類型的有源半導(dǎo)體器件，諸如包括η型 CMOS-FET (NFET)和/或ρ型CMOS-FET (PFET)的晶體管可通過(guò)應(yīng)用公知FEOL處理技術(shù)而產(chǎn)生或形成在半導(dǎo)體的單一襯底上。該等公知FEOL技術(shù)可包括處理步驟和/或操作，其中僅列出少數(shù)頂蓋沉積、光致抗蝕劑掩模形成、光刻、硬掩模形成、濕式蝕刻、反應(yīng)性離子蝕刻(RIE)、離子注入以及化學(xué)機(jī)械拋光(CMP)。在形成晶體管期間和/或之后，可將相同或不同類型的應(yīng)力襯里選擇性地應(yīng)用于不同類型的晶體管(例如，NFET及PFET)以實(shí)現(xiàn)裝置性能的改善。在以下實(shí)施方式中，公知器件處理技術(shù)和/或步驟可能未詳細(xì)地加以描述，且在某些情況下可提及其它公開論文或?qū)＠暾?qǐng)以不使對(duì)下文進(jìn)一步詳述的本發(fā)明的要素的描述變得模糊。圖1-6為根據(jù)本發(fā)明的一實(shí)施例的形成高k金屬柵極CMOS-FET晶體管的柵極疊層的步驟的說(shuō)明性圖示。更具體而言，圖1圖示在半導(dǎo)體襯底100上形成柵極疊層的工藝中的步驟。半導(dǎo)體襯底100可包括第一區(qū)域100A及第二區(qū)域100B，不同類型的CMOS-FET晶體管及裝置可最終形成于該第一區(qū)域100A和第二區(qū)域100B上。舉例而言，PFET (或NFET) 晶體管可形成在區(qū)域100A中以及NFET (或PFET)晶體管可形成在區(qū)域100B中。然而，為了不使本發(fā)明的要素的描述變得模糊，以下描述將集中于如何形成NFET和PFET的柵極疊層，且在認(rèn)為形成晶體管本身及其結(jié)構(gòu)的一些細(xì)節(jié)(諸如源極、漏極等)并非為本發(fā)明必需時(shí)，該等細(xì)節(jié)將在描述中被省略且在第1圖或隨后諸圖中未圖示。此外，本領(lǐng)域的技術(shù)人員應(yīng)了解，例如，可在形成柵極疊層之前或之后進(jìn)行FET裝置(PFET或NFET)的溝道、源極和 /或漏極的形成，其將在下文中更詳細(xì)地加以描述。如在圖1中所圖示且根據(jù)本發(fā)明，該方法的一個(gè)實(shí)施例可包括首先在襯底100上形成化學(xué)氧化物101的界面層，且接著形成覆蓋化學(xué)氧化物層101的氧化鉿(HfO2)層102。 化學(xué)氧化物層101可為某一類型的二氧化硅且可在其中并入有氮。作為界面層，化學(xué)氧化物層101可具有約0. 5nm至2nm的厚度，該厚度通過(guò)在含有臭氧的化學(xué)溶液中的濕式工藝或通過(guò)(例如)在600°C至1000°C之間的溫度的環(huán)境下的熱氧化工藝而形成，且為下方有源表面提供優(yōu)良的鈍化質(zhì)量。氧化鉿層102亦可由其它基于鉿電介質(zhì)代替，諸如，硅酸鉿、 鉿氧氮化物、鉿硅氧氮化物。另外，為實(shí)現(xiàn)器件性能改善(諸如具有減少的柵極泄漏電流)，化學(xué)氧化物層101和HfO2層102的疊層可充當(dāng)具有氧化鉿層102的各種場(chǎng)效晶體管的柵極氧化物，氧化鉿層102具有高介電常數(shù)(高k)，其通常大于4且通常在約15至約35的范圍中。其次，該方法的實(shí)施 例可包括在HfO2層102的頂上形成氮化鈦(TiN)層103，從而覆蓋關(guān)于或指定用于形成上文所描述的第一類型的場(chǎng)效晶體管和第二類型的場(chǎng)效晶體管的兩個(gè)區(qū)域100A和100B。TiN層103可為第一類型的氮化鈦層或氮化鈦層的第一類型， 且可經(jīng)特別設(shè)計(jì)以適合于例如稍后要被構(gòu)建在區(qū)域100A中的第一類型的FET器件。TiN 層103可為該第一類型的FET裝置的金屬柵極導(dǎo)體的部分。TiN層103可具有約Inm至約 IOnm,較佳約2nm至約7nm的厚度，且可通過(guò)各種工藝(諸如PVD、CVD和/或ALD工藝)而形成。圖2圖示在圖2中所示的步驟之后形成柵極疊層的方法的另一步驟。更具體而言， 該方法的實(shí)施例可包括在覆蓋半導(dǎo)體襯底100的區(qū)域100A與區(qū)域100B的TiN層103上直接形成含金屬層104。根據(jù)一個(gè)實(shí)施例，含金屬層104可為含有至少一種金屬元素的金屬硅化物層，且更具體而言，可為硅化鈦層、硅化鈷層或硅化鎳層。根據(jù)另一實(shí)施例，含金屬層 104可為例如鎢(W)或任何其它類型的適合金屬的金屬層。當(dāng)層104為金屬硅化物層時(shí)，形成金屬硅化物層104可包括首先形成薄交替金屬 /非晶硅層的疊層，金屬或非晶硅的每一薄層具有約2nm至5nm，且較佳在3nm至4nm之間的典型厚度?？赏ㄟ^(guò)例如濺射和/或PVD、CVD或ALD進(jìn)行薄交替金屬/非晶硅層的疊層的形成。該疊層可較佳經(jīng)形成以具有約4nm至20nm，且較佳約12nm至16nm的總厚度。此疊層的厚度應(yīng)使得隨后通過(guò)退火由此疊層制成的金屬硅化物層(如下文更詳細(xì)地描述)可具有充足的厚度以在蝕刻TiN層103的暴露部分時(shí)保護(hù)下方的TiN層103。薄交替金屬/非晶硅層的疊層可隨后在約例如300°C至600°C的溫度范圍中經(jīng)受退火工藝。依賴于所使用的金屬及所形成的硅化物的類型，該退火工藝可持續(xù)約5秒至300 秒的時(shí)長(zhǎng)。舉例而言，約400°C至500°C的溫度范圍及約30秒至5分鐘(300秒)，較佳約 30秒至120秒的時(shí)長(zhǎng)可用以形成硅化鈷。亦舉例而言，約350°C至450°C的溫度范圍及約5 秒至2分鐘(120秒)的時(shí)長(zhǎng)可用以形成硅化鎳?？稍谡婵諚l件的腔或裝滿諸如氬或氮的惰性氣體的氣體環(huán)境中進(jìn)行疊層的退火。如上文所描述，用于形成硅化物的金屬元素可包括Ti、Co、Ni和/或任何其它適合金屬或其組合。當(dāng)層104為金屬層時(shí)，金屬層104可為鎢層，可通過(guò)例如物理氣相沉積(PVD)工藝將該鎢層沉積于TiN層103上。如在圖2中所圖示，該方法的實(shí)施例可包括隨后在含金屬層104的頂上形成覆蓋層105，覆蓋層105可為與第一類型103相同或不同的第二類型的氮化鈦(TiN)層。TiN覆蓋層105可經(jīng)形成以作為執(zhí)行構(gòu)圖含金屬層104的下一步驟的準(zhǔn)備。TiN覆蓋層105防止一些對(duì)氧靈敏的材料(諸如含金屬層104中的鈷)的可能氧化而在后續(xù)工藝期間形成氧化物，諸如在緊接自沉積工具退出后。圖3圖示在圖2中所示的步驟之后形成柵極疊層的方法的另一步驟。更具體而言，可將光致抗蝕劑材料層106涂覆于TiN覆蓋層105的頂上以用于構(gòu)圖對(duì)應(yīng)于指定或設(shè)計(jì)用于形成第一類型的FET裝置的區(qū)域的第一區(qū)域。舉例而言，光致抗蝕劑層106可覆蓋該100A區(qū)域。視用于該工藝的曝光方案而定，光致抗蝕劑材料106可為正型或負(fù)型抗蝕劑。光致抗蝕劑材料106的性質(zhì)可經(jīng)選擇以使得其能夠經(jīng)受反應(yīng)性離子蝕刻(RIE)工藝且為下方裝器件材料提供充分保護(hù)。圖4圖示在第3圖中所示的步驟之后形成柵極疊層的方法的又一步驟。更具體言的，該方法的實(shí)施例可包括在一個(gè)或多個(gè)蝕刻步驟中，選擇性地蝕刻TiN覆蓋層105的經(jīng)暴露且未由光致抗蝕劑層106覆蓋的部分，且隨后蝕刻含金屬層104的通過(guò)去除TiN覆蓋層 105的部分而暴露的部分。該蝕刻可在反應(yīng)性離子蝕刻(RIE)工藝中得以執(zhí)行，且可在不同的多個(gè)步驟及不同的RIE條件下得以進(jìn)行。舉例而言，蝕刻TiN覆蓋層105的RIE條件可為等離子體蝕刻工藝，且可包括含氟化學(xué)品與氬呈1 5至1 1的比率(氟氬)，且可在約100W至1000W的RF功率下，在約IOmT至約150mT的壓力的腔中得以進(jìn)行。亦舉例而言，構(gòu)圖含金屬層104或金屬層104的RIE條件可包括在與蝕刻覆蓋層105的腔壓力及 RF功率條件相似的腔壓力及RF功率條件下，在氬或氦(He)呈1 5至1 1的比率(鹵素氬，或鹵素氦)的情況下使用鹵素氣體。 在已提供蝕刻覆蓋層105及含金屬層104的說(shuō)明性實(shí)例后，本領(lǐng)域的技術(shù)人員應(yīng)了解本發(fā)明在此方面不受限制，且可在通過(guò)去除覆蓋層105和含金屬層104的未由光致抗蝕劑106覆蓋的部分的工藝中，將其它現(xiàn)有和/或?qū)?lái)開發(fā)的技術(shù)加以應(yīng)用?？煽刂坪饘賹?04的蝕刻以在第一類型的TiN層103處停止，因而留下第二類型的TiN層105的一部分(其可為TiN層105的第一部分105A)及含金屬層的一部分(其可為含金屬層104的第一部分104A)，該等部分覆蓋指定用于或與第一類型的FET器件相關(guān)的區(qū)域100A。圖5圖示在第4圖中所示的步驟之后形成柵極疊層的方法的另一步驟。該方法的實(shí)施例隨后可包括去除或剝離光致抗蝕劑層106以暴露經(jīng)構(gòu)圖的覆蓋層105A。在此階段可視情況去除覆蓋層105A，但并非必需。經(jīng)構(gòu)圖的覆蓋層105A(若未經(jīng)去除)及經(jīng)構(gòu)圖的含金屬層104A連同第一類型的TiN層103的經(jīng)暴露的第二部分現(xiàn)準(zhǔn)備用于進(jìn)一步加工和 /或處理。圖6圖示在第5圖中所示的步驟之后形成柵極疊層的方法的又一步驟。更具體而言，在此特定步驟中，該方法的實(shí)施例可使TiN層103的經(jīng)暴露的第二部分在約25°C至 65°C，較佳45°C至55°C的溫度范圍中，在SCl溶液(如在在本領(lǐng)域中已知的標(biāo)準(zhǔn)清洗1溶液)中經(jīng)受濕式蝕刻工藝歷時(shí)約120秒至600秒的持續(xù)時(shí)間。根據(jù)一個(gè)實(shí)施例，含金屬層 104A可為金屬硅化物層且該SCl溶液可為以在約5 1 1至約50 1 1的范圍的體積比混合的水(H2O)、NH4OH及H2O2的混合物。換言之，可以通過(guò)5至50倍的水(H2O)以相同的比率混合NH4OH與H202。因此，該SCl溶液可對(duì)金屬硅化物層104A具有選擇性或變得具有選擇性，且不蝕刻或至少不有效地蝕刻金屬硅化物層104A，金屬硅化物層104A覆蓋且因此保護(hù)下方TiN層103。同時(shí)，可去除或蝕刻掉經(jīng)暴露的TiN層103。根據(jù)另一實(shí)施例， 含金屬層104A可為鎢(W)金屬層，且亦可使用系水(H2O)、NH4OH及H2O2的混合物的相同或不同SCl溶液。在此狀況下，雖然SCl溶液對(duì)鎢并非完全具有選擇性，但根據(jù)本發(fā)明的實(shí)施例，鎢層104A的蝕刻速率和/或厚度可經(jīng)設(shè)置和/或安排以使得，甚至在將TiN層103的經(jīng)暴露的第二部分如圖6中所圖示去除以暴露下方HfO2層102時(shí)，仍剩余或留下鎢層104A 的至少一部分。圖7圖示根據(jù)本發(fā)明的一實(shí)施例的在第6圖中所示的步驟之后形成柵極疊層的方法的另一步驟。在此實(shí)施例中，含金屬層104A可為鎢或其它適合金屬的金屬層，然而，金屬層104A可用作犧牲金屬硬掩模。在圖7中所圖示的此步驟中，可例如在對(duì)TiN及HfO2具有選擇性的過(guò)氧化氫溶液或任何其它適合化學(xué)蝕刻溶液的情況下，在室溫環(huán)境(例如，25°C 至30°C)中去除金屬層104A。根據(jù)本發(fā)明的一個(gè)實(shí)施例，可使用在與蝕刻金屬層104A相比時(shí)，對(duì)TiN層103及下方HfO2層102具有相對(duì)選擇性的過(guò)氧化氫溶液，其選擇性通常大于20 1。因此，當(dāng)去除金屬層104A時(shí)，由104A的去除工藝引起的TiN層103及HfO2層 102的損壞將最小，或是有限的(若存在)。圖8圖示在 第7圖中所示的步驟之后形成柵極疊層的方法的步驟。在去除金屬層 104A的后，可將另一氮化鈦層107施加到HfO2層102的暴露區(qū)域及剩余TiN層103A上。 TiN層107可為第三類型的TiN層或稱作第三類型的TiN層，且TiN層107的包括厚度的性質(zhì)可經(jīng)定制或設(shè)計(jì)以特別適合于要形成在半導(dǎo)體襯底100的100B區(qū)域中的第二類型的 FET0舉例而言，可類似地通過(guò)應(yīng)用已知PVD、CVD或ALD工藝而形成第三TiN層107，但可與第一 TiN層103的性質(zhì)不同地安排或調(diào)整第三TiN層107的性質(zhì)(諸如厚度)。然而，亦可制造與TiN層103相同的TiN層107。在與第一類型的FET相關(guān)的100A區(qū)域上形成第一類型的TiN層103A且在與第二類型的FET相關(guān)的100B區(qū)域上形成第二類型的TiN層107之后，可應(yīng)用形成高k金屬柵極晶體管的任何現(xiàn)有或公知工藝或任何未來(lái)開發(fā)的技術(shù)以完成在襯底100上不同類型的 CMOS-FET的形成。圖9圖示根據(jù)本發(fā)明的另一實(shí)施例的在第6圖中所示的步驟之后形成柵極疊層的方法的又一不同步驟。在此實(shí)施例中，含金屬層104A可為金屬硅化物層，諸如硅化鈦、硅化鈷或硅化鎳，且金屬硅化物層104A可成為金屬柵極疊層的部分。換言之，根據(jù)本發(fā)明的實(shí)施例，不需要以分離的步驟去除金屬硅化物層104A。因此，在去除TiN層103的經(jīng)暴露的第二部分的后，可將另一氮化鈦層107施加到HfO2層102的經(jīng)暴露的區(qū)域上，和金屬硅化物層 104A的頂上。TiN層107可為第三類型的TiN層且TiN層107的性質(zhì)可在必要時(shí)經(jīng)定制或設(shè)計(jì)以特別適合于要形成在半導(dǎo)體襯底100的100B區(qū)域中的第二類型的FET。盡管在本文中已圖示及描述本發(fā)明的特定特征結(jié)構(gòu)，但本領(lǐng)域的技術(shù)人員現(xiàn)將想到許多修改、替代、變化及等效物。因此，應(yīng)理解附加申請(qǐng)專利范圍意欲涵蓋屬于本發(fā)明的精神的所有此等修改及變化。
權(quán)利要求
1.一種形成用于場(chǎng)效晶體管的柵極疊層的方法，所述方法包括以下步驟在第一氮化鈦(TiN)層(103)上直接形成含金屬層(104)，所述第一 TiN層覆蓋指定用于第一類型的場(chǎng)效晶體管和第二類型的場(chǎng)效晶體管的半導(dǎo)體襯底(100)的區(qū)域(圖2)； 在所述含金屬層的頂上形成第二 TiN層(105)的覆蓋層；構(gòu)圖所述第二 TiN層和所述含金屬層以僅覆蓋所述第一 TiN層的第一部分(圖4)，所述第一 TiN層的所述第一部分覆蓋指定用于所述第一類型的場(chǎng)效晶體管的區(qū)域(100A)；蝕刻掉通過(guò)所述構(gòu)圖暴露的所述第一 TiN層的第二部分(圖6)，同時(shí)通過(guò)以所述經(jīng)構(gòu)圖的含金屬層的厚度的至少一部分來(lái)覆蓋，而保護(hù)所述第一 TiN層的所述第一部分不受所述蝕刻；以及形成覆蓋指定用于所述第二類型的場(chǎng)效晶體管的所述半導(dǎo)體襯底的區(qū)域(100B)的第三TiN層。
2.根據(jù)權(quán)利要求1的方法，其中形成所述含金屬層包括以下步驟形成含有至少一種金屬元素的金屬硅化物層(104)，所述金屬元素選自鈦(Ti)、鈷(Co)以及鎳(Ni)。
3.根據(jù)權(quán)利要求2的方法，其中形成所述金屬硅化物層包括以下步驟 形成薄交替金屬/非晶硅層的疊層；以及在適于形成所述金屬硅化物層的溫度下退火所述疊層。
4.根據(jù)權(quán)利要求3的方法，其中形成所述金屬硅化物層包括通過(guò)以下步驟形成硅化鈷層形成薄交替鈷/非晶硅層的疊層，每一層具有約3nm至4nm的厚度以及所述疊層具有約12nm至16nm的總厚度；以及在約400°C至500°C的溫度范圍下退火所述疊層約30秒至5分鐘的時(shí)長(zhǎng)。
5.根據(jù)權(quán)利要求3的方法，其中形成所述金屬硅化物層包括通過(guò)以下步驟形成硅化鎳層形成薄交替鎳/非晶硅層的疊層，每一層具有約3nm至4nm的厚度以及所述疊層具有約12nm至16nm的總厚度；以及在約350°C至450°C的溫度范圍下退火所述疊層約5秒至2分鐘的時(shí)長(zhǎng)。
6.根據(jù)權(quán)利要求1的方法，其中所述蝕刻包括以下步驟將SCl溶液施加到所述第一 TiN層的所述第二部分，所述SCl溶液為水(H2O)、NH4OH以及H2O2的混合物，且對(duì)所述金屬硅化物層具有選擇性。
7.根據(jù)權(quán)利要求6的方法，其中施加所述SCl溶液包括以下步驟在蝕刻所述第一 TiN層的所述第二部分時(shí)，施加水(H2O)、NH4OH以及H2O2的混合物，所述混合物具有在約 5 1 1至約50 1 1的范圍的體積比。
8.根據(jù)權(quán)利要求7的方法，其中施加所述SCl溶液包括以下步驟在約25°C至65°C的溫度范圍下，將水(H2O)、NH4OH以及H2O2的所述混合物施加到所述第一 TiN層的所述第二部分。
9.根據(jù)權(quán)利要求8的方法，其中施加所述SCl溶液包括以下步驟在約45°C至55°C的溫度范圍下，將水(H2O)、NH4OH以及H2O2的所述混合物施加到所述第一 TiN層的所述第二部分。
10.根據(jù)權(quán)利要求1的方法，其包括以下步驟在所述含金屬層的頂上形成所述第三TiN層以及形成含有所述含金屬層的柵極疊層，其中所述含金屬層為金屬硅化物層。
11.根據(jù)權(quán)利要求1的方法，其中形成所述含金屬層包括以下步驟通過(guò)濺射形成鎢 (W)金屬層，所述鎢金屬層具有約4nm至約20nm的厚度。
12.根據(jù)權(quán)利要求11的方法，其還包括以下步驟從指定用于所述第二類型的場(chǎng)效晶體管的半導(dǎo)體襯底的所述區(qū)域蝕刻掉所述第一 TiN層的所述第二部分之后，去除所述鎢金屬層，且由此暴露下方的氧化鉿(HfO2)層。
13.根據(jù)權(quán)利要求12的方法，其中去除所述鎢金屬層包括以下步驟將化學(xué)蝕刻溶液施加到所述鎢，所述化學(xué)蝕刻溶液對(duì)TiN與HfO2均具有選擇性，其中選擇性大于20 1。
14.根據(jù)權(quán)利要求13的方法，其中將所述化學(xué)蝕刻溶液施加到所述鎢包括以下步驟 在約25°C至30°C的溫度范圍下施加過(guò)氧化氫溶液以去除所述鎢并暴露所述第一 TiN層的所述第一部分，所述第一 TiN層的所述第一部分覆蓋指定用于所述第一類型的場(chǎng)效晶體管的所述區(qū)域。
15.根據(jù)權(quán)利要求1的方法，其還包括以下步驟在所述第一TiN層上形成所述含金屬層之前，在氧化鉿(HfO2)層上形成所述第一 TiN層，所述HfO2層覆蓋指定用于所述第一類型的場(chǎng)效晶體管以及所述第二類型的場(chǎng)效晶體管的所述半導(dǎo)體襯底的所述區(qū)域。
16.根據(jù)權(quán)利要求15的方法，其還包括以下步驟在形成所述第一TiN層之前，在化學(xué)氧化物層上形成所述HfO2層，所述化學(xué)氧化物層為二氧化硅層，所述二氧化硅層并入有氮且覆蓋指定用于所述第一類型的場(chǎng)效晶體管以及所述第二類型的場(chǎng)效晶體管的所述半導(dǎo)體襯底的所述區(qū)域；以及
17.根據(jù)權(quán)利要求16的方法，其還包括以下步驟在所述半導(dǎo)體襯底的所述區(qū)域的頂上直接形成所述化學(xué)氧化物層；在所述化學(xué)氧化物層的頂上直接形成所述HfO2層；以及在所述HfO2層的頂上直接形成所述第一 TiN層。
18.根據(jù)權(quán)利要求1的方法，其還包括以下步驟與所述第一TiN層的性質(zhì)不同地定制所述第三TiN層的性質(zhì)以適于用作所述第二類型的場(chǎng)效晶體管的柵極疊層。
19.根據(jù)權(quán)利要求1的方法，其中所述第一類型的場(chǎng)效晶體管為ρ型摻雜場(chǎng)效晶體管 (PFET)以及所述第二類型的場(chǎng)效晶體管為η型摻雜場(chǎng)效晶體管(NFET)。
20.根據(jù)權(quán)利要求1的方法，其中所述第一類型的場(chǎng)效晶體管為η型摻雜場(chǎng)效晶體管 (NFET)以及所述第二類型的場(chǎng)效晶體管為ρ型摻雜場(chǎng)效晶體管(PFET)。
21.—種形成用于場(chǎng)效晶體管的柵極疊層的方法，所述方法包含以下步驟在第一氮化鈦(TiN)層(10 上形成金屬硅化物層(104)，所述第一 TiN層覆蓋與第一類型的場(chǎng)效晶體管和第二類型的場(chǎng)效晶體管相關(guān)的半導(dǎo)體襯底(100)的區(qū)域(圖2)；在所述金屬硅化物層的頂上形成第二 TiN層(10 的覆蓋層；構(gòu)圖所述第二 TiN層和所述金屬硅化物層以僅覆蓋所述第一 TiN層的第一部分 (圖4)，所述第一 TiN層的所述第一部分覆蓋與所述第一類型的場(chǎng)效晶體管相關(guān)的區(qū)域 (100A)；蝕刻掉通過(guò)所述構(gòu)圖暴露的所述第一 TiN層的第二部分(圖6)以暴露下方的氧化鉿 (HfO2)層；以及將覆蓋所述經(jīng)暴露的HfO2層的第三TiN層(107)形成為用于所述第二類型的場(chǎng)效晶體管(100B)的柵極疊層(圖8)。
22.根據(jù)權(quán)利要求21的方法，其還包括以下步驟在形成所述第一TiN層之前，在化學(xué)氧化物層上形成所述HfO2層，所述化學(xué)氧化物層為二氧化硅層，所述二氧化硅層并入有氮且覆蓋與所述第一類型的場(chǎng)效晶體管以及所述第二類型的場(chǎng)效晶體管相關(guān)的所述半導(dǎo)體襯底的所述區(qū)域。
23.根據(jù)權(quán)利要求22的方法，其還包括以下步驟在形成所述HfO2層之前，形成所述化學(xué)氧化物層，所述化學(xué)氧化物層具有約0. 5nm至約2nm的厚度且形成于含有臭氧的化學(xué)溶液中。
24.一種形成用于場(chǎng)效晶體管的柵極疊層的方法，所述方法包括以下步驟在第一氮化鈦(TiN)層(10 上形成金屬層(104)，所述第一 TiN層覆蓋與第一類型的場(chǎng)效晶體管和第二類型的場(chǎng)效晶體管相關(guān)的半導(dǎo)體襯底(100)的區(qū)域(圖2)；在所述金屬層的頂上形成第二 TiN層(10 的覆蓋層(圖2)；構(gòu)圖所述第二 TiN層和所述金屬層以僅覆蓋所述第一 TiN層的第一部分(圖4)，所述第一 TiN層的所述第一部分覆蓋與所述第一類型的場(chǎng)效晶體管相關(guān)的區(qū)域(100A)；蝕刻掉通過(guò)所述構(gòu)圖暴露的所述第一 TiN層的第二部分(圖6)以暴露下方的含鉿層 (102)；以及將覆蓋所述經(jīng)暴露的含鉿層的第三TiN層(107)形成為用于所述第二類型的場(chǎng)效晶體管(100B)的柵極疊層(圖8)。
25.根據(jù)權(quán)利要求M的方法，其還包括以下步驟在形成所述第三TiN層之前，從所述第一 TiN層的所述第一部分的頂部去除所述金屬層。
26.根據(jù)權(quán)利要求25的方法，其中所述金屬層為鎢層且所述含鉿層為氧化鉿(HfO2) 層，以及去除所述金屬層包括將化學(xué)蝕刻溶液施加到所述鎢，所述化學(xué)蝕刻溶液對(duì)TiN與 HfO2均具有選擇性，其中選擇性大于20 1。
27.根據(jù)權(quán)利要求M的方法，其中所述含鉿層選自氧化鉿、硅酸鉿、鉿氧氮化物以及硅鉿氧氮化物。
全文摘要
本發(fā)明的實(shí)施例提供一種形成用于場(chǎng)效晶體管的柵極疊層的方法。該方法包括以下步驟在第一氮化鈦(TiN)層上直接形成含金屬層，該第一TiN層覆蓋指定用于第一類型的場(chǎng)效晶體管和第二類型的場(chǎng)效晶體管的半導(dǎo)體襯底的區(qū)域；在該含金屬層的頂上形成第二TiN層的覆蓋層；構(gòu)圖該第二TiN層和該含金屬層以僅覆蓋該第一TiN層的第一部分，該第一TiN層的該第一部分覆蓋指定用于該第一類型的場(chǎng)效晶體管的區(qū)域；蝕刻掉通過(guò)該構(gòu)圖暴露的該第一TiN層的第二部分，同時(shí)通過(guò)以該經(jīng)構(gòu)圖的含金屬層的厚度的至少一部分來(lái)覆蓋，而保護(hù)該第一TiN層的該第一部分不受該蝕刻；以及形成覆蓋指定用于該第二類型的場(chǎng)效晶體管的該半導(dǎo)體襯底的區(qū)域的第三TiN層。
文檔編號(hào)H01L21/3205GK102282655SQ200980152783
公開日2011年12月14日 申請(qǐng)日期2009年11月19日 優(yōu)先權(quán)日2009年1月5日
發(fā)明者J·K·舍費(fèi)爾, K·K·H·翁, M·P·別良斯基, N·姆曼, R·懷斯, R·拉馬錢德蘭, S·A·克里施南, 權(quán)彥五, 閻紅雯 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司, 飛思卡爾半導(dǎo)體公司