專利名稱：基板處理裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及ー種采用了等離子體的基板處理裝置。
背景技術(shù)：
平行平板型的基板處理裝置中，對(duì)ー對(duì)電極中的一個(gè)施加RF(高頻)以產(chǎn)生等離子體，通過(guò)該等離子體對(duì)置于施加了 RF的電極上、或者另ー電極上的基板(Wafer)進(jìn)行處理。這里，為了抑制電荷累積損壞、局所異常蝕刻(開槽)，公開了施加脈沖狀的正電壓作為偏壓的技術(shù)(參照專利文獻(xiàn)1)。現(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)1日本專利公開平08-264509號(hào)公報(bào)

發(fā)明內(nèi)容
發(fā)明要解決的技術(shù)問(wèn)題但是，即使施加脈沖狀的正電壓，也并不一定能夠進(jìn)行有效的處理。本發(fā)明的目的在干，提供ー種能夠進(jìn)行有效的處理的基板處理裝置。解決問(wèn)題的技術(shù)手段本發(fā)明的實(shí)施方式所涉及的基板處理裝置，包括腔室；配置于所述腔室內(nèi)的第一電極；在所述腔室內(nèi)與所述第一電極相對(duì)配置、保持基板的第二電極；對(duì)所述第二電極施加50MHz以上的頻率的RF電壓的RF電源；脈沖電源，該脈沖電源對(duì)所述第二電極反復(fù)施加與所述RF電壓重疊的、包含負(fù)電壓脈沖和從該負(fù)電壓脈沖起延遲時(shí)間為50η秒以下的正電壓脈沖的電壓波形。發(fā)明的效果根據(jù)本發(fā)明，可以提供ー種能夠進(jìn)行有效的處理的基板處理裝置。


圖1是本發(fā)明的一個(gè)實(shí)施方式的基板處理裝置1的概略構(gòu)成圖。圖2是表示組合脈沖波形的一個(gè)實(shí)例的圖。圖3是表示脈沖電源21的內(nèi)部構(gòu)成的一例的示意圖。圖4是表示分解組合脈沖波形分解之后的狀態(tài)的圖。圖5是表示對(duì)晶片15進(jìn)行處理時(shí)的狀態(tài)的截面圖。圖6是表示晶片15上的電壓隨時(shí)間變化的一例的圖表。圖7是表示晶片15上流過(guò)的電子電流隨時(shí)間變化的一例的圖表。圖8是表示組合脈沖波形的一例的圖表。
3
圖9是表示晶片15上的電壓隨時(shí)間變化的一例的圖表。圖10是將圖9的一部分放大之后的圖表。圖11是表示晶片15上流過(guò)的電子電流隨時(shí)間變化的一例的圖表。圖12是表示有效功率Pe (t)隨時(shí)間變化的一例的圖表。圖13是表示有效電能Ee與占空比D的對(duì)應(yīng)關(guān)系的一例的圖表。圖14是表示延遲時(shí)間的示意圖。圖15是表示有效功率Pe (t)隨時(shí)間變化的一例的圖表。圖16是表示有效電能Ee與延遲時(shí)間td(delay time)的對(duì)應(yīng)關(guān)系的一例的圖表。圖17是表示有效功率Pe (t)隨時(shí)間變化的一例的圖表。圖18是表示有效電能Ee與正電壓脈沖的個(gè)數(shù)N的對(duì)應(yīng)關(guān)系的一例的圖表。圖19是表示組合脈沖波形的一例的圖。
具體實(shí)施例方式(基板處理裝置的構(gòu)成)圖1是本發(fā)明的ー個(gè)方式的基板處理裝置1的概略構(gòu)成圖。該基板處理裝置1是平行平板型的RIE(ReactiveIonEtching)裝置。晶片(Wafer) 15是該實(shí)施方式的基板處理裝置1的處理對(duì)象(基板)。蝕刻腔室 11保持對(duì)晶片15進(jìn)行處理的必要環(huán)境。處理氣體導(dǎo)入管12導(dǎo)入對(duì)晶片15進(jìn)行處理所必要的處理氣體。作為處理氣體，除了 Ar、Kr、Xe、N2, 02、CO、H2等氣體之外，還可以適宜使用
^Ji 6、レι /1、し21= β、レ/if 8、レ5玉 8、しJ 6、し丄2、Hbr、。 Η』、。ll』ο下部電極16具有用于保持晶片15的靜電吸盤。上部電極13與下部電極16的上部相對(duì)設(shè)置，其一端作為接地電位(接地電位)。該上部電極13和下部電極16構(gòu)成平行平板電極。等離子體14由施加于下部電極16的RF產(chǎn)生。形成該等離子體14的離子向著圖 1中的箭頭的方向、即晶片15入射。該基板處理裝置1利用等離子體14對(duì)晶片15進(jìn)行蝕刻。排氣ロ 17連接于圖未示的壓カ調(diào)整閥、排氣泵。蝕刻腔室11內(nèi)的氣體從排氣ロ 17被排出，使蝕刻腔室11內(nèi)的壓カ保持一定。RF電源19產(chǎn)生向下部電極16施加的RF電壓。RF電壓的頻率在50MHz以上。又，具體情況在下文中敘述。匹配器18匹配RF電源19 和等離子體14的阻杭。脈沖電源21向LPF20輸出例如圖2所示的電壓波形(組合脈沖(Pulse)波形)。 圖2的圖表中的縱軸、橫軸分別表示電壓(Voltage)和時(shí)間(μ S)。如圖2所示，該組合脈沖波形周期地重復(fù)組合了負(fù)電壓脈沖、正電壓脈沖的波形。 負(fù)電壓脈沖、正電壓脈沖分別是1個(gè)脈沖內(nèi)電壓(峰值電壓)為大致一定的矩形波狀的電壓波形。又，詳情在后文敘述。圖3是表示脈沖電源21的內(nèi)部構(gòu)成的一例的示意圖。在該例中，脈沖電源21具有DC電源31、32、開關(guān)33 35、選通脈沖發(fā)生器36。DC電源31、32是負(fù)電壓和正電壓的電源。DC電源31作為第一電源工作，該第一電源具有與負(fù)電壓脈沖的峰值電壓對(duì)應(yīng)的第一電壓。DC電源32作為第二電源工作，該第二電源具有與正電壓脈沖的峰值電壓對(duì)應(yīng)的第二電壓。開關(guān)33 35通過(guò)選通脈沖發(fā)生器36控制，分別用于施加負(fù)電壓、正電壓、接地電位。開關(guān)33作為第一開關(guān)工作，該第一開關(guān)對(duì)所述第一電源與輸出端的連接狀態(tài)進(jìn)行切換。開關(guān)34作為第二開關(guān)工作，該第二開關(guān)對(duì)所述第二電源與輸出端的連接狀態(tài)進(jìn)行切換。開關(guān)35作為第三開關(guān)工作，該第三開關(guān)對(duì)所述接地電位與輸出端的連接狀態(tài)進(jìn)行切換。選通脈沖發(fā)生器36用來(lái)控制開關(guān)33 35的接通和斷開，作為控制第一 第三開關(guān)的控制部工作。選通脈沖發(fā)生器36通過(guò)按(接通、斷開、斷開)、(斷開、接通、斷開)、 (斷開、斷開、接通)的順序控制開關(guān)33 35的組合，向脈沖電源21的輸出端子施加負(fù)電壓、正電壓、接地電位。圖4表示圖2所示的組合脈沖波形分解成負(fù)電壓脈沖波形、正電壓脈沖波形、接地電位之后的狀態(tài)。選通脈沖發(fā)生器36通過(guò)控制開關(guān)33 35，在時(shí)刻tl t2、t2 t3、 t3 t4分別從脈沖電源21輸出負(fù)電壓脈沖、正電壓脈沖、接地電位。時(shí)刻t4 t5、t5 t6、t6 t7也同樣，分別從脈沖電源21輸出負(fù)電壓脈沖、正電壓脈沖、接地電位。LPF (低通濾波器)20防止來(lái)自RF電源19的高頻返入脈沖電源21，并使從脈沖電源21輸入的電壓波形中的僅低頻成分向下部電極16輸出。從而使來(lái)自RF電源19的高頻和來(lái)自脈沖電源21的組合脈沖波形重疊地被施加到下部電極16。(基板處理裝置的動(dòng)作)在被抽真空達(dá)到了規(guī)定壓力的蝕刻腔室11內(nèi)，通過(guò)圖未示的輸送機(jī)構(gòu)輸送晶片 15。然后，通過(guò)下部電極16所具備的靜電吸盤，在下部電極16上保持晶片15。然后，從處理氣體導(dǎo)入管12導(dǎo)入晶片15處理所必要的處理氣體。此時(shí)，被導(dǎo)入蝕刻腔室11內(nèi)的處理氣體通過(guò)圖未示的壓カ調(diào)整閥和排氣泵從排氣ロ 17以規(guī)定的速度被排出。從而使蝕刻腔室11內(nèi)的壓カ保持一定。然后，從RF電源19介由匹配器18向下部電極16施加RF。又，使圖2所示的組合脈沖波形與RF重疊地從脈沖電源21向下部電極16施加。通過(guò)來(lái)自RF電源19的RF功率控制等離子體密度。通過(guò)來(lái)自脈沖電源21的負(fù)電壓脈沖的電壓，控制向晶片15入射的離子的入射能量。通過(guò)具有晶片15的處理閾值以上的能量的離子，使晶片15被蝕刻。A. RF電壓的頻率如上所述，RF電源19的頻率為50MHz以上。下面、對(duì)其理由進(jìn)行說(shuō)明。通過(guò)使RF 電源19的頻率為50MHz以上，具有如下(1)、(2)的優(yōu)點(diǎn)。(1)僅通過(guò)負(fù)電壓脈沖進(jìn)行對(duì)離子的平均入射能量Vdc的控制如上所述，RF電壓和組合電壓脈沖重疊地向下部電極16施加。通過(guò)RF電壓，在下部電極16和上部電極13之間生成等離子體14。該等離子體14中的正離子入射到晶片 15，對(duì)晶片15進(jìn)行處理。此時(shí)，入射的正離子的平均入射能量Vdc可以區(qū)分為由RF電壓引起的成分Vdcl和由負(fù)電壓脈沖引起的成分Vdc2。這里，隨著RF電壓的頻率的増大，成分Vdcl減少。尤其是RF功率在2. 2ff/cm2左右以下、RF頻率超過(guò)50MHz的話，成分Vdcl大致變?yōu)?0eV(對(duì)晶片15的處理不產(chǎn)生影響的閾值)以下。又，即使是超過(guò)了 2. 2W/cm2這樣的RF功率，成分Vdcl對(duì)RF功率的依存性也變得極小。因此，通過(guò)使RF頻率為50MHz以上，使平均入射能量Vdc變得不依存于RF電壓， 而僅依存于負(fù)電壓脈沖。換而言之，能夠僅以負(fù)電壓脈沖來(lái)控制入射能量Vdc。從而，如下文所述，使通過(guò)負(fù)脈沖生成的、窄帶能量的離子的高精度加工成為可能。又，對(duì)下部電極16施加RF電壓是為了高效地生成等離子體。即使是在晶片15上堆積了絕緣膜，也能夠高效率地生成等離子體，并對(duì)晶片15進(jìn)行處理。(2)離子的入射能量分布的窄帶化如下文所示，通過(guò)使RF電壓的頻率増大，可以通過(guò)實(shí)質(zhì)上單一能量峰值的離子， 有效且高精度地加工晶片15。一般來(lái)說(shuō)，等離子體14內(nèi)離子能量的分布具有低能量側(cè)峰值Pl和高能量側(cè)峰值 P2。這是因?yàn)榈入x子體14由RF電壓產(chǎn)生。該峰值P1、P2之間的能量分散ΔΕ依存于等離子體發(fā)生條件，為數(shù)10 數(shù)100 [eV]。因此，即使是將平均入射能量Vdc調(diào)整為最適合晶片 15加工的值，入射到晶片15的離子中，仍然存在能量過(guò)高的離子(高能量側(cè)峰值)和能量過(guò)低的離子(低能量側(cè)峰值)。以這樣具有兩個(gè)能量分布的離子加工晶片15的話，加工精度可能變得不夠高。例如，以高能量側(cè)峰值的離子加工晶片15吋，加工后的溝槽可能發(fā)生肩部被削(塌肩)。另ー 方面，以低能量側(cè)峰值的離子加工晶片15吋，可能因在表面反應(yīng)閾值以下而不能加工，或者，加工的各向異性發(fā)生劣化(離子入射角度由于熱速度而變大)。隨著RF電壓頻率的増大，能量分析AEi減小。因此，通過(guò)使RF電壓的頻率増大， 尤其是増大到50MHz以上，使離子的入射能量分布窄帶化。從而，可以通過(guò)實(shí)質(zhì)上單一能量峰值的離子處理晶片15。S卩，頻率50MHz以上的RF實(shí)質(zhì)上不生成能量過(guò)高的離子。B.在溝槽的底部等發(fā)生電荷累積(Charge-up)以下，對(duì)施加正電壓脈沖的效果進(jìn)行說(shuō)明。首先，對(duì)不施加正電壓脈沖，僅施加負(fù)電壓脈沖的情況進(jìn)行說(shuō)明。在晶片15上的絕緣膜上形成深的形狀(深的溝槽、深的孔)、或者復(fù)雜的形狀(立體形狀)吋，只有RF電壓和負(fù)電壓脈沖的話(沒有施加正電壓脈沖)，特別是會(huì)在溝槽的內(nèi)部產(chǎn)生電荷累積現(xiàn)象。在溝槽內(nèi)部的電荷累積，是溝槽的加工精度降低的原因。以下，對(duì)電荷累積的發(fā)生原因進(jìn)行說(shuō)明。圖5是表示對(duì)晶片15進(jìn)行處理時(shí)的狀態(tài)的截面圖。這里，晶片15是基板41、絕緣體42的層疊體，采用掩膜43形成溝槽44。基板41、絕緣體42、掩膜43可以分別采用例如 5土、3比(、313附(氮化硅)。等離子體中存在正離子I+和電子e_，這雙方都向著基板41入射。在溝槽44的外部表面，在負(fù)脈沖的1周期內(nèi)，相同數(shù)量的正離子I+和電子e_飛來(lái)，具有電氣中和的傾向。 另ー方面，寬度較窄，長(zhǎng)寬比大的溝槽44的內(nèi)部表面，有電荷累積(帶電)的傾向。溝槽44 的入口附近側(cè)壁和底部近旁，分別僅存在電子e_和正離子I+，從而帶正電和負(fù)電。在溝槽44的內(nèi)部表面容易發(fā)生電荷累積，這是由于正離子I+各向異性，電子e_各向同性。正離子I+通過(guò)負(fù)電壓脈沖被加速向基板41的方向，方向是一致的(各向異性)。 另ー方面，電子e_不被加速向基板41的方向，方向不一致(各向同性)。各向同性的電子 e_難以進(jìn)入寬度狹窄的溝槽深處，在溝槽44的入口近旁的側(cè)壁累積負(fù)電荷。累積的負(fù)電荷對(duì)電子e_向遠(yuǎn)離方向作用，因此入射到溝槽44的底部的電子e_進(jìn)ー步減少，溝槽44的底部通過(guò)各向異性的正離子I+的入射而累積正電荷。如上文說(shuō)明過(guò)的，這樣當(dāng)作沒有正電壓脈沖的施加。進(jìn)ー步地，由于溝槽44的底部產(chǎn)生的正電荷累積，使到達(dá)溝槽44底部的正離子I+ 的個(gè)數(shù)減少，且正離子I+的軌跡被彎曲。因此，產(chǎn)生加工的停止(蝕刻停止)、加工形狀的異常(例如，開槽在溝槽44的底部側(cè)面產(chǎn)生的異常蝕刻)，使所期望的加工變得困難。對(duì)下部電極16施加負(fù)電壓脈沖使正離子I+向基板41入射，導(dǎo)致溝槽44的底部的電荷累積。因此，通過(guò)設(shè)置對(duì)下部電極16不施加負(fù)電壓脈沖的期間(休止期間)，可以降低電荷累積效應(yīng)。但是，由于電荷的緩和(電荷的再平衡)的時(shí)間常數(shù)的關(guān)系，需要長(zhǎng)時(shí)間的休止，恐怕會(huì)使程序速度降低。C.正電壓脈沖施加產(chǎn)生的電荷累積緩和(各向異性電子的產(chǎn)生)本實(shí)施方式中，除了施加負(fù)電壓脈沖，還施加正電壓脈沖，由此能夠在短時(shí)間降低電荷累積。圖6是表示晶片15上的電壓隨時(shí)間變化的一例的圖表。這里，以上部電極13的電位為基準(zhǔn)表示電壓。又，圖7是表示晶片15上流過(guò)的電子電流隨時(shí)間變化的一例的圖表。 圖6、圖7中，圖表G10、G20對(duì)應(yīng)于僅有RF電壓和負(fù)電壓脈沖施加到下部電極16的情況。 又，圖表G11、G21對(duì)應(yīng)于將RF電壓和組合脈沖波形(負(fù)電壓脈沖和正電壓脈沖)施加到下部電極16的情況。該例中，正電壓脈沖具有500V的峰值電壓、和組合脈沖周期的的脈沖寬度(占空比)。比較圖表G10、Gll的話，判斷為對(duì)應(yīng)于施加正電壓脈沖，剛施加正電壓脈沖之后， 即產(chǎn)生正電壓的峰值。比較圖表G20、G21的話，判斷為對(duì)應(yīng)于施加正電壓脈沖，剛施加正電壓脈沖之后的電子電流的峰值增加，該峰值之后的電子電流減少。即，圖表G20、G21中，電子電流的積分值大致一祥。對(duì)圖表G20、G21的電子電流的積分值一祥的情況可以進(jìn)行如下說(shuō)明。在絕緣膜表面上反復(fù)施加脈沖波形的話，在ー個(gè)周期中，晶片15上的離子電流和電子電流為平衡、相等。即，在晶片15上的電荷量(電荷累積量)穩(wěn)定的定常狀態(tài)中，ー個(gè)周期中的直流電流成分為0。圖表G20、G21中，入射的離子的量實(shí)質(zhì)上沒有不同(等離子體14的狀態(tài)事實(shí)上被RF支配，幾乎不受正電壓脈沖的影響)，一個(gè)周期中的電子電流的積分值也大致一祥。圖表G20、G21的任意一個(gè)都在剛施加完負(fù)電壓脈沖時(shí)產(chǎn)生電子電流的峰值。對(duì)此可進(jìn)行如下說(shuō)明。即，電子的質(zhì)量小，施加負(fù)脈沖過(guò)程中難以入射至晶片。因此，為了ー個(gè)周期脈沖的離子電流和電子電流平衡，在剛施加負(fù)電壓脈沖之后(電壓變大的瞬間)集中向晶片15入射電子。如已經(jīng)說(shuō)明過(guò)的，不施加正電壓脈沖的情況下，離子和電子的各向異性的有無(wú)不同。因此，對(duì)于高長(zhǎng)寬比的溝槽或孔的底部，入射離子的話，就難以入射電子，因此，累積正向電荷。為了緩和以此狀態(tài)平衡了的電荷累積分布，需要使向溝槽(孔)的底部的離子電流減少，或者使向溝槽(孔)的底部的電子電流増大。前者使處理速度下降，并不理想，因此采用后者。如上所述，為了増大向溝槽(孔)的底部的電子電流，需要向晶片15施加正電位， 產(chǎn)生各向異性電子。
這里，如已經(jīng)說(shuō)明過(guò)的，即使施加正電壓脈沖，電子電流的積分值本身基本不發(fā)生變化，評(píng)價(jià)使溝槽、孔的底部的電荷累積降低的貢獻(xiàn)的指標(biāo)成為必要。將該指標(biāo)定為有效電能Ee。有效電能Ee按照下式(1)定義。Ee = / 0TPe (t) dt = f 0TIe(t) · Vc (t) dt......式(1)T 組合脈沖的周期Ie (t)電子電流V(t)施加到晶片15的電壓Pe (t)有效功率有效電能Ee是有效功率Pe(電壓V(t)和電子電流Ie(t)的積)的積分值。一般認(rèn)為對(duì)晶片15施加正電位的期間的電子電流具有各向異性，并對(duì)溝槽內(nèi)的電荷累積(溝槽底的正電荷累積)的緩和具有貢獻(xiàn)。以下，以有效電能Ee，評(píng)價(jià)電荷累積的緩和。D.正電壓脈沖的占空比考慮正電壓脈沖的脈沖寬度(占空比)的影響。這里，正電壓脈沖為500V的峰值電壓，使占空比D(脈沖寬度ΔΤ占組合脈沖的周期T的比例(D = ΔΤ/Τ))變化為0、0. 1、 1,5,10,20% (分別對(duì)應(yīng)于圖 8 圖 12 的圖 DO、DO. 1、Dl、D5、D10、D20)。占空比 D = 0% 表示不施加正電壓脈沖。圖8是表示此時(shí)的組合脈沖波形的圖表。圖9、圖10是表示此時(shí)晶片15上的電壓 (電壓v(t))隨時(shí)間變化的圖表。圖10將圖9的一部分放大表示。圖11是表示此時(shí)在晶片15上流動(dòng)的電子電流(電子電流Ie(t))隨時(shí)間變化的圖表。又，圖8 圖11中，為了判斷的方便，除去了占空比為0. 的情況。如圖10、圖11所示，與占空比大的情況相比，小的占空比的情況下，施加在晶片15 上的正電壓變大，電子電流也變大。圖12是表示有效功率Pe (t)隨時(shí)間變化的一例的圖表。 通過(guò)使圖9、圖11所示的電壓V(t)和電子電流Ie(t)相乘，計(jì)算出有效功率Pe (t)。圖13 是表示有效電能Ee與占空比D的對(duì)應(yīng)關(guān)系的一例的圖表。如圖13所示，根據(jù)正電壓脈沖的施加的有無(wú)，有效電能Ee發(fā)生大的變化。不施加正電壓脈沖的情況下(占空比為D = 0%)、有效電能Ee在0.6X10_2[J]左右。與之相対， 施加微小的正電壓脈沖的情況下(占空比為0. 1%)、有效電能Ee在2.0X10_2[J]左右。 即、根據(jù)正電壓脈沖的施加的有無(wú)，有效電能Ee増加至3倍左右。占空比為5%、10%的話， 有效電能Ee為6.0X10_2[J]左右，與不施加正電壓脈沖的情況(占空比為0% )相比，增加至10倍左右。另ー方面，占空比増大到某種程度以上的話，有效電能Ee有降低的傾向。即，占空比的適當(dāng)值存在上限。占空比可以采用0.1% 20%。更好的占空比在 18%左右， 再更好的占空比可以采用3% 13%左右。E.正電壓脈沖施加的時(shí)機(jī)接著，考慮從施加負(fù)電壓脈沖至施加正電壓脈沖的延遲時(shí)間tcKdelaytime)的影響。圖14是表示延遲時(shí)間的示意圖。從負(fù)電壓脈沖的施加結(jié)束、并且下部電極16變?yōu)榻拥仉娢婚_始，至開始施加正電壓脈沖的時(shí)間為延遲時(shí)間(delaytime)td。這里，使延遲時(shí)間變化為0、50、150、250ns。又，占空比為1 %、周期TO為1 [ μ sec]、 負(fù)脈沖施加時(shí)間為700[ns]。
圖15是表示有效功率Pe (t)隨時(shí)間變化的一例的圖表。如已經(jīng)說(shuō)明了的，通過(guò)電壓V(t)乘以電子電流Ie(t)，計(jì)算有效功率Pe(t)。圖16是表示有效電能Ee與延遲時(shí)間 td(delay time)的對(duì)應(yīng)關(guān)系的一例的圖表。如圖16所示，延遲時(shí)間在50ns以下，尤其是在剛施加負(fù)電壓脈沖之后(延遲時(shí)間 Ons)較好。在剛施加負(fù)電壓脈沖之后的話，與施加負(fù)電壓脈沖之后很長(zhǎng)時(shí)間的情況(延遲時(shí)間250ns)相比，有效電能Ee大2倍左右。如已經(jīng)說(shuō)明了的，電子電流的總量(積分量) 不變，且在剛施加負(fù)電壓脈沖之后即使不施加正電壓脈沖，也產(chǎn)生電子電流的峰值。不施加正電壓脈沖時(shí)流入的電子基本各向同性，因此，正電壓脈沖的施加延遲的話，各向異性電子電流占電子電流的總量的比例變少。F.施加多個(gè)正電壓脈沖組合脈沖也可是負(fù)電壓脈沖和多個(gè)正電壓脈沖的組合。這里，使正電壓脈沖的個(gè)數(shù)N在0 6的范圍變化。又，個(gè)數(shù)N = O表示不施加正電壓脈沖。此時(shí)，正電壓脈沖整體的占空比(全占空比)Dt為一定(0.5%、1%)。即、平均每個(gè)正電壓脈沖1的占空比D對(duì)應(yīng)于正電壓脈沖的個(gè)數(shù)N而減小(D = Dt/N)。圖17是表示此時(shí)的有效功率Pe (t)隨時(shí)間變化的圖表。如已經(jīng)說(shuō)明了的，通過(guò)電壓V(t)乘以電子電流Ie(t)，計(jì)算有效功率Pe(t)。圖18是表示有效電能Ee與正電壓脈沖的個(gè)數(shù)N的對(duì)應(yīng)關(guān)系的圖表。如圖18所示，通過(guò)將1個(gè)正電壓脈沖分割成多個(gè)正電壓脈沖，使得有效電能Ee增大。全占空比Dt分別為0. 5%、1 %吋，正電壓脈沖的個(gè)數(shù)N為3個(gè)和2個(gè)，有效電能Ee最大。正電壓脈沖的分割有這樣的效果，被認(rèn)為是由于正電壓脈沖產(chǎn)生的電荷累積抑制效果在時(shí)間上減少(晶片15上的電壓減小、即電子的各向異性減小)。通過(guò)分割多個(gè)正電壓脈沖施加，可以在多個(gè)正電壓脈沖間的休止期間恢復(fù)電荷累積抑制效果。G.負(fù)電壓脈沖休止中的正電壓脈沖的施加組合脈沖也可以是多個(gè)負(fù)電壓脈沖和単一的正電壓脈沖的組合。圖19示出這樣的實(shí)例。連續(xù)被施加負(fù)電壓脈沖，在其休止過(guò)程中，施加正電壓脈沖。該圖中表示還重疊了 RF電壓的狀態(tài)。又，也可以是反復(fù)負(fù)電壓脈沖和正電壓脈沖的組合，代替連續(xù)的負(fù)電壓脈沖。(其它實(shí)施方式)又，本發(fā)明并不僅限定與上述實(shí)施方式，可以在實(shí)施階段，在不脫離其要旨的范圍內(nèi)，使構(gòu)成要素變形再具體化。例如，作為基板處理裝置，除了 RIE之外，也可以適用于等離子體 CVD (ChemicalVaporD印osition)裝置等。符號(hào)說(shuō)明11…蝕刻腔室、12…處理氣體導(dǎo)入管、13…上部電極、14…等離子體、15…晶片、 16···下部電極、17…排氣ロ、18…匹配器、19…電源、21…脈沖電源、31、32…電源、33-35···
開關(guān)
9
權(quán)利要求
1.ー種基板處理裝置，其特征在干，包括腔室；配置于所述腔室內(nèi)的第一電極；在所述腔室內(nèi)與所述第一電極相對(duì)配置、保持基板的第二電極； 對(duì)所述第二電極施加50MHz以上的頻率的RF電壓的RF電源； 脈沖電源，該脈沖電源對(duì)所述第二電極反復(fù)施加與所述RF電壓重疊的、包含負(fù)電壓脈沖和從該負(fù)電壓脈沖起延遲時(shí)間為50η秒以下的正電壓脈沖的電壓波形。
2.如權(quán)利要求1所述的基板處理裝置，其特征在干， 所述正電壓脈沖的占空比為0. 以上、20%以下。
3.如權(quán)利要求2所述的基板處理裝置，其特征在干，所述電壓波形包含多個(gè)正電壓脈沖或者多個(gè)負(fù)電壓脈沖。
4.如權(quán)利要求2所述的基板處理裝置，其特征在干， 所述脈沖電源包括具有對(duì)應(yīng)于所述負(fù)電壓脈沖的峰值電壓的第一電壓的第一電源； 具有對(duì)應(yīng)于所述正電壓脈沖的峰值電壓的第二電壓的第二電源； 被施加所述第一、第二電源、和接地電位中的任ー的輸出端； 對(duì)所述第一電源與所述輸出端的連接狀態(tài)進(jìn)行切換的第一開關(guān)； 對(duì)所述第二電源與所述輸出端的連接狀態(tài)進(jìn)行切換的第二開關(guān)； 對(duì)所述接地電位與所述輸出端的連接狀態(tài)進(jìn)行切換的第三開關(guān)； 控制所述第一開關(guān) 所述第三開關(guān)的控制部。
5.如權(quán)利要求4所述的基板處理裝置，其特征在干， 所述控制部具有使所述第一開關(guān)為閉合狀態(tài)、使所述第二、第三開關(guān)為斷開狀態(tài)，使得向所述輸出端輸出所述負(fù)電壓脈沖的第一控制部；使所述第二開關(guān)為閉合狀態(tài)、使所述第一、第三開關(guān)為斷開狀態(tài)，使得向所述輸出端輸出所述正電壓脈沖的第二控制部；使所述第三開關(guān)為閉合狀態(tài)、使所述第一、第二開關(guān)為斷開狀態(tài)，使得向所述輸出端輸出所述接地電位的第三控制部。
全文摘要
本發(fā)明涉及一種基板處理裝置，其包括腔室；配置于所述腔室內(nèi)的第一電極；在所述腔室內(nèi)與所述第一電極相對(duì)配置、保持基板的第二電極；對(duì)所述第二電極施加50MHz以上的頻率的RF電壓的RF電源；脈沖電源，該脈沖電源對(duì)所述第二電極反復(fù)施加與所述RF電壓重疊的、包含負(fù)電壓脈沖和從該負(fù)電壓脈沖起延遲時(shí)間為50n秒以下的正電壓脈沖的電壓波形。
文檔編號(hào)H01L21/3065GK102549724SQ20098016119
公開日2012年7月4日 申請(qǐng)日期2009年9月29日 優(yōu)先權(quán)日2009年9月29日
發(fā)明者宇井明生, 林久貴, 菊谷圭介 申請(qǐng)人:株式會(huì)社東芝