專利名稱：使用晶片級(jí)封裝的光傳感器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總地涉及半導(dǎo)體光傳感器，并且更具體地，涉及使用各種半導(dǎo)體制造技術(shù) 和晶片級(jí)封裝技術(shù)來(lái)制造微型低功率光傳感器。
背景技術(shù)：
光傳感器在現(xiàn)代社會(huì)中無(wú)所不在。一些應(yīng)用使用具有光學(xué)檢測(cè)的反射光來(lái)進(jìn)行位 置感測(cè)；這些應(yīng)用包括條碼讀取器、激光打印機(jī)和自動(dòng)對(duì)焦顯微鏡。其他應(yīng)用(例如數(shù)碼相 機(jī)、蜂窩電話和膝上型計(jì)算機(jī))使用光學(xué)傳感器來(lái)量測(cè)環(huán)境光的量，并且通過(guò)將屏幕光強(qiáng) 度調(diào)整為環(huán)境光量的函數(shù)來(lái)使設(shè)備功耗最小化。此外，環(huán)境光傳感器集成在膝上型計(jì)算機(jī) 中來(lái)將屏幕背光調(diào)整為觀看者舒服的水平。光傳感器還可以被用在工業(yè)應(yīng)用中。通常通過(guò)在半導(dǎo)體晶片前側(cè)上制造光敏元件(例如二極管)來(lái)實(shí)現(xiàn)光傳感器。為 了提供電或光學(xué)接入(access)，傳統(tǒng)的途徑是使用導(dǎo)線結(jié)合到晶片前側(cè)。然而，該途徑需要 大量半導(dǎo)體空間(real estate)和扇出電阻(fan out resistance)，導(dǎo)致高成本和高功耗 的方案。最近以來(lái)，用于光傳感器的晶片級(jí)封裝(“WLP”)已經(jīng)提供了優(yōu)于常規(guī)途徑的更小 尺寸、更高性能和一些成本降低。同樣，已經(jīng)作出努力來(lái)利用穿硅通路(“TSV”)、通路鈍化 層沉積、盤氧化層開(kāi)口(pad oxide opening)、通路填充、再分布層(“RDL”)、焊料凸起成形 和切片，以便于減小尺寸并提高性能。用于制造TSV的蝕刻工藝已經(jīng)包括濕法蝕刻、RIE(反 應(yīng)離子蝕刻)和DRIE (深反應(yīng)離子蝕刻)。這些努力已經(jīng)提供了一些改進(jìn)，但是半導(dǎo)體技術(shù) 仍舊受到成本和功率效率的挑戰(zhàn)。所需要的是這樣的光傳感器方案，所述光傳感器在尺寸、 成本、功耗以及可靠性方面提供顯著的改進(jìn)。

發(fā)明內(nèi)容
本發(fā)明提供與微型低功率光傳感器相關(guān)的系統(tǒng)、器件和方法。使用本發(fā)明，光敏部 件(例如二極管)是制造在硅晶片的前側(cè)上。從晶片前側(cè)到晶片后側(cè)的連接性是由TSV提 供的。焊料凸起置于晶片后側(cè)，以提供到印刷電路板(“PCB”)的耦合。該技術(shù)通過(guò)消除芯 片之外連接的扇出來(lái)提供傳感器微型化，并且實(shí)現(xiàn)優(yōu)選的芯片尺寸封裝。另外，對(duì)具有特定 尺寸的焊料凸起的選擇可以消除對(duì)底填充(例如填充傳感器芯片和PCB之間的空間)的需 求，并且可以導(dǎo)致成本有效并可靠的方案。本發(fā)明可以以各種不同的制造工藝和技術(shù)實(shí)現(xiàn)。例如，TSV可以以包括DRIE先通 路(via first)、DRIE后通路(via last)、后通路濕法蝕刻和兩步通路結(jié)構(gòu)的實(shí)施方案制 造。為了進(jìn)一步便利WLP，晶片的前側(cè)可以用保護(hù)襯底或保護(hù)帶來(lái)保護(hù)。在本發(fā)明中描述的技術(shù)還可以應(yīng)用于其他類型的半導(dǎo)體器件，例如發(fā)光二極管、 圖像傳感器、壓力傳感器和流量傳感器。已經(jīng)在該發(fā)明內(nèi)容章節(jié)總地描述了本發(fā)明的某些特征和優(yōu)點(diǎn)；然而，在本文中給 出了另外的特征、優(yōu)點(diǎn)和實(shí)施方案，或者查看了這里的附圖、說(shuō)明書和權(quán)利要求書的本領(lǐng)域普通技術(shù)人員將清楚另外的特征、優(yōu)點(diǎn)和實(shí)施方案。因此，應(yīng)該理解，本發(fā)明的范圍應(yīng)當(dāng)不 受該發(fā)明內(nèi)容章節(jié)中所公開(kāi)的特定實(shí)施方案的限制。


現(xiàn)在將參照本發(fā)明的實(shí)施方案，本發(fā)明的實(shí)施例可以在附圖中被圖示。這些附圖 意圖是圖示說(shuō)明性的而非限制性的。盡管本發(fā)明是在這些實(shí)施方案的上下文中進(jìn)行描述 的，但是應(yīng)該理解，并非意圖將本發(fā)明的范圍限于這些特定實(shí)施方案。圖1根據(jù)本發(fā)明的各個(gè)實(shí)施方案圖示半導(dǎo)體光傳感器的先通路DRIE實(shí)現(xiàn)的橫截圖2根據(jù)本發(fā)明的各個(gè)實(shí)施方案圖示半導(dǎo)體光傳感器的先通路DRIE實(shí)現(xiàn)的制造方法。圖3根據(jù)本發(fā)明的各個(gè)實(shí)施方案圖示半導(dǎo)體光傳感器的后通路DRIE實(shí)現(xiàn)的橫截圖4根據(jù)本發(fā)明的各個(gè)實(shí)施方案圖示半導(dǎo)體光傳感器的后通路DRIE和后通路濕 法蝕刻實(shí)現(xiàn)的制造方法。圖5根據(jù)本發(fā)明的各個(gè)實(shí)施方案圖示半導(dǎo)體光傳感器的后通路濕法蝕刻實(shí)現(xiàn)的 橫截面。圖6根據(jù)本發(fā)明的各個(gè)實(shí)施方案圖示半導(dǎo)體光傳感器的兩步穿硅通路實(shí)現(xiàn)的橫 截面。圖7根據(jù)本發(fā)明的各個(gè)實(shí)施方案圖示半導(dǎo)體光傳感器的兩步穿硅通路實(shí)現(xiàn)的制 造方法。
具體實(shí)施例方式本發(fā)明的實(shí)施方案提供與微型低功率光傳感器相關(guān)的系統(tǒng)、器件和方法。本發(fā)明 以互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)光電二極管傳感器的高效集成、針對(duì)電連接性而使用TSV 以及對(duì)具有某些特性的焊料凸起的選擇實(shí)現(xiàn)成本和可靠性益處。對(duì)于電連接性，本發(fā)明采 用將管芯(die)前側(cè)的光敏光電二極管和其他器件連接到后側(cè)的TSV。在管芯的后側(cè)，設(shè)置 有焊料凸起來(lái)便利與印刷電路板或其他器件的連接。使用為晶片凸起(wafer bumping)而 特別定尺寸的焊料凸起消除了對(duì)底填充(例如填充芯片和PCB之間的空間)的需要，并且 導(dǎo)致成本有效且可靠的方案。另外，為了確保對(duì)傳感器的光學(xué)接入，本發(fā)明采用可以置于光 敏元件之上的光學(xué)濾波器來(lái)選擇需要的電磁譜部分(例如可見(jiàn)光)，以便于模擬人眼對(duì)環(huán) 境光的感知。本發(fā)明可以實(shí)現(xiàn)在各種半導(dǎo)體實(shí)施方案中。一般的蝕刻工藝包括濕法蝕刻、反應(yīng) 離子蝕刻(RIE)和深反應(yīng)離子蝕刻(DRIE)。濕法蝕刻是以液體蝕刻劑進(jìn)行的化學(xué)工藝，并 且強(qiáng)烈地依賴于晶片暴露的晶面。RIE是在微制造中使用的蝕刻技術(shù)。它使用化學(xué)反應(yīng)性 的等離子體來(lái)移除沉積在晶片上的物質(zhì)。等離子體是在低壓(真空)下通過(guò)電磁場(chǎng)產(chǎn)生的。 來(lái)自于等離子體的高能離子沖擊晶片并且與其進(jìn)行反應(yīng)。DRIE是用于在晶片中創(chuàng)建深的陡 邊孔洞和溝道的高度各向異性蝕刻工藝，其中典型的縱橫比為5 1或更大。第一實(shí)施方案100在圖1中示出，并且被稱為先通路DRIE方法，因?yàn)橥肥侵圃煸诠杈?12的前(第一)側(cè)的。實(shí)施方案100包括CMOS 二極管111、CM0S介電質(zhì)110，以 及CMOS金屬102。在CMOS元件之上的層是光學(xué)濾波器114，具有如之前描述的性質(zhì)。DRIE 通路105包括通路金屬104，所述通路金屬104通過(guò)通路介電質(zhì)103與硅晶片隔離。為了便 利后(第二)側(cè)上的處理，保護(hù)襯底109通過(guò)粘黏層101附著到前側(cè)。在某些實(shí)施方案中， 通路金屬104是電鍍的金屬，其需要通路金屬阻擋/晶種層115。在其他實(shí)施方案中，通路 金屬104和通路金屬阻擋/晶種層115被物理氣相沉積(PVD)金屬層替代。晶片的后側(cè)包括隔離層Iso. 1 107，該隔離層提供晶片和后續(xù)沉積的RDL層106之 間的絕緣。在RDL層106和晶片112之上是另一隔離層Iso. 2 108，并且焊料凸起113被 這樣設(shè)置，即使得其耦合到RDL層106。在某些實(shí)施方案中，RDL 106是電鍍的金屬，其需要 RDL阻擋/晶種層116。在其他實(shí)施方案中，RDL 106和RDL阻擋/晶種層116被PVD金屬 層替代。在某些實(shí)施方案中，凸起113的直徑大致為150至350微米。當(dāng)晶片級(jí)封裝工藝 使用該尺寸范圍內(nèi)的凸起時(shí)，可以有兩種積極結(jié)果。首先，可以消除或者減少現(xiàn)有技術(shù)對(duì)晶 片112和印刷電路板之間底填充的要求。排除底填充要求可以導(dǎo)致工藝復(fù)雜性和成本的顯 著降低。第二，焊料凸起與印刷電路板的連接可以是非常可靠的。因此，利用具有本發(fā)明的 部件的終端用戶產(chǎn)品(例如蜂窩電話)可以是非?？煽康?，并且因此可以容易地通過(guò)要求 的溫度循環(huán)測(cè)試、振動(dòng)測(cè)試和墜落測(cè)試。如圖1中圖示的，二極管111耦合到CMOS金屬102，該CMOS金屬102耦合到通路 金屬104，通路金屬104耦合到RDL層106，RDL層106耦合到焊料凸起113。通常，焊料凸 起113耦合到金屬電路板。因此，使用TSV可以提供從二極管111至印刷電路板的空間高 效連接性。圖2中圖示出用于制造具有DRIE先通路TSV的光傳感器的方法200。該工藝 以CMOS工藝202開(kāi)始，其中CMOS元件被制造在晶片的前側(cè)，所述CMOS元件例如二極管 111、CMOS介電質(zhì)110和CMOS金屬102。隨后，通過(guò)用DRIE蝕刻在硅晶片前側(cè)進(jìn)行圖形化 (pattern)以產(chǎn)生DRIE通路105來(lái)形成TSV，如步驟203中注明的。TSV以步驟204到208 中通路介電質(zhì)103的沉積以及圖形化鍍覆通路金屬104而完成。通路金屬104允許從前側(cè) CMOS金屬層102到晶片后側(cè)的傳導(dǎo)性。在下一步驟209，光學(xué)濾波器層沉積在晶片前側(cè)上。 在下一步驟210，保護(hù)襯底109借由粘黏劑101附著，其中粘黏劑101的圖形化是可選的。在保護(hù)襯底結(jié)合210之后，由保護(hù)襯底109和硅晶片112構(gòu)成的晶片堆疊(wafer stack)通過(guò)兩步薄化工藝211從硅晶片后側(cè)被薄化下去。第一步驟是利用附著到保護(hù)襯底 109頂部的常規(guī)背磨膠帶(back grind tape)來(lái)進(jìn)行的粗研磨。第二步驟是用于使通路底 部暴露而不損傷TSV的電氣和機(jī)械完整性的精細(xì)拋光或蝕刻。可光成像的介電隔離層Iso. 1 107沉積和通路開(kāi)口的程序(sequence)通過(guò)光 刻圖形化和通路介電蝕刻在晶片后(第二)側(cè)上進(jìn)行。經(jīng)由工藝步驟212，介電隔離層 Iso. 1107在晶片堆疊后側(cè)上被涂覆、圖形化和固化。經(jīng)由工藝步驟212，Iso. 107的圖形還 充當(dāng)通路開(kāi)口 RIE蝕刻期間的蝕刻掩模。厚的Iso. 107提供RDL 106和硅晶片112之間的 電氣隔離，并且還提供用來(lái)耐受通過(guò)焊料凸起傳遞的應(yīng)力的機(jī)械強(qiáng)度。經(jīng)由工藝步驟213-215，RDL層106鍍覆在RDL阻擋/晶種116上，并且以厚的光 致抗蝕劑模被圖形化。在移除光致抗蝕劑模和過(guò)量的RDL阻擋/晶種116之后(經(jīng)由工藝步驟216)，經(jīng)由工藝步驟217，介電隔離層Iso. 2 108在晶片堆疊的后側(cè)被鍍覆、圖形化和 固化。接下來(lái)，焊料凸起113沉積到RDL 106。本領(lǐng)域技術(shù)人員清楚多種凸起工藝和技術(shù)。 在該實(shí)施方案中移除保護(hù)襯底109是可選的，取決于是將晶片單個(gè)化(singulate)為管芯 還是將晶片和保護(hù)襯底單個(gè)化為管芯。參照工藝步驟219、220和221。將保護(hù)載體結(jié)合到晶片的操作便利了晶片的薄化工藝，并且使得TSV蝕刻工藝更 容易。晶片通常被薄化到50至300微米。然而，當(dāng)該技術(shù)與現(xiàn)有技術(shù)的前側(cè)晶片結(jié)合方法 一起使用時(shí)，由于與晶片結(jié)合和在制造結(jié)束時(shí)移除結(jié)合的晶片以便于出于光感測(cè)目的而使 傳感器初始前表面暴露相關(guān)聯(lián)的步驟，招致額外的成本。第二實(shí)施方案300在圖3中示出，并且被稱為后通路DRIE方法，因?yàn)橥肥窃诰?片的后(第二)側(cè)上制造的。如圖3中圖示的，DRIE通路305提供從硅晶片112前側(cè)至后 側(cè)的連接性。注意，DRIE通路305結(jié)構(gòu)相對(duì)于圖1中圖示的DRIE通路105來(lái)說(shuō)是相反的。 然而，實(shí)施方案300具有很多與實(shí)施方案100相同的結(jié)構(gòu)元件，并且這些元件為光傳感器提 供與之前的實(shí)施方案相同的功能性。經(jīng)由圖1和圖3，這些元件包括101-104、106-114、116。制造具有DRIE后通路TSV的光傳感器的方法400在圖4中圖示出。該工藝以CMOS 工藝202開(kāi)始，其中CMOS元件制造在晶片的前側(cè)，所述CMOS元件例如二極管111、CMOS介 電質(zhì)110和CMOS金屬102。在下一步驟204，在結(jié)合到保護(hù)襯底109之前，在晶片前側(cè)上沉 積光學(xué)濾波器層。經(jīng)由圖4中的步驟205，保護(hù)層109通過(guò)粘黏劑101附著。在保護(hù)襯底結(jié)合之后，由保護(hù)襯底和硅晶片構(gòu)成的晶片堆疊從硅晶片后側(cè)被薄化 下去。該方法406包括以可選的拋光或蝕刻利用附著到保護(hù)襯底頂部的常規(guī)背磨膠帶來(lái)進(jìn) 行研磨，以更好地控制堆疊厚度和表面狀況。為了制造實(shí)施方案300，在步驟416選擇DRIE蝕刻。經(jīng)由步驟414，在硅晶片后側(cè) 上在DRIE中圖形化和蝕刻TSV。經(jīng)由步驟407的通路介電質(zhì)303沉積和通路開(kāi)口的程序經(jīng) 由步驟408以光致抗蝕劑圖形化和通路介電質(zhì)RIE蝕刻來(lái)進(jìn)行。特殊的光致抗蝕劑覆層是 可選的，以提高在整個(gè)傾斜的通路側(cè)壁上的一致性。接下來(lái)，經(jīng)由步驟409，Iso. 1307在硅 晶片112后側(cè)上被涂覆、圖形化和固化。隨后，RDL 306被施加以RDL阻擋/晶種304。在 某些實(shí)施方案中，RDL 306是電鍍的金屬，其需要RDL阻擋/晶種層304。在其他實(shí)施方案 中，RDL 306和RDL阻擋/晶種層304被PVD金屬層替代。經(jīng)由步驟410-413，RDL 306通過(guò)DRIE通路305將前側(cè)CMOS金屬層102耦合到晶 片后側(cè)。在移除光致抗蝕劑模和過(guò)量RDL阻擋/晶種層之后，介電隔離層Iso. 2308在晶片 堆疊的后側(cè)被鍍覆、圖形化和固化。如對(duì)于方法200來(lái)說(shuō)的，對(duì)硅晶片進(jìn)行焊料凸起操作， 以便利與印刷電路板或其他器件的耦合。類似于第一實(shí)施方案100，在經(jīng)由步驟219、220和 221對(duì)晶片進(jìn)行單一化之前，選擇移除或者不移除保護(hù)襯底109。第三實(shí)施方案500在圖5中示出，并且被稱為后通路濕法蝕刻方法。如對(duì)于實(shí)施方 案300來(lái)說(shuō)的，通路制造在晶片后側(cè)上。然而，取代于使用DRIE蝕刻工藝，實(shí)施方案500使 用濕法蝕刻工藝。如圖5中圖示的，濕法蝕刻通路505以與如圖3中圖示的DRIE通路305 等同的方式提供從硅晶片112前側(cè)至后側(cè)的連接性。另外，實(shí)施方案500具有很多與實(shí)施 方案100和300相同的結(jié)構(gòu)元件，并且這些元件為光傳感器提供與其他實(shí)施方案相同的功 能性。這些實(shí)施方案包括圖1的101、102、109-104和圖3的303、304、306_308。用于制造實(shí)施方案500的方法通過(guò)方法400在圖4中圖示出。這與用于制造實(shí)施方案300的方法相同，除了通路是經(jīng)由步驟415通過(guò)濕法蝕刻工藝來(lái)形成的。在該步驟中， TSV在濕法蝕刻容器中被圖形化和蝕刻于硅晶片后側(cè)上。第四實(shí)施方案600在圖6中示出，并且被稱為雙側(cè)通路或兩步通路方法，其中存在 兩個(gè)TSV ；—個(gè)TSV是從前側(cè)制造的，而另一個(gè)TSV是從硅晶片112的后側(cè)制造的。如圖6 中圖示的，DRIE通路部分614位于硅晶片112的前側(cè)，而伴體(companion)DRIE通路部分 605位于硅晶片112的后側(cè)。DRIE通路部分605和614耦合在一起，其中它們各自的通路 金屬層處于硅晶片12的中間部分。另外，如圖6中注明的，實(shí)施方案600具有與實(shí)施方案 100,300和500相同的結(jié)構(gòu)元件，并且這些元件為光傳感器提供與其他實(shí)施方案相同的功 能性。這些實(shí)施方案包括圖1的101、102、109-104和圖3的306-308。用于制造具有雙側(cè)通路的光傳感器的方法700在圖7中圖示出。該工藝以CMOS 工藝202開(kāi)始，其中CMOS元件沉積在晶片前側(cè)上，所述CMOS元件例如二極管111、CMOS介 電質(zhì)110和CMOS金屬102。隨后，如在步驟703-708中注明的，通過(guò)用DRIE蝕刻在硅晶片 前側(cè)上進(jìn)行圖形化和蝕刻而產(chǎn)生DRIE通路部分614來(lái)形成TSV。TSV的第一部分以通路介 電質(zhì)603的沉積以及鍍覆通路金屬604完成。在下一步驟204，光學(xué)濾波器層沉積在晶片 前側(cè)上。隨后，經(jīng)由步驟205，保護(hù)襯底109借由粘黏劑101附著。在結(jié)合保護(hù)襯底109之 后，經(jīng)由步驟406，由保護(hù)襯底109和硅晶片112構(gòu)成的晶片堆疊從硅晶片后側(cè)被薄化下去。 以可選的拋光或蝕刻利用附著到保護(hù)襯底頂部的常規(guī)背磨膠帶來(lái)進(jìn)行研磨，以更好地控制 堆疊厚度和表面狀況。經(jīng)由步驟709-710，TSV的第二部分被圖形化和DRIE蝕刻605在硅晶片的后側(cè)上。 如步驟709中注明的，通過(guò)在硅晶片后側(cè)上進(jìn)行圖形化以及用DRIE蝕刻進(jìn)行蝕刻以產(chǎn)生 DRIE通路而形成DRIE通路605。以光致抗蝕劑圖形化和通路介電質(zhì)RIE蝕刻進(jìn)行通路介 電質(zhì)沉積617和通路開(kāi)口的程序。在涂覆、圖形化和固化介電隔離層Iso. 1 307之后，經(jīng)由 步驟713-715，RDL被鍍覆，以將通路金屬層604耦合到晶片后側(cè)。在某些實(shí)施方案中，RDL 306是需要RDL阻擋/晶種層616的電鍍金屬。在其他實(shí)施方案中，RDL 306和RDL阻擋/ 晶種層616被PVD金屬層替代。在移除光致抗蝕劑模和過(guò)量RDL阻擋/晶種層之后，介電 隔離層Iso. 2 308在晶片堆疊的后側(cè)被鍍覆、圖形化和固化。如對(duì)于方法200和400來(lái)說(shuō) 的，對(duì)硅晶片112進(jìn)行凸起操作，以便利與印刷電路板或其他器件的耦合。如在步驟219、 220和221中注明的，在該實(shí)施方案中移除保護(hù)襯底是可選的。在前述實(shí)施方案中，保護(hù)襯底109以粘黏層101附著。特殊加壓的晶片保持器或 前側(cè)保護(hù)襯底是可選的，以在蝕刻期間保護(hù)電路。本領(lǐng)域技術(shù)人員很清楚晶片保持器和保 護(hù)層?？商鎿Q的方法包括將保護(hù)帶附著到晶片前側(cè)以保護(hù)前側(cè)器件。對(duì)于該方法，發(fā)生相 對(duì)小量的硅研磨。剩余硅晶片的量在大致400微米直至典型730微米的全初始晶片厚度的 范圍內(nèi)。其他實(shí)施方案可以包括在除硅晶片外的物質(zhì)(例如鍺晶片)上制造光傳感器。這 對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)將是顯而易見(jiàn)的，即用于焊料凸起和“穿硅通路”的類似技術(shù)可以 應(yīng)用于其他實(shí)施方案。另外，光敏部件可以是除硅二極管之外的結(jié)構(gòu)。用于本發(fā)明的可替換應(yīng)用可以包括發(fā)光二極管、流量傳感器、壓力傳感器和圖像 傳感器應(yīng)用。相對(duì)于流量和壓力傳感器，將在半導(dǎo)體晶片上集成能夠檢測(cè)正被按壓的狀況 的機(jī)制；例如均勻施加于表面之上的力，以每單元面積的力來(lái)度量。
已經(jīng)出于清楚和理解的目的描述了對(duì)本發(fā)明的前述描述。并非意圖將本發(fā)明限制 為所公開(kāi)的精確形式。在所附權(quán)利要求書的范圍和等同性范圍內(nèi)，各種修改是可能的。
權(quán)利要求
一種集成的光傳感器，包括具有第一側(cè)和相對(duì)的第二側(cè)的半導(dǎo)體晶片；制造在所述晶片的所述第一側(cè)上的光檢測(cè)二極管；定位在所述晶片的所述第二側(cè)上用于將所述晶片連接到印刷電路板的焊料凸起；以及在所述晶片的所述第一側(cè)和所述第二側(cè)之間的通路，所述通路包括在所述光檢測(cè)二極管和所述焊料凸起之間導(dǎo)電的金屬層。
2.如權(quán)利要求1所述的集成的光傳感器，其中所述晶片是硅晶片，而所述通路是穿硅 通路。
3.如權(quán)利要求2所述的集成的光傳感器，其中所述穿硅通路是從所述硅晶片的所述第 一側(cè)向所述第二側(cè)圖形化并深反應(yīng)離子蝕刻的。
4.如權(quán)利要求2所述的集成的光傳感器，其中所述穿硅通路是通過(guò)從所述硅晶片的所 述第二側(cè)向所述第一側(cè)進(jìn)行深反應(yīng)離子蝕刻而形成的。
5.如權(quán)利要求3所述的集成的光傳感器，其中所述穿硅通路是通過(guò)從所述硅晶片的所 述第二側(cè)向所述第一側(cè)進(jìn)行濕法蝕刻而形成的。
6.如權(quán)利要求3所述的集成的光傳感器，其中所述穿硅通路是通過(guò)以下步驟制造的兩 步穿硅通路，所述步驟包括使用第一深反應(yīng)離子蝕刻在所述硅晶片的所述第一側(cè)形成第一通路部分；使用第二深反應(yīng)離子蝕刻在所述硅晶片的所述第二側(cè)形成第二通路部分；以及在所述第一通路部分的第一表面和所述第二通路部分的第二表面上沉積所述通路金 屬層，所述通路金屬層提供所述二極管和所述焊料凸起之間的電連接。
7.如權(quán)利要求1所述的集成的光傳感器，其中所述硅晶片的所述第一側(cè)通過(guò)向所述硅 晶片的所述第一側(cè)附著保護(hù)襯底或者通過(guò)向所述硅晶片的所述第一側(cè)附著保護(hù)帶而受到 保護(hù)。
8.如權(quán)利要求1所述的集成的光傳感器，其中所述硅晶片的所述第一側(cè)具有位于所述 二極管之上的光學(xué)濾波器層，所述光學(xué)層選擇性地過(guò)濾電磁譜。
9.如權(quán)利要求1所述的集成的光傳感器，還包括多個(gè)二極管，所述多個(gè)二極管集成在 所述硅晶片上以形成光傳感器。
10.一種用于制造集成的光傳感器的方法，所述方法包括以下步驟在硅晶片的第一側(cè)上制造光檢測(cè)二極管；在所述晶片的所述第一側(cè)和第二側(cè)之間形成穿硅通路；在所述穿硅通路的表面上沉積通路金屬層，所述通路金屬層提供所述二極管和所述晶 片的所述第二側(cè)之間的電連接性；以及在所述硅晶片的所述第二側(cè)上沉積焊料凸起，所述焊料凸起通過(guò)所述通路金屬層電耦 合到所述二極管。
11.如權(quán)利要求10所述的制造光傳感器的方法，其中所述穿硅通路是從所述硅晶片的 所述第一側(cè)向所述第二側(cè)圖形化并深反應(yīng)離子蝕刻的。
12.如權(quán)利要求10所述的制造光傳感器的方法，其中所述穿硅通路是通過(guò)從所述硅晶 片的所述第二側(cè)向所述第一側(cè)進(jìn)行深反應(yīng)離子蝕刻而形成的。
13.如權(quán)利要求10所述的制造光傳感器的方法，其中所述穿硅通路是通過(guò)從所述硅晶片的所述第二側(cè)向所述第一側(cè)進(jìn)行濕法蝕刻而形成的。
14.如權(quán)利要求10所述的制造光傳感器的方法，其中所述穿硅通路是通過(guò)以下步驟制 造的兩步穿硅通路，所述步驟包括使用第一深反應(yīng)離子蝕刻在所述硅晶片的所述第一側(cè)形成第一通路部分； 使用第二深反應(yīng)離子蝕刻在所述硅晶片的所述第二側(cè)形成第二通路部分；以及 在所述第一通路部分的第一表面和所述第二通路部分的第二表面上沉積所述通路金 屬層，所述通路金屬層提供所述二極管和所述焊料凸起之間的電連接。
15.如權(quán)利要求10所述的制造光傳感器的方法，還包括將所述晶片結(jié)合到保護(hù)襯底或 者保護(hù)帶的步驟。
16.一種集成的半導(dǎo)體器件，包括 具有第一側(cè)和相對(duì)的第二側(cè)的晶片；制造在所述晶片的所述第一側(cè)上的半導(dǎo)體元件；定位在所述晶片的所述第二側(cè)上用于將所述晶片連接到板的焊料凸起；以及 在所述晶片的所述第一側(cè)和所述第二側(cè)之間的通路，所述通路包括沉積在所述通路表 面上并且在所述半導(dǎo)體元件和所述焊料凸起之間導(dǎo)電的金屬層。
17.如權(quán)利要求16所述的集成的半導(dǎo)體器件，還包括壓力傳感器。
18.如權(quán)利要求16所述的集成的半導(dǎo)體器件，還包括圖像傳感器。
19.如權(quán)利要求16所述的集成的半導(dǎo)體器件，還包括流量傳感器。
20.如權(quán)利要求16所述的集成的半導(dǎo)體器件，還包括發(fā)光二極管。
21.如權(quán)利要求16所述的集成的半導(dǎo)體器件，其中所述焊料凸起具有150-350微米的 直徑。
全文摘要
本發(fā)明提供用于制造微型低功率光傳感器的系統(tǒng)、器件和方法。使用本發(fā)明，例如二極管的光敏部件是制造在硅晶片的前側(cè)上的。從晶片前側(cè)到晶片后側(cè)的連接性是由穿硅通路提供的。焊料凸起置于晶片后側(cè)，以提供到印刷電路板的耦合。在本發(fā)明中描述的技術(shù)還可應(yīng)用于其他類型的半導(dǎo)體器件，例如發(fā)光二極管、圖像傳感器、壓力傳感器和流量傳感器。
文檔編號(hào)H01L23/482GK101882625SQ20101000043
公開(kāi)日2010年11月10日 申請(qǐng)日期2010年1月8日 優(yōu)先權(quán)日2009年1月28日
發(fā)明者A·V·薩莫伊洛, A·伯格蒙特, C-C·盧, J·P·龍, P·霍爾納斯珀 申請(qǐng)人:美信集成產(chǎn)品公司